CN115221832A - 一种封装极性标识设计方法、系统、电子设备和存储介质 - Google Patents
一种封装极性标识设计方法、系统、电子设备和存储介质 Download PDFInfo
- Publication number
- CN115221832A CN115221832A CN202210927435.5A CN202210927435A CN115221832A CN 115221832 A CN115221832 A CN 115221832A CN 202210927435 A CN202210927435 A CN 202210927435A CN 115221832 A CN115221832 A CN 115221832A
- Authority
- CN
- China
- Prior art keywords
- polarity
- sub
- polarity identification
- rectangular frame
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Analysis (AREA)
Abstract
本发明公开了一种封装极性标识设计方法、系统、电子设备和存储介质,方法包括:将待设计极性标识的元器件的外接矩形框依据预设划分方式划分为多个子区域,获取外接矩形框的尺寸;确定极性标识图形;定义多个参考区域的名称;确定极性标识图形的位置范围为外接矩形框的内部或外部;确定一个目标参考区域,根据外接矩形框的尺寸、极性标识图形、位置范围和目标参考区域的名称计算极性标识图形的位置坐标;计算极性标识图形的尺寸;将极性标识图形、目标参考区域的名称、位置坐标和极性标识图形的尺寸,赋值给待设计极性标识的元器件的封装作为封装的一个属性。本发明能解决现有通过人工辨别、核对确认元器件极性导致极性识别困难、识别错误等缺陷。
Description
技术领域
本发明属于PCB设计领域,具体涉及一种封装极性标识设计方法、系统、电子设备和存储介质。
背景技术
随着集成电路和电子行业的发展,小型化、高密度化、多功能化和数字化已经成为目前PCB设计的趋势。在PCB设计过程中,元器件的封装设计是一个重要的过程,其设计质量会直接影响后期制造过程以及最终的产品质量。而在元器件封装设计过程中,部分元器件是有极性方向要求的。例如电解电容、二极管、三极管、集成电路IC等。行业内一般会为有极性方向要求的元器件做一种标识,这种标识指出该元器件的正负极或第一个引脚的位置。有极性的元器件在PCB板上贴装时需按一定的方向进行,以确保元器件正负极或元器件第一脚与PCB板实际线路相符。如果贴装时方向不正确,则会造成电路不通、元器件本体短路烧毁、电路无法正常工作等后果。
目前,行业内的元器件封装极性标识设计在PCB丝印层,一般用“○”、“▲”、“+”等符号进行标识。在进行贴装方向检查时,均是通过人工辨别、核对的方式进行确认。但在高密度化的PCB中,由于两元器件之间的距离非常近,很容易出现极性识别困难、混淆和识别错误等情况,最终造成产品功能不良和整块PCBA板的失效,造成经济损失。
那么,针对有极性的元器件,如何在EDA(Electronic design automation,电子设计自动化)设计中建立一种数字化的方法以实现元器件封装的极性设计,进而解决现有技术通过人工辨别、核对来确认元器件极性,导致出现极性识别困难、识别错误等缺陷,已成为PCB封装设计环节中一个重要的技术问题。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种封装极性标识设计方法、系统、电子设备和存储介质。本发明要解决的技术问题通过以下技术方案实现:
第一方面,本发明实施例提供了一种封装极性标识设计方法,所述方法包括:
将待设计极性标识的元器件的外接矩形框,依据预设划分方式划分为多个子区域,并获取所述外接矩形框的尺寸;
确定所述待设计极性标识的元器件的极性标识图形;
定义所述极性标识图形对应的多个参考区域的名称;其中,所述多个参考区域为所述多个子区域或多个横跨区域;每个横跨区域由所述外接矩形框的一条边所对应的多个子区域连接构成;
确定所述极性标识图形的位置范围为所述外接矩形框的内部或外部;
在所述多个参考区域中确定一个目标参考区域,并根据所述外接矩形框的尺寸、所述极性标识图形、所述位置范围和所述目标参考区域的名称,计算所述极性标识图形的位置坐标;
根据所述外接矩形框的尺寸和所述极性标识图形计算所述极性标识图形的尺寸;
将所述极性标识图形、所述目标参考区域的名称、所述位置坐标和所述极性标识图形的尺寸,赋值给所述待设计极性标识的元器件的封装,作为所述封装的一个属性。
第二方面,本发明实施例提供了一种封装极性标识设计系统,所述系统包括:
子区域划分模块,用于将待设计极性标识的元器件的外接矩形框,依据预设划分方式划分为多个子区域,并获取所述外接矩形框的尺寸;
极性标识图形选择模块,用于确定所述待设计极性标识的元器件的极性标识图形;
参考区域名称定义模块,用于定义所述极性标识图形对应的多个参考区域的名称;其中,所述多个参考区域为所述多个子区域或多个横跨区域;每个横跨区域由所述外接矩形框的一条边所对应的多个子区域连接构成;
位置范围确定模块,用于确定所述极性标识图形的位置范围为所述外接矩形框的内部或外部;
位置坐标计算模块,用于在所述多个参考区域中确定一个目标参考区域,并根据所述外接矩形框的尺寸、所述极性标识图形、所述位置范围和所述目标参考区域的名称,计算所述极性标识图形的位置坐标;
尺寸计算模块,用于根据所述外接矩形框的尺寸、所述极性标识图形计算所述极性标识图形的尺寸;
封装属性赋值模块,用于将所述极性标识图形、所述目标参考区域的名称、所述位置坐标和所述极性标识图形的尺寸,赋值给所述待设计极性标识的元器件的封装,作为所述封装的一个属性。
第三方面,本发明实施例提供了一种电子设备,包括处理器、通信接口、存储器和通信总线,其中,所述处理器、所述通信接口、所述存储器通过所述通信总线完成相互间的通信;
所述存储器,用于存放计算机程序;
所述处理器,用于执行所述存储器上所存放的程序时,实现本发明实施例所提供的封装极性标识设计方法的步骤。
第四方面,本发明实施例提供了一种计算机可读存储介质,所述计算机可读存储介质内存储有计算机程序,所述计算机程序被处理器执行时实现本发明实施例所提供的封装极性标识设计方法的步骤。
本发明的有益效果:
本发明实施例所提供的封装极性标识设计方法,可以在前期的EDA设计端,通过数字化方法,确定所述待设计极性标识的元器件的极性标识图形、目标参考区域、位置坐标和极性标识图形的尺寸,并将这些信息赋值给所述待设计极性标识的元器件的封装,作为其封装本身的一个属性携带在PCB的电子设计文件中。在进行贴装方向检查时,通过查询极性元器件的PCB的电子设计文件中这一封装属性,即可确定极性标识的相关信息从而判断元器件的极性方向,而无需再使用人工判断方式。因此,能够避免由于元器件距离过近,在人工辨别、核对元器件极性时出现的极性识别困难、识别错误等问题,能够提高极性识别的准确率和效率。
附图说明
图1为本发明实施例所提供的一种封装极性标识设计方法的流程示意图;
图2为本发明实施例中将所述待设计极性标识的元器件的外接矩形框依据9宫格划分方式进行划分的示意图;
图3为本发明实施例中子区域和横跨区域的理解示意图;
图4为本发明实施例中各子区域和横跨区域名称标记方式的一种示意图;
图5(a)~图5(c)为本发明实施例中以极性标识图形为三角形、外接矩形框为待设计极性标识的元器件本体的矩形框为例给出的三角形相对外接矩形框的位置形态的三种示例;
图6(a)~图6(d)为本发明实施例中示例1的部分步骤结果图;
图7(a)~图7(c)为本发明实施例中示例2的部分步骤结果图;
图8为本发明实施例所提供的一种封装极性标识设计系统的结构示意图;
图9为本发明实施例所提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
为了解决现有技术中的上述缺陷,本发明实施例提供了一种封装极性标识设计方法、系统、电子设备和存储介质。
需要说明的是,本发明实施例所提供的方案,可以嵌入至现有的EDA封装设计软件中,现有的EDA封装设计软件包括但不限于Cadence Allegro、Altium Designer、MentorPads等。
第一方面,本发明实施例提供了一种封装极性标识设计方法,如图1所示,可以包括如下步骤:
S1,将待设计极性标识的元器件的外接矩形框,依据预设划分方式划分为多个子区域,并获取所述外接矩形框的尺寸。
针对任一待设计极性标识的元器件,在进行封装极性标识设计时,可以从其属性信息中,获取所述待设计极性标识的元器件的外接矩形框。所述外接矩形框可以为所述待设计极性标识的元器件本体的矩形框,或者,为包含所述待设计极性标识的元器件本体和对应焊盘的矩形框,在设计时可以根据需要选择。
本发明实施例将所述外接矩形框划分为多个子区域是为了在所述矩形框内部甚至进一步在外部形成不同的区域,以便于利用不同区域在后续定位极性标识的位置,关于该部分内容在后文中将会予以详细说明。
为了提高极性标识位置定位的精确性,可以考虑尽可能划分出较多的子区域,但同时考虑到尽量减少计算复杂度,因此,可选的一种实施方式中,所述将待设计极性标识的元器件的外接矩形框,依据预设划分方式划分为多个子区域,可以包括:
将所述待设计极性标识的元器件的外接矩形框,依据9宫格划分方式划分为9个子区域。
其中,9宫格划分方式的具体过程包括:针对所述外接矩形框的每一组对边,利用垂直且超出该组对边间距的2条平行直线,将该组对边均进行3等分,使得所述外接矩形框被划分为9个子区域。且四条用于划分的直线向两边无限延长,使得除中心子区域外,任一子区域的范围不局限于所述矩形框内部,而是涵盖该子区域对应的两条划分直线所限定的延伸区域,也就是说,子区域的延长线范围也属于该子区域。
具体请参见图2理解,图2中实线的矩形框为所述待设计极性标识的元器件本体的矩形框,虚线的矩形框为包含所述待设计极性标识的元器件本体和对应焊盘的矩形框。矩形框沿X轴方向为长度方向,长度表示为L;矩形框沿Y轴方向为宽度方向,宽度表示为W;长度L和宽度W中较短的为a。圆点表示矩形框的中心。
当然,本发明实施例的预设划分方式不限于上述9宫格划分方式,也可以针对所述外接矩形框的每一组对边,利用垂直且超出该组对边间距的1条平行直线,将该组对边均进行2等分,使得所述外接矩形框被划分为4个子区域;或者,针对所述外接矩形框的每一组对边,利用垂直且超出该组对边间距的3条平行直线,将该组对边均进行4等分,使得所述外接矩形框被划分为16个子区域;或者利用与所述外接矩形框各边平行的交叉直线对所述外接矩形框各边进行非均等分,使得所述外接矩形框被划分为多个子区域,等等。
S2,确定所述待设计极性标识的元器件的极性标识图形。
本发明实施例可以选取EDA封装设计中常用的任意一种图形作为所述待设计极性标识的元器件的极性标识图形。
可选的一种实施方式中,极性标识图形的类别包括第一类图形和第二类图形。
其中,所述第一类图形可以包括圆形或三角形;其中,圆形的显示效果可以为“○”;所述三角形为等边三角形,显示效果可以为“▲”。当然,所述第一类图形还可以包括“+”等形状。所述第二类图形可以包括线段。
在具体设计时,可以考虑所述待设计极性标识的元器件的不同类型,合理进行PCB布局设计以及满足清晰美观等方面的设计需求,选择所述第一类图形或者所述第二类图形中的任意一种作为所述待设计极性标识的元器件的极性标识图形。
比如,针对BGA器件,可以选取所述第一类图形中的圆形或三角形;针对二极管,可以选取所述第二类图形中的线段,等等。
需要说明的是,S2和S1的执行顺序可以交换。
S3,定义所述极性标识图形对应的多个参考区域的名称。
其中,所述多个参考区域为所述多个子区域或多个横跨区域;每个横跨区域由所述外接矩形框的一条边所对应的多个子区域连接构成。
为了便于理解子区域和横跨区域的概念,请结合图2和图3理解。图3为本发明实施例中子区域和横跨区域的理解示意图。图3以所述待设计极性标识的元器件的外接矩形框为所述待设计极性标识的元器件本体的矩形框为例,且以9宫格划分出的所述外接矩形框的左侧短边所对应的三个子区域作为示例进行说明。这三个子区域分别以不同的阴影示意,但图中阴影面积并不作为对子区域范围的限制。从图3可见,每个子区域不仅包含所述外接矩形框的内部区域,还包括对应的两条划分直线所限定的延伸区域。那么,这三个子区域可以连接构成一个横跨区域,对应于所述外接矩形框的左侧短边。同理,针对所述外接矩形框的其余三边,对应于每一边的横跨区域由该边上的三个子区域连接构成,即针对9个子区域共计有4个横跨区域。关于其余横跨区域的确定方式在此不再一一进行图示说明。
可选的一种实施方式中,极性标识图形与参考区域具有预设的对应关系。针对任一极性标识图形,其多个参考区域为多个子区域或者多个横跨区域。因此,所述定义所述极性标识图形对应的多个参考区域的名称,可以包括:
(1)若所述极性标识图形为第一类图形,确定所述极性标识图形对应的多个参考区域与所述多个子区域一一对应;并根据预设的子区域名称标记方式,定义所述多个子区域的名称。
(2)若所述极性标识图形为第二类图形,确定所述极性标识图形对应的多个参考区域为所述多个横跨区域;并根据预设的横跨区域名称标记方式,定义所述多个横跨区域的名称。
为了便于对比理解,将上述两种情况进行集中说明。具体的:
如果所述极性标识图形为第一类图形,则确定所述极性标识图形对应的多个参考区域为所述多个子区域。以9宫格为例,所述极性标识图形为第一类图形时,9个子区域即为其9个参考区域。
如果所述极性标识图形为第二类图形,则确定所述极性标识图形对应的多个参考区域为所述多个横跨区域。以9宫格为例,所述极性标识图形为第二类图形时,4个横跨区域即为其4个参考区域。
所述预设的子区域或横跨区域的名称标记方式可以为任意一种不重复标记名称的方式,以实现各子区域之间互相区分、或各横跨区域之间互相区分的目的,包括但不限于随机标记或者依据一定的次序标记等,在此不做限制。
S4,确定所述极性标识图形的位置范围为所述外接矩形框的内部或外部。
本步骤可以根据一定需求选择所述极性标识图形的位置范围是所述外接矩形框的内部还是外部。选定所述极性标识图形的位置范围为所述外接矩形框的外部,即将极性标识标记在所述外接矩形框之外,主要是为了方便实物元器件上的极性点与PCB丝印上的极性点进行核对。此外,如果PCB布局的空间余量较大,也可以选定所述极性标识图形的位置范围为所述外接矩形框的外部。当然,选定所述极性标识图形的位置范围的因素还可以包括布局美观性等。
S5,在所述多个参考区域中确定一个目标参考区域,并根据所述外接矩形框的尺寸、所述极性标识图形、所述位置范围和所述目标参考区域的名称,计算所述极性标识图形的位置坐标。
本步骤中,可以根据设计需求在所述极性标识图形对应的多个参考区域内任意选取一个作为所述目标参考区域范围,在此不做限定。在确定所述目标参考区域之后,可以获知所述目标参考区域的名称以便后续使用。
本发明实施例中,可以针对所述位置范围为所述外接矩形框的内部或外部,所述极性标识图形为所述第一类图形或所述第二类图形,以及所述目标参考区域为所述多个子区域中的每一个、所述多个横跨区域中的每一个,所组合构成的不同情况,根据数学几何理论,以所述外接矩形框的中心作为原点,利用所述外接矩形框的尺寸,预先构建各种情况下,所述极性标识图形中心位置坐标(x,y)相对所述原点的计算公式,那么,在S5步骤中,针对任意一种情况,可以选取对应的预设公式计算出所述极性标识图形的中心位置坐标(x,y)。
上述各种情况的预设公式可以根据需要合理设置,在此不做具体限制。针对9宫格划分方式,各种情况的预设公式将在后文中具体示例说明。
S6,根据所述外接矩形框的尺寸和所述极性标识图形计算所述极性标识图形的尺寸。
在该步骤中,可以根据极性标识图形的具体形状,按照预设的参数计算公式,计算出对应尺寸。
比如,如果极性标识图形为圆形,所述预设的参数计算公式可以为一个关于半径的计算公式,利用该公式可以计算出圆形的半径,则确定了作为圆形的极性标识图形的尺寸。
再比如,如果极性标识图形为三角形,所述预设的参数计算公式可以为一个关于圆形半径的计算公式。利用该公式计算得到的半径可以确定一个圆形,然后再求取该圆形的内接三角形,则确定了作为三角形的极性标识图形的尺寸。
又比如,如果极性标识图形为线段,所述预设的参数计算公式可以为一个关于线长和线宽的计算公式,利用该公式可以计算出线段的长度和宽度,则确定了作为线段的极性标识图形的尺寸。
当然,针对其余形状的极性标识图形,也可以预先构建出一些能够确定其图形尺寸的关键参数的计算公式,在此不再举例说明。
S7,将所述极性标识图形、所述目标参考区域的名称、所述位置坐标和所述极性标识图形的尺寸,赋值给所述待设计极性标识的元器件的封装,作为所述封装的一个属性。
可以理解的是,该步骤将所述极性标识图形、所述目标参考区域的名称、所述位置坐标和所述极性标识图形的尺寸,赋值给所述待设计极性标识的元器件的封装,作为所述封装的一个属性,完成了所述待设计极性标识的元器件的EDA封装极性标识设计。之后,在PCB的电子设计文件中可以携带有该属性。
可见,本发明实施例所提供的封装极性标识设计方法,可以在前期的EDA设计端,通过数字化方法,确定所述待设计极性标识的元器件的极性标识图形、目标参考区域、位置坐标和极性标识图形的尺寸,并将这些信息赋值给所述待设计极性标识的元器件的封装,作为其封装本身的一个属性携带在PCB的电子设计文件中。在进行贴装方向检查时,通过查询极性元器件的PCB的电子设计文件中这一封装属性,即可确定极性标识的相关信息从而判断元器件的极性方向,而无需再使用人工判断方式。因此,能够避免由于元器件距离过近,在人工辨别、核对元器件极性时出现的极性识别困难、识别错误等问题,能够提高极性识别的准确率和效率。
以下对本发明一些可选的实施方式进行具体说明。
可选的一种实施方式中,所述根据预设的子区域名称标记方式,定义所述多个子区域的名称,包括:利用预设的第一字符序列中的各个第一字符,对所述多个子区域中依据预设子区域排列方式得到的各个子区域依次定义名称。
为了便于理解方案,后文中均以9宫格划分方式进行说明。
其中,所述第一字符序列可以为数字序列(1、2、3、4、5、6、7、8、9),所述预设子区域排列方式包括各子区域从上到下、从左至右的排列方式。当然,针对9宫格划分方式划分出的9个子区域,所述预设子区域排列方式也可以包括各子区域从左至右、从上到下的排列方式,等等。
所述根据预设的横跨区域名称标记方式,定义所述多个横跨区域的名称,包括:利用预设的第二字符序列中的各个第二字符,对所述多个横跨区域中依据预设横跨区域排列方式得到的各个横跨区域依次定义名称。
其中,所述第二字符序列可以为字母序列(A、B、C、D),所述预设横跨区域排列方式包括各横跨区域逆时针的排列方式。比如,4个横跨区域从左侧的横跨区域开始名称依次为A、B、C、D。当然,横跨区域A也可以是其余三个横跨区域中的任一个。
针对划分出的4个横跨区域,所述预设横跨区域排列方式也可以包括各横跨区域顺时针的排列方式,或者从上至下、从左至右,以及从左至右、从上至下的排列方式,等等。
示例性地给出一种优选的实施方式为:
所述第一字符序列包括数字序列(1、2、3、4、5、6、7、8、9);所述预设子区域排列方式包括各子区域从上到下、从左至右的排列方式;所述第二字符序列包括字母序列(A、B、C、D);所述预设横跨区域排列方式包括各横跨区域逆时针的排列方式;并且,横跨区域A由子区域1、2、3构成;横跨区域B由子区域3、6、9构成;横跨区域C由子区域7、8、9构成;横跨区域D由子区域1、4、7构成。具体请参见图4理解。
S5中,根据所述外接矩形框的尺寸、所述极性标识图形、所述位置范围和所述目标参考区域的名称,计算所述极性标识图形的位置坐标,根据不同情况下以所述外接矩形框的中心作为原点(0,0),利用所述外接矩形框的尺寸,在直角坐标系中预先构建的所述极性标识图形中心位置坐标(x,y)相对所述原点的计算公式的不同,可以有以下几种可选的实施方式。
1)若所述位置范围为所述外接矩形框的内部,且所述极性标识图形为所述第一类图形,比如为圆形或三角形,在预设的多个第一类公式中确定所述目标参考区域对应的目标第一类公式,利用所述目标第一类公式、所述外接矩形框的尺寸和选取的调节参数值,计算所述极性标识图形相对所述外接矩形框中心的位置坐标。
其中,所述预设的多个第一类公式,包括:
子区域1对应的第一类公式为:(x,y)={-(L/2-a/k),(W/2-a/k)};
子区域2对应的第一类公式为:(x,y)={-(L/2-a/k),0};
子区域3对应的第一类公式为:(x,y)={-(L/2-a/k),-(W/2-a/k)};
子区域4对应的第一类公式为:(x,y)={0,(W/2-a/k)};
子区域6对应的第一类公式为:(x,y)={0,-(W/2-a/k)};
子区域7对应的第一类公式为:(x,y)={(L/2-a/k),(W/2-a/k)};
子区域8对应的第一类公式为:(x,y)={(L/2-a/k),0};
子区域9对应的第一类公式为:(x,y)={(L/2-a/k),-(W/2-a/k)};
其中,x,y分别表示以所述外接矩形框中心为原点时所述极性标识图形中心位置坐标中的x坐标和y坐标;L表示所述外接矩形框沿x轴方向的长度;W表示所述外接矩形框沿y轴方向的宽度;a表示所述外接矩形框的短边尺寸;k表示所述调节参数值,k∈[6,8],k可以根据需要选取。
2)若所述位置范围为所述外接矩形框的内部,且所述极性标识图形为所述第二类图形,比如为线段,在预设的多个第二类公式中确定所述目标参考区域对应的目标第二类公式,利用所述目标第二类公式、所述外接矩形框的尺寸和选取的调节参数值,计算所述极性标识图形相对所述外接矩形框中心的位置坐标;
其中,所述预设的多个第二类公式,包括:
横跨区域A对应的第二类公式为:(x,y)={-(L/2-a/k),0};对应的线方程为:x=-(L/2-a/k);
横跨区域B对应的第二类公式为:(x,y)={0,-(W/2-a/k)};对应的线方程为:y=-(W/2-a/k);
横跨区域C对应的第二类公式为:(x,y)={(L/2-a/k),0};对应的线方程为:x=(L/2-a/k);
横跨区域D对应的第二类公式为:(x,y)={0,(W/2-a/k)};对应的线方程为:y=(W/2-a/k);
其中,x,y分别表示以所述外接矩形框中心为原点时所述极性标识图形中心位置坐标中的x坐标和y坐标;L表示所述外接矩形框沿x轴方向的长度;W表示所述外接矩形框沿y轴方向的宽度;a表示所述外接矩形框的短边尺寸;k表示所述调节参数值,k∈[6,8],k可以根据需要选取。
可以理解的是,该种情况下,针对横跨区域A和C,线段长度方向沿着Y轴方向,y坐标为0,仅需要计算x坐标即可;针对横跨区域B和D,线段长度方向沿着X轴方向,x坐标为0,仅需要计算y坐标即可。
3)若所述位置范围为所述外接矩形框的外部,且所述极性标识图形为所述第一类图形,比如为圆形或三角形,在预设的多个第三类公式中确定所述目标参考区域对应的目标第三类公式,利用所述目标第三类公式、所述外接矩形框的尺寸和选取的调节参数值,计算所述极性标识图形相对所述外接矩形框中心的位置坐标;
其中,所述预设的多个第三类公式,包括:
子区域1对应的第三类公式为:(x,y)={-(L/2-a/k),(W/2+a/k)}或(x,y)={-(L/2+a/k),(W/2-a/k)}或(x,y)={-(L/2+a/k),(W/2+a/k)};
子区域2对应的第三类公式为:(x,y)={-(L/2+a/k),0};
子区域3对应的第三类公式为:(x,y)={-(L/2-a/k),-(W/2+a/k)}或(x,y)={-(L/2+a/k),-(W/2-a/k)}或(x,y)={-(L/2+a/k),-(W/2+a/k)};
子区域4对应的第三类公式为:(x,y)={0,(W/2+a/k)};
子区域6对应的第三类公式为:(x,y)={0,-(W/2+a/k)};
子区域7对应的第三类公式为:(x,y)={(L/2-a/k),(W/2+a/k)}或(x,y)={(L/2+a/k),(W/2-a/k)}或(x,y)={(L/2+a/k),(W/2+a/k)};
子区域8对应的第三类公式为:(x,y)={(L/2+a/k),0};
子区域9对应的第三类公式为:(x,y)={(L/2-a/k),-(W/2+a/k)}或(x,y)={(L/2+a/k),-(W/2-a/k)}或(x,y)={(L/2+a/k),-(W/2+a/k)};
其中,x,y分别表示以所述外接矩形框中心为原点时所述极性标识图形中心位置坐标中的x坐标和y坐标;L表示所述外接矩形框沿x轴方向的长度;W表示所述外接矩形框沿y轴方向的宽度;a表示所述外接矩形框的短边尺寸;k表示所述调节参数值,k∈[6,8],k可以根据需要选取。
需要说明的是,若某一子区域具有多个第三类公式,可以根据需要选择其中一个用于计算。
4)若所述位置范围为所述外接矩形框的外部,且所述极性标识图形为所述第二类图形,比如为线段,在预设的多个第四类公式中确定所述目标参考区域对应的目标第四类公式,利用所述目标第四类公式、所述外接矩形框的尺寸和选取的调节参数值,计算所述极性标识图形相对所述外接矩形框中心的位置坐标;
其中,所述预设的多个第四类公式,包括:
横跨区域A对应的第四类公式为:(x,y)={-(L/2+a/k),0};对应的线方程为:x=-(L/2+a/k);
横跨区域B对应的第四类公式为:(x,y)={0,-(W/2+a/k)};对应的线方程为:y=-(W/2+a/k);
横跨区域C对应的第四类公式为:(x,y)={(L/2+a/k),0};对应的线方程为:x=(L/2+a/k);
横跨区域D对应的第四类公式为:(x,y)={0,(W/2+a/k)};对应的线方程为:y=(W/2+a/k);
其中,x,y分别表示以所述外接矩形框中心为原点时所述极性标识图形中心位置坐标中的x坐标和y坐标;L表示所述外接矩形框沿x轴方向的长度;W表示所述外接矩形框沿y轴方向的宽度;a表示所述外接矩形框的短边尺寸;k表示所述调节参数值,k∈[6,8],k可以根据需要选取。
可以理解的是,该种情况下,针对横跨区域A和C,线段长度方向沿着Y轴方向,y坐标为0,仅需要计算x坐标即可;针对横跨区域B和D,线段长度方向沿着X轴方向,x坐标为0,仅需要计算y坐标即可。
可以理解的是,上述各计算公式是针对9宫格划分方式确定的,如果采用9宫格划分方式之外的其余方式,也可以根据相关的数学几何理论构造不同情况下,各目标参考区域对应的预设公式,在此不再举例说明。
针对S6,可选的一种实施方式中,所述根据所述外接矩形框的尺寸和所述极性标识图形计算所述极性标识图形的尺寸,包括:
①若所述极性标识图形为圆形,确定半径为a/p,以得到所述极性标识图形的尺寸;其中,p∈[9,18]。
②若所述极性标识图形为三角形,以半径a/p得到圆形R,并求取所述圆形R的一个内接三角形,以得到所述极性标识图形的尺寸。
③若所述极性标识图形为线段,针对横跨区域A和C,确定线长为W,线宽为a/4p;针对横跨区域B和D,确定线长为L,线宽为a/p,以得到所述极性标识图形的尺寸。
其中,优选的实施方式中,p可以为12。
可选的一种实施方式中,针对所述极性标识图形为第一类图形,如果该第一类图形非圆形,那么该第一类图形在以其中心进行旋转时,可能相对于所述外接矩形框可以具有不同的位置形态,那么可以对其相对于所述外接矩形框特定位置的旋转程度进行一定的设计。
以所述极性标识图形为三角形、所述外接矩形框为所述待设计极性标识的元器件本体的矩形框为例。如果该三角形的中心位于所述外接矩形框一个边角的外区域,可选的一种实施方式中,该三角形朝向该边角的目标角的顶点所在的三角形中垂线,位于所述外接矩形框中心与该边角顶点连线向该三角形一侧方向的延长线上,请参见图5(a)理解,其中,该三角形朝向的边角为外接矩形框的左上角,三角形中垂线以虚线示意。可选的另一种实施方式中,该三角形朝向该边角的目标角的顶点所在的三角形中垂线,与该边角在该三角形侧的两条延长线的夹角均为45°,请参见图5(b)理解,其中,该三角形朝向的边角为外接矩形框的左上角,三角形中垂线以虚线示意,该边角在该三角形侧的两条延长线以点划线示意。
如果该三角形的中心位于所述外接矩形框一条边的附近区域,可选的一种实施方式中,该三角形朝向该条边的目标角所在的三角形中垂线,垂直于该条边,请参见图5(c)理解,其中,该三角形朝向所述外接矩形框的左侧边,三角形中垂线以虚线示意。
当然,所述极性标识图形为非圆形的第一类图形,在对应的中心位置坐标基础上的位置形态,并不局限于以上示例,在设计时可以根据需要合理选择,并且进一步的,也可以将其位置形态相关的参数信息也一起赋值给所述待设计极性标识的元器件的封装。
可选的一种实施方式中,所述将所述极性标识图形、所述目标参考区域的名称、所述位置坐标和所述极性标识图形的尺寸,赋值给所述待设计极性标识的元器件的封装,作为所述封装的一个属性之后,所述方法还包括:
根据所述待设计极性标识的元器件的极性标识显示需求,设置所述极性标识图形在PCB上的显示属性,所述显示属性包括显示或隐藏。
也就是说,利用本发明实施例的方法进行EDA封装极性标识设计时,能够根据极性标识显示需求,实现元器件极性标识是否隐藏可选,那么元器件封装的极性可以不用图形的形式出现,而是作为一个元器件内部属性来使用,这样能够利用该内部属性,避免在进行贴装方向检查时,由于元器件距离过近,导致人工识别极性困难、易混淆、识别错误等问题。可以理解的是,如果选择显示极性标识,则根据S7得到的该封装的属性,在丝印层上画出该极性标识图形;如果选择隐藏极性标识,则不在PCB丝印层上画出该极性标识图形,那么可以留出空间使PCB更高密度化,进而做出体积更小功能更强的产品,并且有利于产品的保密。
为了更直观清晰地理解本发明实施例方法的各步骤,以下以两个具体的示例进行详细说明。两个示例中,所述外接矩形框为所述待设计极性标识的元器件本体的矩形框,采用9宫格划分方式,各子区域和横跨区域的命名方式请参见图4。
(一)示例1
针对S1,请参见图6(a),为一个封装名为“SOP16”的元器件设计封装极性标识,将元器件“SOP16”的外接矩形框,依据9宫格划分方式划分为9个子区域;所述外接矩形框长度沿X轴方向,长度为L=10mm;宽度沿Y轴方向,宽度为W=4mm。对比长度L和宽度W,取较短的一边为a。
针对S2,确定极性标识图形为第一类图形中的圆形“○”。
针对S3,确定圆形的极性标识图形对应的多个参考区域为9个子区域,并定义这9个子区域的名称。
9个子区域的名称定义结果请见图6(b),即九宫格左上角的子区域的名称为1,从上到下从左到右,各子区域的名称分别为2、3、4、5、6、7、8、9。
针对S4,确定所述极性标识图形的位置范围为所述外接矩形框的内部。
针对S5,选择目标参考区域为子区域1,并根据子区域1对应的第一类公式:(x,y)={-(L/2-a/k),(W/2-a/k)},代入L=10mm,W=4mm,a=4mm,k=6,计算所述极性标识图形的位置坐标,得到(x,y)=(-4.333,1.333)。该步骤的结果请见图6(c)。
针对S6,根据圆形的半径的计算公式a/p,代入a=4mm,p=12,计算出圆形的半径为r=0.333mm,则确定出该极性标识图形的尺寸。该步骤的结果请见图6(d)。
针对S7,元器件封装“SOP16”的极性设计完毕,将极性标识图形:○;目标参考区域的名称:子区域1;极性标识图形的中心位置坐标(-4.333,1.333)和极性标识图形的尺寸即圆的半径r:0.333,赋值给该封装,作为该封装的一个属性。赋值的封装的属性具体请见表1。
表1
进一步的,如果若有显示极性标识的需求,则根据S7得到的该封装的属性,在丝印层上画出该极性标识。
(二)示例2
针对S1,请参见图7(a),为一个封装名为“SMD-1005”的元器件设计封装极性标识,将元器件“SMD-1005”的外接矩形框,依据9宫格划分方式划分为9个子区域;所述外接矩形框长度沿X轴方向,长度为L=4.8mm;宽度沿Y轴方向,宽度为W=2mm。对比长度L和宽度W,取较短的一边为a,a=2mm。
针对S3,确定线段的极性标识图形对应的多个参考区域为4个横跨区域,并定义这4个横跨区域的名称。
4个横跨区域的名称定义结果请见图7(b),即九宫格左上角的子区域的名称为1,从上到下从左到右,各子区域的名称分别为2、3、4、5、6、7、8、9,子区域1、2、3连接构成横跨区域A;子区域3、6、9连接构成横跨区域B;子区域7、8、9连接构成横跨区域C;子区域1、4、7连接构成横跨区域D。
针对S4,确定所述极性标识图形的位置范围为所述外接矩形框的外部。
针对S5,选择目标参考区域为横跨区域C,并根据横跨区域C对应的第四类公式:(x,y)={(L/2+a/k),0},代入L=4.8mm,W=2mm,a=2mm,k=6,计算所述极性标识图形的位置坐标,得到(x,y)=(2.733,0),且将上述参数代入对应的线方程x=(L/2+a/k),得到x=2.733。
针对S6,根据线段的长度和宽度的计算公式:线长为W,线宽为a/p;代入W=2mm,a=4mm,p=12,计算出线段的长度为l=2mm,宽度为w=0.167mm,则确定出该极性标识图形的尺寸。S5和S6的结果请见图7(c)。
针对S7,元器件封装“SMD-1005”的极性设计完毕,将极性标识图形:目标参考区域的名称:横跨区域C;极性标识图形的中心位置坐标(2.733,0),线方程:x=2.733和极性标识图形的尺寸即l=2mm,w=0.167mm,赋值给该封装,作为该封装的一个属性。赋值的封装的属性具体请见表2。
表2
进一步的,如果若有显示极性标识的需求,则根据S7得到的该封装的属性,在丝印层上画出该极性标识。
第二方面,相应于上述方法实施例,本发明实施例还提供了一种封装极性标识设计系统,如图8所示,该系统包括:
子区域划分模块801,用于将待设计极性标识的元器件的外接矩形框,依据预设划分方式划分为多个子区域,获取所述外接矩形框的尺寸;
极性标识图形选择模块802,用于确定所述待设计极性标识的元器件的极性标识图形;
参考区域名称定义模块803,用于定义所述极性标识图形对应的多个参考区域的名称;其中,所述多个参考区域为所述多个子区域或多个横跨区域;每个横跨区域由所述外接矩形框的一条边所对应的多个子区域连接构成;
位置范围确定模块804,用于确定所述极性标识图形的位置范围为所述外接矩形框的内部或外部;
位置坐标计算模块805,用于在所述多个参考区域中确定一个目标参考区域,并根据所述外接矩形框的尺寸、所述极性标识图形、所述位置范围和所述目标参考区域的名称,计算所述极性标识图形的位置坐标;
尺寸计算模块806,用于根据所述外接矩形框的尺寸、所述极性标识图形计算所述极性标识图形的尺寸;
封装属性赋值模块807,用于将所述极性标识图形、所述目标参考区域的名称、所述位置坐标和所述极性标识图形的尺寸,赋值给所述待设计极性标识的元器件的封装,作为所述封装的一个属性。
第三方面,本发明实施例还提供了一种电子设备,如图9所示,包括处理器901、通信接口902、存储器903和通信总线904,其中,处理器901、通信接口902、存储器903通过通信总线904完成相互间的通信,
所述存储器,用于存放计算机程序;
所述处理器,用于执行所述存储器上所存放的程序时,实现本发明实施例第一方面所提供的任一封装极性标识设计方法的步骤。
上述电子设备提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect,PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture,EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory,RAM),也可以包括非易失性存储器(Non-Volatile Memory,NVM),例如至少一个磁盘存储器。
上述的处理器可以是通用处理器,包括中央处理器(Central Processing Unit,CPU)、网络处理器(Network Processor,NP)等;还可以是数字信号处理器(Digital SignalProcessing,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)等。
本发明实施例提供的方法可以应用于电子设备。具体的,该电子设备可以为:台式计算机、便携式计算机、智能移动终端、服务器等,在此不作限定。
第四方面,本发明实施例还提供了一种计算机可读存储介质,该计算机可读存储介质内存储有计算机程序,计算机程序被处理器执行时实现本发明实施例第一方面所提供的任一封装极性标识设计方法的步骤。
对于系统/电子设备/存储介质实施例而言,具体实现原理、过程和技术效果与方法实施例类似,在此不再赘述。
本领域技术人员应明白,本申请的实施例可提供为方法、装置(设备)、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式,这里将它们都统称为“模块”或“系统”。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可读存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。计算机程序存储/分布在合适的介质中,与其它硬件一起提供或作为硬件的一部分,也可以采用其他分布形式,如通过Internet或其它有线或无线电信系统。
在本发明的描述中,需要理解的是,术语“第一”、“第二”仅用于描述和区分目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (13)
1.一种封装极性标识设计方法,其特征在于,包括:
将待设计极性标识的元器件的外接矩形框,依据预设划分方式划分为多个子区域,并获取所述外接矩形框的尺寸;
确定所述待设计极性标识的元器件的极性标识图形;
定义所述极性标识图形对应的多个参考区域的名称;其中,所述多个参考区域为所述多个子区域或多个横跨区域;每个横跨区域由所述外接矩形框的一条边所对应的多个子区域连接构成;
确定所述极性标识图形的位置范围为所述外接矩形框的内部或外部;
在所述多个参考区域中确定一个目标参考区域,并根据所述外接矩形框的尺寸、所述极性标识图形、所述位置范围和所述目标参考区域的名称,计算所述极性标识图形的位置坐标;
根据所述外接矩形框的尺寸和所述极性标识图形计算所述极性标识图形的尺寸;
将所述极性标识图形、所述目标参考区域的名称、所述位置坐标和所述极性标识图形的尺寸,赋值给所述待设计极性标识的元器件的封装,作为所述封装的一个属性。
2.根据权利要求1所述的封装极性标识设计方法,其特征在于,所述将待设计极性标识的元器件的外接矩形框,依据预设划分方式划分为多个子区域,包括:
将所述待设计极性标识的元器件的外接矩形框,依据9宫格划分方式划分为9个子区域。
3.根据权利要求2所述的封装极性标识设计方法,其特征在于,所述定义所述极性标识图形对应的多个参考区域的名称,包括:
若所述极性标识图形为第一类图形,确定所述极性标识图形对应的多个参考区域与所述多个子区域一一对应;并根据预设的子区域名称标记方式,定义所述多个子区域的名称;
若所述极性标识图形为第二类图形,确定所述极性标识图形对应的多个参考区域为所述多个横跨区域;并根据预设的横跨区域名称标记方式,定义所述多个横跨区域的名称;
其中,所述第一类图形包括圆形或三角形;所述第二类图形包括线段。
4.根据权利要求3所述的封装极性标识设计方法,其特征在于,
所述根据预设的子区域名称标记方式,定义所述多个子区域的名称,包括:
利用预设的第一字符序列中的各个第一字符,对所述多个子区域中依据预设子区域排列方式得到的各个子区域依次定义名称;其中,所述第一字符序列包括数字序列(1、2、3、4、5、6、7、8、9);所述预设子区域排列方式包括各子区域从上到下、从左至右的排列方式;
所述根据预设的横跨区域名称标记方式,定义所述多个横跨区域的名称,包括:
利用预设的第二字符序列中的各个第二字符,对所述多个横跨区域中依据预设横跨区域排列方式得到的各个横跨区域依次定义名称;其中,所述第二字符序列包括字母序列(A、B、C、D);所述预设横跨区域排列方式包括各横跨区域逆时针的排列方式;并且,横跨区域A由子区域1、2、3构成;横跨区域B由子区域3、6、9构成;横跨区域C由子区域7、8、9构成;横跨区域D由子区域1、4、7构成。
5.根据权利要求4所述的封装极性标识设计方法,其特征在于,所述根据所述外接矩形框的尺寸、所述极性标识图形、所述位置范围和所述目标参考区域的名称,计算所述极性标识图形的位置坐标,包括:
若所述位置范围为所述外接矩形框的内部,且所述极性标识图形为所述第一类图形,在预设的多个第一类公式中确定所述目标参考区域对应的目标第一类公式,利用所述目标第一类公式、所述外接矩形框的尺寸和选取的调节参数值,计算所述极性标识图形相对所述外接矩形框中心的位置坐标;
其中,所述预设的多个第一类公式,包括:
子区域1对应的第一类公式为:(x,y)={-(L/2-a/k),(W/2-a/k)};
子区域2对应的第一类公式为:(x,y)={-(L/2-a/k),0};
子区域3对应的第一类公式为:(x,y)={-(L/2-a/k),-(W/2-a/k)};
子区域4对应的第一类公式为:(x,y)={0,(W/2-a/k)};
子区域6对应的第一类公式为:(x,y)={0,-(W/2-a/k)};
子区域7对应的第一类公式为:(x,y)={(L/2-a/k),(W/2-a/k)};
子区域8对应的第一类公式为:(x,y)={(L/2-a/k),0};
子区域9对应的第一类公式为:(x,y)={(L/2-a/k),-(W/2-a/k)};
其中,x,y分别表示以所述外接矩形框中心为原点时所述极性标识图形中心位置坐标中的x坐标和y坐标;L表示所述外接矩形框沿x轴方向的长度;W表示所述外接矩形框沿y轴方向的宽度;a表示所述外接矩形框的短边尺寸;k表示所述调节参数值,k∈[6,8]。
6.根据权利要求4所述的封装极性标识设计方法,其特征在于,所述根据所述外接矩形框的尺寸、所述极性标识图形、所述位置范围和所述目标参考区域的名称,计算所述极性标识图形的位置坐标,包括:
若所述位置范围为所述外接矩形框的内部,且所述极性标识图形为所述第二类图形,在预设的多个第二类公式中确定所述目标参考区域对应的目标第二类公式,利用所述目标第二类公式、所述外接矩形框的尺寸和选取的调节参数值,计算所述极性标识图形相对所述外接矩形框中心的位置坐标;
其中,所述预设的多个第二类公式,包括:
横跨区域A对应的第二类公式为:(x,y)={-(L/2-a/k),0};对应的线方程为:x=-(L/2-a/k);
横跨区域B对应的第二类公式为:(x,y)={0,-(W/2-a/k)};对应的线方程为:y=-(W/2-a/k);
横跨区域C对应的第二类公式为:(x,y)={(L/2-a/k),0};对应的线方程为:x=(L/2-a/k);
横跨区域D对应的第二类公式为:(x,y)={0,(W/2-a/k)};对应的线方程为:y=(W/2-a/k);
其中,x,y分别表示以所述外接矩形框中心为原点时所述极性标识图形中心位置坐标中的x坐标和y坐标;L表示所述外接矩形框沿x轴方向的长度;W表示所述外接矩形框沿y轴方向的宽度;a表示所述外接矩形框的短边尺寸;k表示所述调节参数值,k∈[6,8]。
7.根据权利要求4所述的封装极性标识设计方法,其特征在于,所述根据所述外接矩形框的尺寸、所述极性标识图形、所述位置范围和所述目标参考区域的名称,计算所述极性标识图形的位置坐标,包括:
若所述位置范围为所述外接矩形框的外部,且所述极性标识图形为所述第一类图形,在预设的多个第三类公式中确定所述目标参考区域对应的目标第三类公式,利用所述目标第三类公式、所述外接矩形框的尺寸和选取的调节参数值,计算所述极性标识图形相对所述外接矩形框中心的位置坐标;
其中,所述预设的多个第三类公式,包括:
子区域1对应的第三类公式为:(x,y)={-(L/2-a/k),(W/2+a/k)}或(x,y)={-(L/2+a/k),(W/2-a/k)}或(x,y)={-(L/2+a/k),(W/2+a/k)};
子区域2对应的第三类公式为:(x,y)={-(L/2+a/k),0};
子区域3对应的第三类公式为:(x,y)={-(L/2-a/k),-(W/2+a/k)}或(x,y)={-(L/2+a/k),-(W/2-a/k)}或(x,y)={-(L/2+a/k),-(W/2+a/k)};
子区域4对应的第三类公式为:(x,y)={0,(W/2+a/k)};
子区域6对应的第三类公式为:(x,y)={0,-(W/2+a/k)};
子区域7对应的第三类公式为:(x,y)={(L/2-a/k),(W/2+a/k)}或(x,y)={(L/2+a/k),(W/2-a/k)}或(x,y)={(L/2+a/k),(W/2+a/k)};
子区域8对应的第三类公式为:(x,y)={(L/2+a/k),0};
子区域9对应的第三类公式为:(x,y)={(L/2-a/k),-(W/2+a/k)}或(x,y)={(L/2+a/k),-(W/2-a/k)}或(x,y)={(L/2+a/k),-(W/2+a/k)};
其中,x,y分别表示以所述外接矩形框中心为原点时所述极性标识图形中心位置坐标中的x坐标和y坐标;L表示所述外接矩形框沿x轴方向的长度;W表示所述外接矩形框沿y轴方向的宽度;a表示所述外接矩形框的短边尺寸;k表示所述调节参数值,k∈[6,8]。
8.根据权利要求4所述的封装极性标识设计方法,其特征在于,所述根据所述外接矩形框的尺寸、所述极性标识图形、所述位置范围和所述目标参考区域的名称,计算所述极性标识图形的位置坐标,包括:
若所述位置范围为所述外接矩形框的外部,且所述极性标识图形为所述第二类图形,在预设的多个第四类公式中确定所述目标参考区域对应的目标第四类公式,利用所述目标第四类公式、所述外接矩形框的尺寸和选取的调节参数值,计算所述极性标识图形相对所述外接矩形框中心的位置坐标;
其中,所述预设的多个第四类公式,包括:
横跨区域A对应的第四类公式为:(x,y)={-(L/2+a/k),0};对应的线方程为:x=-(L/2+a/k);
横跨区域B对应的第四类公式为:(x,y)={0,-(W/2+a/k)};对应的线方程为:y=-(W/2+a/k);
横跨区域C对应的第四类公式为:(x,y)={(L/2+a/k),0};对应的线方程为:x=(L/2+a/k);
横跨区域D对应的第四类公式为:(x,y)={0,(W/2+a/k)};对应的线方程为:y=(W/2+a/k);
其中,x,y分别表示以所述外接矩形框中心为原点时所述极性标识图形中心位置坐标中的x坐标和y坐标;L表示所述外接矩形框沿x轴方向的长度;W表示所述外接矩形框沿y轴方向的宽度;a表示所述外接矩形框的短边尺寸;k表示所述调节参数值,k∈[6,8]。
9.根据权利要求1-8任一项所述的封装极性标识设计方法,其特征在于,所述根据所述外接矩形框的尺寸和所述极性标识图形计算所述极性标识图形的尺寸,包括:
若所述极性标识图形为圆形,确定半径为a/p,以得到所述极性标识图形的尺寸;其中,p∈[9,18];
若所述极性标识图形为三角形,以半径a/p得到圆形R,并求取所述圆形R的一个内接三角形,以得到所述极性标识图形的尺寸;
若所述极性标识图形为线段,针对横跨区域A和C,确定线长为W,线宽为a/p;针对横跨区域B和D,确定线长为L,线宽为a/p,以得到所述极性标识图形的尺寸。
10.根据权利要求1所述的封装极性标识设计方法,其特征在于,所述将所述极性标识图形、所述目标参考区域的名称、所述位置坐标和所述极性标识图形的尺寸,赋值给所述待设计极性标识的元器件的封装,作为所述封装的一个属性之后,所述方法还包括:
根据所述待设计极性标识的元器件的极性标识显示需求,设置所述极性标识图形在PCB上的显示属性,所述显示属性包括显示或隐藏。
11.一种封装极性标识设计系统,其特征在于,包括:
子区域划分模块,用于将待设计极性标识的元器件的外接矩形框,依据预设划分方式划分为多个子区域,并获取所述外接矩形框的尺寸;
极性标识图形选择模块,用于确定所述待设计极性标识的元器件的极性标识图形;
参考区域名称定义模块,用于定义所述极性标识图形对应的多个参考区域的名称;其中,所述多个参考区域为所述多个子区域或多个横跨区域;每个横跨区域由所述外接矩形框的一条边所对应的多个子区域连接构成;
位置范围确定模块,用于确定所述极性标识图形的位置范围为所述外接矩形框的内部或外部;
位置坐标计算模块,用于在所述多个参考区域中确定一个目标参考区域,并根据所述外接矩形框的尺寸、所述极性标识图形、所述位置范围和所述目标参考区域的名称,计算所述极性标识图形的位置坐标;
尺寸计算模块,用于根据所述外接矩形框的尺寸、所述极性标识图形计算所述极性标识图形的尺寸;
封装属性赋值模块,用于将所述极性标识图形、所述目标参考区域的名称、所述位置坐标和所述极性标识图形的尺寸,赋值给所述待设计极性标识的元器件的封装,作为所述封装的一个属性。
12.一种电子设备,其特征在于,包括处理器、通信接口、存储器和通信总线,其中,所述处理器、所述通信接口、所述存储器通过所述通信总线完成相互间的通信;
所述存储器,用于存放计算机程序;
所述处理器,用于执行所述存储器上所存放的程序时,实现权利要求1-10任一所述的方法步骤。
13.一种计算机可读存储介质,其特征在于,
所述计算机可读存储介质内存储有计算机程序,所述计算机程序被处理器执行时实现权利要求1-10任一所述的方法步骤。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210927435.5A CN115221832A (zh) | 2022-08-03 | 2022-08-03 | 一种封装极性标识设计方法、系统、电子设备和存储介质 |
PCT/CN2022/111054 WO2024026906A1 (zh) | 2022-08-03 | 2022-08-09 | 一种封装极性标识设计方法、系统、电子设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210927435.5A CN115221832A (zh) | 2022-08-03 | 2022-08-03 | 一种封装极性标识设计方法、系统、电子设备和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115221832A true CN115221832A (zh) | 2022-10-21 |
Family
ID=83615220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210927435.5A Pending CN115221832A (zh) | 2022-08-03 | 2022-08-03 | 一种封装极性标识设计方法、系统、电子设备和存储介质 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115221832A (zh) |
WO (1) | WO2024026906A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054084A (zh) * | 2009-11-09 | 2011-05-11 | 英业达股份有限公司 | 电子元件的极性标示方法 |
CN102542087A (zh) * | 2010-12-23 | 2012-07-04 | 研华股份有限公司 | 封装接脚对应设计自动化系统及方法 |
EP3169146B1 (en) * | 2014-07-10 | 2018-10-31 | FUJI Corporation | Method for producing component placement coordinates and device for producing component placement coordinates |
CN105513046B (zh) * | 2015-11-23 | 2019-03-01 | 广州视源电子科技股份有限公司 | 电子元件极性的识别方法和系统、标注方法和系统 |
CN110941937B (zh) * | 2019-10-31 | 2024-05-07 | 京东方科技集团股份有限公司 | 电子设备、封装绘制图生成方法和计算机可读存储介质 |
-
2022
- 2022-08-03 CN CN202210927435.5A patent/CN115221832A/zh active Pending
- 2022-08-09 WO PCT/CN2022/111054 patent/WO2024026906A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024026906A1 (zh) | 2024-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7281232B1 (en) | Method and apparatus for automatically checking circuit layout routing | |
JP2003502769A (ja) | 集積回路の改造方法 | |
CN112597737A (zh) | 用于创建pcb测试点标识的方法、系统及可读存储介质 | |
CN110941937A (zh) | 电子设备、封装绘制图生成方法和计算机可读存储介质 | |
CN116050338A (zh) | 非通流铜皮的识别方法和装置、存储介质及电子装置 | |
CN115221832A (zh) | 一种封装极性标识设计方法、系统、电子设备和存储介质 | |
KR20030003656A (ko) | 프린트 배선판, 그 식별 방법 및 그 제조 방법 | |
CN114463438A (zh) | 一种标定板、标定板识别方法、装置及计算机可读介质 | |
CN109543308B (zh) | 一种验证设计规则检查脚本的方法 | |
US10339263B2 (en) | Electronic component footprint verification system and a method thereof | |
JP7110445B2 (ja) | プリント配線基板のサポートピン位置決め方法及び装置 | |
CN115496029A (zh) | 几何图形的表示方法、提取方法、存储介质 | |
CN113642281A (zh) | Pcb设计图的检测方法、装置、设备及介质 | |
CN112163392B (zh) | 一种封装基板加工文件的自动生成方法、介质及设备 | |
CN113419485A (zh) | 定位打孔方法、设备、存储介质及装置 | |
CN114357936A (zh) | 版图数据验证方法、装置、设备及存储介质 | |
CN116563419B (zh) | 晶圆图配置数据的修正方法、装置、电子设备及存储介质 | |
CN113838165B (zh) | 一种图斑自动编号方法及装置、电子设备、存储介质 | |
CN116598219B (zh) | 一种可视化晶圆图的生成方法、装置及电子设备 | |
CN112507651A (zh) | 电路板设计的数据处理方法、装置、电子设备与存储介质 | |
CN111988916B (zh) | 塞孔添加方法和装置 | |
CN117151020B (zh) | 基于四叉树的覆铜形状相交状态快速判断方法及装置 | |
CN113239657B (zh) | 一种元器件与焊盘自动匹配的方法及设备 | |
JP3716747B2 (ja) | 接続ピン番号対応データ生成システム | |
JP2005174014A (ja) | 部品クリアランスチェック装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |