CN115206869A - 一种金锡预成型拼装薄膜电路板的方法 - Google Patents

一种金锡预成型拼装薄膜电路板的方法 Download PDF

Info

Publication number
CN115206869A
CN115206869A CN202210830346.9A CN202210830346A CN115206869A CN 115206869 A CN115206869 A CN 115206869A CN 202210830346 A CN202210830346 A CN 202210830346A CN 115206869 A CN115206869 A CN 115206869A
Authority
CN
China
Prior art keywords
thin film
film circuit
circuit board
gold
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210830346.9A
Other languages
English (en)
Inventor
杨俊锋
刘宇鹏
丁明建
冯毅龙
韦玉丙
罗育红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Tianji Electronic Technology Co ltd
Original Assignee
Guangzhou Tianji Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Tianji Electronic Technology Co ltd filed Critical Guangzhou Tianji Electronic Technology Co ltd
Priority to CN202210830346.9A priority Critical patent/CN115206869A/zh
Publication of CN115206869A publication Critical patent/CN115206869A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种金锡预成型拼装薄膜电路板的方法，属于薄膜电路技术领域。本发明先在单层薄膜电路板的一个薄膜电路表面涂布光刻胶，对待拼装区域的光刻胶进行曝光和显影，形成焊接窗口；之后在焊接窗口表面沉积金锡合金，形成沉积合金层，再去除光刻胶和光刻胶表面的金锡合金，形成金锡预成型焊盘，最后将金锡预成型焊盘与薄膜电路表面对接，热压后得到双层薄膜电路板或多层薄膜电路板。本发明以金锡合金作为焊料，其导电性好，无需助焊剂、焊接后免清洗，不影响电路性能；本发明结合光刻和沉积技术在薄膜电路表面制备金锡预成型的焊盘，定位精度高，能够提高多层薄膜电路板的可靠性。

Description

一种金锡预成型拼装薄膜电路板的方法
技术领域
本发明涉及薄膜电路技术领域，特别涉及一种金锡预成型拼装薄膜电路板的方法。
背景技术
薄膜电路(Thin Film Circuits，TFC)是采用薄膜沉积工艺结合光刻、蚀刻工艺在氧化铝、氮化铝、微晶玻璃、蓝宝石、石英玻璃、铁氧体、微波陶瓷基片制备出电容器、电阻器、电感器、微带线等而成的一种电子元件。由于薄膜电路往往应用于微波频段，因此，薄膜电路又被称之为微波集成电路(Microwave integrated Circuits,MIC)。
然而，传统的薄膜电路工艺只能制备出单层电路板，即使使用双面光刻技术，也只能在电路板的正反面制备出电路图形，无法生产出两层或两层以上的多层基板的薄膜电路。薄膜电路难以制备多层电路的缺陷，一直制约着薄膜电路的发展。
也有一些多层薄膜电路的设想，即通过焊接的方式将两块或两块以上的单层薄膜电路板拼装在一起形成多层薄膜电路。目前拼装工艺常用的连接材料为导电胶、焊膏等，拼装过程中导电胶和焊膏中的熔剂挥发，对多层薄膜电路造成污染。这些污染极易残存在多层薄膜电路的层与层之间，难以清洗干净，导致电路性能下降。而且，导电胶或焊膏一般是通过丝印的方法印制在薄膜电路的焊盘上，这种工艺定位精度差，导致拼装后的多层薄膜电路存在着焊接强度不高、可靠性差等缺点。
发明内容
有鉴于此，本发明目的在于提供一种金锡预成型拼装薄膜电路板的方法。本发明提供的拼装方法不影响电路性能，定位精度高。
为了实现上述发明目的，本发明提供以下技术方案：
本发明提供了一种金锡预成型拼装薄膜电路板的方法，包括以下步骤：
(1)提供多个单层薄膜电路板，所述单层薄膜电路板包括基片和位于所述基片两面的薄膜电路；
(2)在单层薄膜电路板的一个薄膜电路表面涂布光刻胶，对待拼装区域的光刻胶进行曝光和显影，得到含有焊盘窗口的薄膜电路板；
(3)在所述含有焊盘窗口的薄膜电路板表面沉积金锡合金，得到含有金锡合金层的薄膜电路板；
(4)去除所述含有金锡合金层的薄膜电路板的光刻胶及光刻胶表面的金锡合金，得到含有金锡预成型焊盘的薄膜电路板；
(5)将一个含有金锡预成型焊盘的薄膜电路板的金锡预成型焊盘与一个单层薄膜电路板的薄膜电路表面对接，进行热压，得到双层薄膜电路板；
或者，将多个含有金锡预成型焊盘的薄膜电路板按照金锡预成型焊盘-薄膜电路表面的顺序依次对接，将最外层金锡预成型焊盘与一个单层薄膜电路板的薄膜电路表面对接，进行热压，得到多层薄膜电路板。
优选的，所述金锡合金中金与锡的质量比为(70～80):(30～20)。
优选的，所述金锡合金层的厚度为0.5～10μm。
优选的，所述步骤(3)中沉积为电子束蒸发沉积；所述电子束蒸发沉积的靶材为金靶和锡靶。
优选的，所述电子束蒸发沉积的参数包括：
本征真空度为1.0×10-4Pa～1.0×10-3Pa；
蒸发真空度为1.0～4.0Pa；
枪压为2～6kV；
束流为20～200mA；
衬底温度为150～220℃；
氩气流量为20～80mL/min；
沉积时间为2～8min。
优选的，所述步骤(5)中热压的温度为280～320℃，压力为2～20gf/mm2；时间为15～240s。
优选的，所述步骤(2)中光刻胶的厚度为3～4μm。
优选的，所述步骤(2)中焊盘窗口的长度为0.1～0.5mm，宽度为0.05～0.1mm；所述焊盘窗口的个数为2个。
优选的，所述步骤(4)去除光刻胶及光刻胶表面的金锡合金的方法包括：
将所述含有金锡合金层的薄膜电路板浸于有机溶剂中，溶解光刻胶。
优选的，所述步骤(1)中单层薄膜电路板的制备方法，包括以下步骤：
在基片的上、下表面沉积功能层；
对所述导电材料层进行刻蚀和划切，得到单层薄膜电路板。
本发明提供了一种金锡预成型拼装薄膜电路板的方法，本发明先在单层薄膜电路板的一个薄膜电路表面涂布光刻胶，对待拼装区域的光刻胶进行曝光和显影，形成焊接窗口；之后在焊接窗口表面沉积金锡合金，形成沉积合金层，再去除光刻胶和光刻胶表面的金锡合金，形成金锡预成型焊盘，最后将金锡预成型焊盘与一个单层薄膜电路板的薄膜电路表面对接，热压后得到双层薄膜电路板；或者将多个含有金锡预成型焊盘的薄膜电路板按照金锡预成型焊盘-薄膜电路表面的顺序依次对接，将最外层金锡预成型焊盘与一个单层薄膜电路板的薄膜电路表面对接，进行热压，得到多层薄膜电路板。本发明以金锡合金作为焊料，其导电性好，无需助焊剂、焊接后免清洗，不影响电路性能；本发明结合光刻和沉积技术在薄膜电路表面制备金锡预成型的焊盘，定位精度高，能够提高多层薄膜电路板的可靠性。
附图说明
图1为双层薄膜电路板的拼装示意图。
具体实施方式
本发明提供了一种金锡预成型拼装薄膜电路板的方法，包括以下步骤：
(1)提供多个单层薄膜电路板，所述单层薄膜电路板包括基片和位于所述基片两面的薄膜电路；
(2)在单层薄膜电路板的一个薄膜电路表面涂布光刻胶，对待拼装区域的光刻胶进行曝光和显影，得到含有焊盘窗口的薄膜电路板；
(3)在所述含有焊盘窗口的薄膜电路板表面沉积金锡合金，得到含有金锡合金层的薄膜电路板；
(4)去除所述含有金锡合金层的薄膜电路板的光刻胶及光刻胶表面的金锡合金，得到含有金锡预成型焊盘的薄膜电路板；
(5)将一个含有金锡预成型焊盘的薄膜电路板的金锡预成型焊盘与一个单层薄膜电路板的薄膜电路表面对接，进行热压，得到双层薄膜电路板；
或者，将多个含有金锡预成型焊盘的薄膜电路板按照金锡预成型焊盘-薄膜电路表面的顺序依次对接，将最外层金锡预成型焊盘与一个单层薄膜电路板的薄膜电路表面对接，进行热压，得到多层薄膜电路板。
本发明提供多个单层薄膜电路板，所述单层薄膜电路板包括基片和位于所述基片两面的薄膜电路。在本发明中，所述基片的材质为氧化铝、氮化铝、微晶玻璃、蓝宝石、石英玻璃、铁氧体或微波陶瓷。本发明对所述基片的厚度没有特殊的要求，根据实际使用情况进行相应设计即可。作为本发明的具体实施例，所述基片的厚度优选为0.127～1.00mm，更优选为0.3～0.6mm。
在本发明中，所述薄膜电路的材质选为氧化铝或氮化铝。
在本发明中，所述单层薄膜电路板的制备方法，优选包括以下步骤：
在基片的上、下表面沉积功能层；
对所述导电材料层进行刻蚀和划切，得到单层薄膜电路板。
在本发明中，所述功能层的材质优选为TaN层、TiW层、Ni层和Au层中的一种或几种，进一步优选为TaN/TiW/Ni/Au复合层或TaN/TiW/Au复合层或TiW/Ni/Au复合层或TiW/Au复合层。在本发明中，所述TaN层的厚度优选为0.03～0.2μm，更优选为0.05～0.15μm；所述TiW层的厚度优选为0.05～0.25μm，更优选为0.1～0.2μm；所述Ni层的厚度优选为1～3μm，更优选为1.5～2.5μm；所述Au层的厚度优选为0.5～4μm，更优选为1～3μm。在本发明中，所述TiW中Ti与W的质量比优选为5：95～95：5。
沉积所述功能层后，本发明对所述导电材料层进行刻蚀和划切，得到单层薄膜电路板。本发明对所述刻蚀和划切的方式没有特殊的要求，使用本领域技术人员熟知的刻蚀和划切方式即可。
本发明在单层薄膜电路板的一个薄膜电路表面涂布光刻胶，对待拼装区域的光刻胶进行曝光和显影，得到含有焊盘窗口的薄膜电路板。在本发明中，所述涂布光刻胶的方式优选为旋涂或喷涂。在本发明中，所述光刻胶的厚度优选为3～4μm。本发明对所述曝光和显影的操作没有特殊的要求，使用本领域技术人员熟知的曝光或显影方式即可。
在本发明中，所述焊盘窗口的长度优选为0.1～0.5mm，更优选为0.2～0.4mm；宽度优选为0.05～0.1mm，更优选为0.08～0.1mm。在本发明中，所述焊盘窗口的个数优选为2个。
本发明在所述含有焊盘窗口的薄膜电路板表面沉积金锡合金，得到含有金锡合金层的薄膜电路板。在本发明中，所述金锡合金中金与锡的质量比优选为(70～80):(30～20)，更优选为80:20。在本发明中，当所述金锡合金的质量比为(70～80):(30～20)时，可以作为熔点为278℃左右的金锡共晶焊料；这种金锡焊料具有优异的电学、机械、物理、化学性能；具有熔化流动性好、焊接过热小、凝固快、稳定性高、屈服强度高、气密性好、热导率高、抗蠕变性能好、抗疲劳性能优良、抗氧化性能好、抗腐蚀性能好、导电性能好、无需助焊剂、焊接后免清洗等优点，是一种优良的焊接材料。
在本发明中，所述沉积金锡合金的方式优选为电子束蒸发沉积；所述电子束蒸发沉积的靶材为金靶和锡靶。
在本发明中，所述电子束蒸发沉积的参数包括：
本征真空度优选为1.0×10-4Pa～1.0×10-3Pa，更优选为5×10-4Pa；
蒸发真空度优选为1.0～4.0Pa，更优选为2.0～3.0Pa；
枪压优选为2～6kV，更优选为3～5kV；
束流优选为20～200mA，更优选为50～150mA；
衬底温度优选为150～220℃，更优选为180～200℃；
氩气流量优选为20～80mL/min，更优选为40～60mL/min；
沉积时间优选为2～8min，更优选为4～6min。
在本发明中，所述电子束蒸发沉积时，基体转速优选为30r/min。
在本发明中，所述金锡合金层的厚度优选为0.5～10μm，更优选为1～8μm，更优选为3～6μm。
本发明去除所述含有金锡合金层的薄膜电路板的光刻胶及光刻胶表面的金锡合金，得到含有金锡预成型焊盘的薄膜电路板。在本发明中，去除光刻胶及光刻胶表面的金锡合金的方法优选包括：
将所述含有金锡合金层的薄膜电路板浸于有机溶剂中，溶解光刻胶。
在本发明中，所述有机溶剂优选为丙酮。在本发明中，所述浸于有机溶剂中的时间优选为2～10min，更优选为5min。
本发明将一个含有金锡预成型焊盘的薄膜电路板的金锡预成型焊盘与一个单层薄膜电路板的薄膜电路表面对接，进行热压，得到双层薄膜电路板。在本发明中，所述热压的温度为280～320℃，更优选为300～310℃；压力优选为2～20gf/mm2，更优选为10gf/mm2；热压时间优选为15～240s，更优选为30～60s。
或者，将多个含有金锡预成型焊盘的薄膜电路板按照金锡预成型焊盘-薄膜电路表面的顺序依次对接，将最外层金锡预成型焊盘与一个单层薄膜电路板的薄膜电路表面对接，进行热压，得到多层薄膜电路板。在本发明中，所述热压的温度、压力和时间与上文相同，在此不再赘述。
下面结合实施例对本发明提供的金锡预成型拼装薄膜电路板的方法进行详细的说明，但是不能把它们理解为对本发明保护范围的限定。
实施例1拼装双层薄膜电路板
(1)在两块厚度为0.254mm氧化铝基板的正反面制备出TiW和Au薄膜，TiW厚度0.03～0.08μm，Au厚度2.0～3.0μm。
(2)将两块基板的正反面蚀刻出电路图形，划切得到薄膜电路，分别得到薄膜电路板1和薄膜电路板2，薄膜电路板1和薄膜电路板2的长度为1.52mm、薄膜电路板1和薄膜电路板2的宽度为0.86mm。
(3)在薄膜电路板1的下表面旋涂光刻胶，光刻胶的厚度3～4μm，对光刻胶曝光，形成两个长度0.2mm、宽度0.1mm的窗口。
(4)在电子束蒸发设备中，薄膜电路板1的下表面进行金锡沉积；同时蒸发金靶和锡靶，蒸发时间8分钟，薄膜电路板1绕设备的中心以30转/分钟的速率旋转。
(5)将薄膜电路板1浸泡于分析纯丙酮中，5分钟后光刻胶及光刻胶表面的金锡脱落，得到金锡预成型焊盘。
(6)：将薄膜电路板1与薄膜电路板2的长度和宽度分别对准，薄膜电路板1的下表面与薄膜电路板2的上表面压合在一起，放置在温度为300℃的加热板上，90s后取下，两块薄膜电路板粘合在一起，得到双层薄膜电路板。
按中华人民共和国国家军用标准GJB548B-2005《微电子器件试验方法和程序》中方法2019.2测试多层薄膜电路层间抗剪强度，经测试，该电路板的层间抗剪强度达到8.0～12gf。
双层薄膜电路板的拼装示意图如图1所示。
实施例2
(1)在两块厚度为0.254mm氧化铝基板、一块厚度为0.381mm的氮化铝基板的正反面制备出TiW和Au薄膜，TiW厚度0.03～0.08μm，Au厚度3.0～4.0μm。
(2)将三块基板的正反面蚀刻出电路图形，划切得到薄膜电路，分别记为薄膜电路板1、薄膜电路板2和薄膜电路板3，薄膜电路板的长度均为2.0mm、薄膜电路板的宽度均为0.76mm。
(3)在薄膜电路板1和薄膜电路板2的下表面旋涂光刻胶，光刻胶的厚度3～4μm，对光刻胶曝光，在薄膜电路板下表面形成两个直径为0.15mm的窗口。
(4)在电子束蒸发设备中，在薄膜电路板1和薄膜电路板2的下表面进行金锡沉积；同时蒸发金靶和锡靶，蒸发时间10分钟，薄膜电路1和薄膜电路2绕设备的中心以30转/分钟的速率旋转。
(5)将薄膜电路板1和薄膜电路板2浸泡于分析纯丙酮中，5分钟后光刻胶及光刻胶表面的金锡脱落，得到金锡预成型焊盘。
(6)将薄膜电路板1、薄膜电路板2和薄膜电路板3的长度和宽度分别对准，薄膜电路板1的下表面与薄膜电路板2的上表面压合在一起，薄膜电路板2的下表面与薄膜电路板3的上表面压合在一起，放置在温度为310℃的加热板上，240s后取下，得到三层薄膜电路板。
按中华人民共和国国家军用标准GJB548B-2005《微电子器件试验方法和程序》中方法2019.2测试多层薄膜电路层间抗剪强度，经测试，该电路板的层间抗剪强度达到9.5～14gf。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种金锡预成型拼装薄膜电路板的方法，包括以下步骤：
(1)提供多个单层薄膜电路板，所述单层薄膜电路板包括基片和位于所述基片两面的薄膜电路；
(2)在单层薄膜电路板的一个薄膜电路表面涂布光刻胶，对待拼装区域的光刻胶进行曝光和显影，得到含有焊盘窗口的薄膜电路板；
(3)在所述含有焊盘窗口的薄膜电路板表面沉积金锡合金，得到含有金锡合金层的薄膜电路板；
(4)去除所述含有金锡合金层的薄膜电路板的光刻胶及光刻胶表面的金锡合金，得到含有金锡预成型焊盘的薄膜电路板；
(5)将一个含有金锡预成型焊盘的薄膜电路板的金锡预成型焊盘与一个单层薄膜电路板的薄膜电路表面对接，进行热压，得到双层薄膜电路板；
或者，将多个含有金锡预成型焊盘的薄膜电路板按照金锡预成型焊盘-薄膜电路表面的顺序依次对接，将最外层金锡预成型焊盘与一个单层薄膜电路板的薄膜电路表面对接，进行热压，得到多层薄膜电路板。
2.根据权利要求1所述的方法，其特征在于，所述金锡合金中金与锡的质量比为(70～80):(30～20)。
3.根据权利要求1或2所述的方法，其特征在于，所述金锡合金层的厚度为0.5～10μm。
4.根据权利要求1或2所述的方法，其特征在于，所述步骤(3)中沉积为电子束蒸发沉积；所述电子束蒸发沉积的靶材为金靶和锡靶。
5.根据权利要求4所述的方法，其特征在于，所述电子束蒸发沉积的参数包括：
本征真空度为1.0×10-4Pa～1.0×10-3Pa；
蒸发真空度为1.0～4.0Pa；
枪压为2～6kV；
束流为20～200mA；
衬底温度为150～220℃；
氩气流量20～80mL/min；
沉积时间为2～8min。
6.根据权利要求1所述的方法，其特征在于，所述步骤(5)中热压的温度为280～320℃，压力为2～20gf/mm2；时间为15～240s。
7.根据权利要求1所述的方法，其特征在于，所述步骤(2)中光刻胶的厚度为3～4μm。
8.根据权利要求1所述的方法，其特征在于，所述步骤(2)中焊盘窗口的长度为0.1～0.5mm，宽度为0.05～0.1mm；所述焊盘窗口的个数为2个。
9.根据权利要求1所述的方法，其特征在于，所述步骤(4)去除光刻胶及光刻胶表面的金锡合金的方法包括：
将所述含有金锡合金层的薄膜电路板浸于有机溶剂中，溶解光刻胶。
10.根据权利要求1所述的方法，其特征在于，所述步骤(1)中单层薄膜电路板的制备方法，包括以下步骤：
在基片的上、下表面沉积功能层；
对所述导电材料层进行刻蚀和划切，得到单层薄膜电路板。
CN202210830346.9A 2022-07-14 2022-07-14 一种金锡预成型拼装薄膜电路板的方法 Pending CN115206869A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210830346.9A CN115206869A (zh) 2022-07-14 2022-07-14 一种金锡预成型拼装薄膜电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210830346.9A CN115206869A (zh) 2022-07-14 2022-07-14 一种金锡预成型拼装薄膜电路板的方法

Publications (1)

Publication Number Publication Date
CN115206869A true CN115206869A (zh) 2022-10-18

Family

ID=83581645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210830346.9A Pending CN115206869A (zh) 2022-07-14 2022-07-14 一种金锡预成型拼装薄膜电路板的方法

Country Status (1)

Country Link
CN (1) CN115206869A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117646173A (zh) * 2024-01-30 2024-03-05 天津正新光电科技有限公司 一种用于过渡热沉的制备金锡焊料层的方法
CN117650053A (zh) * 2024-01-30 2024-03-05 天津正新光电科技有限公司 一种碳化硅封装热沉的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117646173A (zh) * 2024-01-30 2024-03-05 天津正新光电科技有限公司 一种用于过渡热沉的制备金锡焊料层的方法
CN117650053A (zh) * 2024-01-30 2024-03-05 天津正新光电科技有限公司 一种碳化硅封装热沉的制备方法
CN117646173B (zh) * 2024-01-30 2024-05-17 天津正新光电科技有限公司 一种用于过渡热沉的制备金锡焊料层的方法
CN117650053B (zh) * 2024-01-30 2024-05-17 天津正新光电科技有限公司 一种碳化硅封装热沉的制备方法

Similar Documents

Publication Publication Date Title
CN115206869A (zh) 一种金锡预成型拼装薄膜电路板的方法
JP3587884B2 (ja) 多層回路基板の製造方法
USRE44911E1 (en) Electronic component
US5322593A (en) Method for manufacturing polyimide multilayer wiring substrate
US6703683B2 (en) Chip resistor and method for manufacturing the same
JP2005158887A (ja) 回路基板及びその製造方法
JP4687205B2 (ja) 電子部品
US6524889B2 (en) Method of transcribing a wiring pattern from an original substrate to a substrate with closely matched thermal expansion coefficients between both substrates for dimensional control of the transcribed pattern
JPH05198697A (ja) シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法
JP2001223460A (ja) 実装回路基板及びその製造方法
JPS62199043A (ja) 薄膜回路及びその製造法
US4501768A (en) Thin film floating zone metal coating technique
JPH05315731A (ja) 配線基板の接続パッドの製造方法
KR100942944B1 (ko) 다층 박막 기판의 제조 방법 및 그 다층 박막 기판
JP2003298386A (ja) 圧電振動子及びその製造方法
JPH04144190A (ja) 配線基板およびその製造方法
JP4200664B2 (ja) 積層基板およびその製造方法
JPH0669373A (ja) 配線基板とその製造方法
JP3153115B2 (ja) 回路基板
JPH0567878A (ja) 混成回路基板及びその製造方法
JP2836638B2 (ja) 薄膜回路基板及びその製造方法
CN118450603A (zh) 高精度高可靠性焊盘结构及其制作方法
JP2002343668A (ja) 電子部品と回路基板および電子部品の実装体
JP2001007250A (ja) パッケージ基板
JPS60198761A (ja) ろう付け方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination