CN115206357B

CN115206357B - 在电荷泵恢复周期期间使用动态计时得到的峰值电流减少

Info

Publication number: CN115206357B
Application number: CN202210363967.0A
Authority: CN
Inventors: V·V·卡尔鲁; M·皮卡尔迪
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2021-04-07
Filing date: 2022-04-07
Publication date: 2023-08-22
Anticipated expiration: 2042-04-07
Also published as: US11443778B1; US20220392498A1; CN115206357A; US11763858B2

Abstract

本公开的实施例涉及在电荷泵恢复周期期间使用动态计时得到的峰值电流减少。一种系统包含用以对存储器阵列的字线进行充电的电荷泵、耦合的包含电平检测器的泵调节器，以及耦合在所述电平检测器与振荡器之间的动态时钟逻辑。所述逻辑向所述电荷泵提供时钟信号且将执行包含以下各项的操作：检测所述电荷泵已进入恢复周期；致使所述振荡器在所述恢复周期的第一时间周期期间向所述电荷泵输出包括比在所述恢复周期之前的时间周期期间的输出更低的频率的第一时钟信号；检测来自所述电平检测器的电压电平满足跳变点准则；以及致使所述振荡器在所述恢复周期的第二时间周期期间且响应于所述检测而向所述电荷泵输出包括比在所述恢复周期之前的所述时间周期期间的输出更高的频率的第二时钟信号。

Description

在电荷泵恢复周期期间使用动态计时得到的峰值电流减少

技术领域

本公开的实施例大体上涉及存储器子系统，且更具体来说，涉及在电荷泵恢复期间使用动态计时得到的峰值电流减少。

背景技术

存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。

发明内容

根据本公开的一个实施例，提供一种系统。所述系统包括：电荷泵，其与存储器阵列的一或多个字线以操作方式耦合；泵调节器，其与所述电荷泵耦合且包括电平检测器；以及动态时钟逻辑，其耦合在所述电平检测器与振荡器之间，所述振荡器向所述电荷泵提供时钟信号。所述动态时钟逻辑将执行包括以下各项的操作：检测所述电荷泵已进入恢复周期；致使所述振荡器在所述恢复周期的第一时间周期期间向所述电荷泵输出包括比在所述恢复周期之前的时间周期期间的输出更低的频率的第一时钟信号；检测来自所述电平检测器的电压电平满足跳变点准则；以及致使所述振荡器在所述恢复周期的第二时间周期期间且响应于所述检测来自所述电平检测器的所述电压电平满足所述跳变点准则而向所述电荷泵输出包括比在所述恢复周期之前的所述时间周期期间的输出更高的频率的第二时钟信号。

根据本公开的另一实施例，提供一种设备。所述设备包括：电荷泵，其与存储器阵列的一或多个字线以操作方式耦合；以及压控振荡器，其与所述电荷泵的输出耦合，所述压控振荡器取决于所述电荷泵的所述输出的电压电平而向所述电荷泵提供时钟信号。所述压控振荡器将执行包括以下各项的操作：检测所述电荷泵已进入恢复周期；在所述恢复周期的第一时间周期期间且响应于所述检测所述电荷泵已进入所述恢复周期而向所述电荷泵输出包括比在所述恢复周期之前的时间周期期间的输出更低的频率的第一时钟信号；检测来自所述电荷泵的电压电平满足跳变点准则；以及在所述恢复周期的第二时间周期期间向所述电荷泵输出包括比在所述恢复周期之前的所述时间周期期间的输出更高的频率的第二时钟信号。

根据本公开的又一实施例，提供一种方法。所述方法包括：使用与时钟以操作方式耦合的控制逻辑检测电荷泵已进入恢复周期，所述电荷泵耦合到存储器阵列的一或多个字线；以及由所述控制逻辑产生修整位以触发所述时钟内的频率步进。所述频率步进包括：在所述恢复周期的第一时间周期期间向所述电荷泵输出包括比在所述恢复周期之前的时间周期期间的输出更低的频率的第一时钟信号；以及在所述恢复周期的第二时间周期期间向所述电荷泵输出包括比在所述恢复周期之前的所述时间周期期间的输出更高的频率的第二时钟信号。

附图说明

根据下文提供的具体实施方式和本公开的各种实施例的附图将更加充分地理解本公开。

图1是根据一些实施例的包含存储器子系统的实例计算系统。

图2A是根据实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。

图2B说明根据一些实施例的图2A的存储器装置的存储器阵列的简化部分。

图3是根据实施例的具有由动态更新的时钟驱动的电荷泵的实例存储器装置的框图。

图4A是根据实施例的包含在恢复周期期间使用电压跳变点进行电荷泵的动态计时的时序绘图的曲线图。

图4B是根据各种实施例的包含在恢复周期期间使用多个电压跳变点进行电荷泵的动态计时的时序绘图的曲线图。

图5A是根据另一实施例的具有由动态更新的时钟驱动的电荷泵的实例存储器装置的框图。

图5B是根据又一实施例的具有由动态更新的时钟驱动的电荷泵的实例存储器装置的框图。

图6是根据一或多个实施例的在恢复周期期间动态更新驱动电荷泵的时钟的实例方法的流程图。

图7是本公开的实施方案可在其中操作的实例计算机系统的框图。

具体实施方式

本公开的方面是针对在电荷泵恢复期间使用动态计时得到的峰值电流减少。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置及存储器模块的实例。大体来说，主机系统可利用包含一或多个组件(例如，存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。

存储器子系统可以包含高密度非易失性存储器装置，其中当没有电力被供应到存储器装置时需要数据的保持。非易失性存储器装置的一个实例为与非(NAND)存储器装置。下文参考图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个存储器裸片的封装。每一裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如，NAND装置)，每个平面包含物理块的集合。每一块由页集合组成。每一页包含一组存储器单元(“单元”)。单元是存储信息的电子电路。取决于单元类型，单元可存储一或多个二进制信息位，且具有与所存储的位数相关的各种逻辑状态。逻辑状态可由二进制值(例如“0”和“1”)或这些值的组合表示。

存储器装置可以由布置在二维栅格或三维栅格中的位组成。将存储器单元形成到列(下文也称为“位线”)和行(下文也称为“字线”)的阵列中的硅晶片上。字线可以指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以生成存储器单元中的每一个的地址。位线和字线的相交点构成存储器信元的地址。在一些实施例中，本地字线(LWL)参考个别地可编程的单个行的存储器单元。每存储器阵列块一个的多个本地字线(LWL)可以多对一关系连接到对应全局字线(GWL)，例如，使得可经由GWL控制对应LWL。

为了将数据编程到存储器子系统，存储器装置的本地媒体控制器可致使由裸片上电荷泵和电荷泵调节器产生的电压跨越NAND装置的栅极施加以在NAND的栅极中捕集电荷(例如，电子)。本地媒体控制器可使电压以被称为编程脉冲的一或多个脉冲施加到与存储器单元相关联的字线。每一脉冲的电压量和宽度可确定将储存于NAND装置处的电荷量，且继而对NAND的存储器单元的状态进行编程。一系列脉冲可施加到字线以便将存储器单元逐渐升高到目标阈值电压(Vt)，同时不会对存储器单元过度编程。

在某些存储器装置中，电荷泵产生峰值电流(或功率)，其必须以限制多裸片封装中的系统性能的方式受控。电荷泵峰值电流贡献于NAND裸片(或其它相似存储器组件)中的总体峰值电流。一些设计使用静态时钟来控制电荷泵。减慢静态时钟改善(例如，减少)峰值电流(或功率)，但由于较慢的时钟而带来性能损失的代价。举例来说，较慢时钟意味着用以对存储器单元进行编程的编程脉冲以较低频率循环。此外，还对字线进行充电的读取操作也减慢。

本公开的方面通过提供在裸片上集成动态时钟的存储器装置来解决以上和其它缺陷，当检测到峰值电流而不是在正常非峰值电流操作下时可以不同方式控制所述动态时钟。更具体地，动态时钟可耦合在泵调节器与泵之间。在检测到峰值电流之后，动态时钟可即刻减慢时钟，例如以较低频率运行。举例来说，在转变到当字线(和/或位线)被放电时的恢复周期中时，当来自泵调节器的反馈信号停用泵时可预期或检测到峰值电流。在检测到非峰值电流的时刻或时间周期(例如稍后在恢复周期中)之后，动态时钟可即刻加速时钟，例如以较高频率运行。动态时钟以较高频率运行的时间周期可偏离动态时钟以较低频率运行的时间周期，且因此在限制峰值电流或功率方面不会有任何性能损失。

在各种实施例中，可以不同方式实施动态时钟。在一个实施例中，除使产生时钟信号的振荡器转变到逐渐更高频率的跳变点之外，动态时钟逻辑还检测峰值电流时序。跳变点可使得能够打破恢复周期内的时钟转变，使得在较高频率的时间周期中的性能节省补偿了在较低频率的时间周期期间的性能损失。在第二实施例中，可用来自此动态时钟(或其它控制)逻辑的修整位来控制压控振荡器，从而致使时钟信号输出取决于直接从电荷泵接收的电压电平而变化。在第三实施例中，可用造成时钟内的频率步进的修整位来控制经修整控制的时钟。当不连续地控制时，此经修整控制的时钟仍然可在恢复周期内以逐渐更高的频率的步长来编程，其中恢复周期开始和结束时间是已知或可预测的。

因此，根据本公开的一些实施例实施的系统和方法的优点包含但不限于能够控制电荷泵峰值电流的减少(包含电荷泵峰值电流和功率的最小化)而无需牺牲性能，且同时带来的面积成本(来自额外逻辑)是可忽略的。这些优点可通过采用驱动电荷泵的动态时钟而不是静态时钟来实现，如将更详细地且根据各种实施例所论述。将论述其它优点，并且还有一些其它优点对受益于本公开的本领域的技术人员来说将是显而易见的。

图1说明根据本公开的一或多个实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。

存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)，及各种类型的非易失性双列直插式存储器模块(NVDIMM)。

计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或这类包含存储器和处理装置的计算装置。

计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与...耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如不具有中间组件)，无论有线还是无线，包括例如电连接、光学连接、磁性连接等连接。

主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如，将数据写入到存储器子系统110以及从存储器子系统110读取数据。

主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1说明存储器子系统110作为一实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。

存储器装置130、140可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。

非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，如三维交叉点(“3D交叉点”)存储器装置，其是非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含(例如)二维NAND(2DNAND)和三维NAND(3DNAND)。

存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单电平单元(SLC)可存储一个位每单元。其它类型的存储器单元，例如多电平单元(MLC)、三电平单元(TLC)和四电平单元(QLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，和MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可进行分组以形成块。

虽然描述例如3D交叉点非易失性存储器单元阵列和NAND型快闪存储器(例如，2DNAND、3D NAND)等非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，和电可擦除可编程只读存储器(EEPROM)。

存储器子系统控制器115(为简单起见，控制器115)可与存储器装置130通信以进行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。

存储器子系统控制器115可包含经配置以执行存储于本地存储器119中的指令的处理器117(例如，处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含经配置以存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程，包含处置存储器子系统110与主机系统120之间的通信。

在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然在图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本发明的另一个实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。

通常，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令来实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作，及与存储器装置130相关联的逻辑地址(如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统120接收到的命令转换成命令指令以存取存储器装置130，以及将与存储器装置130相关联的响应转换成用于主机系统的信息。

存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。

在一些实施例中，存储器装置130包含本地媒体控制器135，其与存储器子系统控制器115结合操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其包含具有裸片上的控制逻辑(例如，本地媒体控制器135)和用于同一存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理NAND(MNAND)装置。举例来说，存储器装置130可表示具有体现在其上的一些控制逻辑(例如，本地媒体控制器135)的单个裸片。在一些实施例中，省略了存储器子系统110的一或多个组件。

在一个实施例中，存储器装置130包含动态时钟逻辑113，其可用以动态产生多个时钟信号以取决于在电荷泵的恢复周期期间检测到的或预期的峰值电流用不同频率驱动对存储器装置130的字线进行充电的电荷泵。在一些实施例中，本地媒体控制器135包含动态时钟逻辑113的至少一部分。

图2A是根据实施例的呈存储器装置130的形式的第一设备与呈存储器子系统(例如，图1的存储器子系统110)的存储器子系统控制器115的形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、交通工具、无线装置、移动电话及类似者。存储器子系统控制器115(例如，在存储器装置130外部的控制器)可以是存储器控制器或其它外部主机装置。

存储器装置130包含以行和列逻辑地布置的存储器单元阵列204。逻辑行的存储器单元通常连接到同一存取线(例如，字线)，而逻辑列的存储器单元通常选择性地连接到同一数据线(例如，位线)。单个存取线可与多于一个逻辑行的存储器单元相关联，且单个数据线可与多于一个逻辑列相关联。存储器单元阵列204的至少一部分的存储器单元(未个别地说明)能够经编程为至少两个目标数据状态中的一个。

提供行解码电路系统208和列解码电路系统210以对地址信号进行解码。接收地址信号且对其进行解码以存取存储器单元阵列204。存储器装置130还包含输入/输出(I/O)控制电路系统212，其用以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器214与I/O控制电路系统212和行解码电路系统208和列解码电路系统210通信以在解码之前锁存地址信号。命令寄存器224与I/O控制电路系统212和控制逻辑216通信以锁存传入命令。

控制器(例如，存储器装置130内部的本地媒体控制器135)响应于命令控制对存储器单元阵列204的存取，并生成外部存储器子系统控制器115的状态信息，即，本地媒体控制器135配置成对存储器单元阵列204执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统208和列解码电路系统210通信，以响应于地址控制行解码电路系统208和列解码电路系统210。

本地媒体控制器135还与高速缓冲寄存器218通信。高速缓冲寄存器218锁存如由本地媒体控制器135引导的传入或传出数据以暂时存储数据，同时存储器单元阵列204正忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓冲寄存器218传递到数据寄存器22以用于传送到存储器单元阵列204；接着可将新数据从I/O控制电路系统212锁存在高速缓冲寄存器218中。在读取操作期间，数据可从高速缓冲寄存器218传送到I/O控制电路系统212以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器220传送到高速缓冲寄存器218。高速缓冲寄存器218和/或数据寄存器220可形成存储器装置130的页缓冲器(例如，可形成其一部分)。页缓冲器可进一步包含感测装置(图2A中未展示)，以例如通过感测连接到存储器单元阵列204的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器222可与I/O控制电路系统212和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。

存储器装置130经由控制链路232从本地媒体控制器135接收存储器子系统控制器115处的控制信号。举例来说，控制信号可包含芯片启用(CE#)、命令锁存启用(CLE)、地址锁存启用(ALE)、写入启用(WE#)、读取启用(RE#)和写入保护(WP#)。取决于存储器装置130的性质，可进一步在控制链路232上接收额外或替代的控制信号(未示出)。存储器装置130经由多路复用的输入/输出(I/O)总线234从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，且经由I/O总线234将数据输出到存储器子系统控制器115。

举例来说，可在I/O控制电路系统212处经由I/O总线234的输入/输出(I/O)引脚[7:0]接收命令并且接着可将所述命令写入到命令寄存器224中。可经由I/O控制电路系统212处的I/O总线234的输入/输出(I/O)引脚[7:0]接收地址，且可接着将地址写入到地址寄存器214中。可经由I/O控制电路系统212处用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]接收数据，且接着可将数据写入到高速缓冲寄存器218中。随后可将数据写入到数据寄存器220中以用于编程存储器单元阵列204。

在实施例中，可省略高速缓冲寄存器218，并且可将数据直接写入到数据寄存器220中。还可经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]输出数据。虽然可参考I/O引脚，但其可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如常用的导电垫或导电凸块。

所属领域的技术人员应了解，可提供额外的电路系统和信号，且已简化图2A的存储器装置130。应认识到，参考图2A描述的各种块组件的功能性可不必与集成电路装置的相异组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图2A的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图2A的单个块组件的功能性。

另外，尽管根据各种信号的接收和输出的流行惯例描述了特定I/O引脚，但应注意，可在各种实施例中使用I/O引脚(或其它I/O节点结构)的其它组合或其它数目个I/O引脚(或其它I/O节点结构)。

图2B说明根据一些实施例的图2A的存储器装置130的存储器单元阵列204的简化部分。为简单起见，说明两个阵列块250和252。出于解释存储器块的操作的目的，块250在本文中被称为选定块，因为所述块中的存储器单元经选择用于编程。块252在本文中被称为未选块，因为其不含经选择用于编程的存储器单元。

在阵列块250中，位线200经由漏极选择晶体管205耦合到一系列非易失性浮动栅极晶体管存储器单元202₁-202n。存储器单元经由源极选择晶体管206耦合到源极线229。存储器单元的控制栅极耦合到字线WL₁-WL_n)，所述字线也称为本地字线(LWL)。

每一LWL可通过驱动晶体管231选择性地耦合到多个全局字线(GWL)230中的一个。举例来说，通过耦合到GWL_n的本地字线WL_n，每一阵列块250和252的本地字线WL₁中的每一个可耦合到GWL₁，每一阵列块250和252的本地字线WL₂中的每一个可耦合到GWL₂等等。以此方式，每一全局字线(GWL)可单独地控制来自每一阵列块的对应本地字线(LWL)。每一GWL经耦合以从电压供应器240接收电压。电压供应器241经耦合以将栅极电压提供到漏极选择晶体管205和源极选择晶体管206。

在操作期间，控制阵列块250的驱动器晶体管231的栅极233以将存储器单元的NAND群组的全部字线(LWL)耦合到选定电压电平。术语“全局字线(GWL)”是指字线导体的层次结构。因而，GWL用于将信号提供到阵列的多个字线(LWL)。块252和阵列中的任何其它未选块通过驱动器晶体管235和栅极236上的相应驱动器栅极信号耦合到字线预充电电压。

在实施例中，将选定块和未选块的LWL预充电到低电平，例如，一伏。预充电电压可通过GWL 230以及驱动器晶体管231和235或次级偏置电路耦合。此外，在一些实施例中，预充电操作可限于未选块。

图3是根据实施例的具有由动态更新的时钟驱动的电荷泵342的实例存储器装置330的框图。在至少一个实施例中，存储器装置330是图1的存储器装置130。在一些实施例中，图3中示出的组件中的至少一些位于对GWL提供电荷的GWL电压供应器240内(图2B)。在各种实施例中，存储器装置330包含电荷泵342，其与例如阵列块250和252的存储器阵列的一或多个字线(例如，GWL)以操作方式耦合。在这些实施例中，存储器装置330进一步包含与电荷泵342耦合且包含电平检测器356的泵调节器352，所述电平检测器检测来自电荷泵342的泵输出的电压电平。

在各种实施例中，存储器装置330进一步包含振荡器320，其将时钟信号提供到“与”门324，所述“与”门又将泵启用(pump_en)信号提供到电荷泵342。来自振荡器320的时钟信号是对“与”门324的一个输入，而来自泵调节器352的反馈信号(fb)是对“与”门324的第二输入。此反馈信号将例如在字线放电的恢复周期的开始处触发“与”门324的输出以停用电荷泵342。因此，恢复周期可理解为处于恢复状态，使得已充电的字线(和/或位线)被允许放电以准备另一存储器存取操作。

在一些实施例中，存储器装置330进一步包含耦合在电平检测器356与电荷泵342之间的动态级逻辑303以及耦合在电平检测器356与振荡器320之间的动态时钟逻辑313。动态级逻辑303和动态时钟逻辑313可为位于存储器装置的裸片上的逻辑(例如固件、硬件或其组合)，其中在一些实施例中，所述逻辑包含于本地媒体控制器135内。在一些实施例中，动态级逻辑303适于跟踪泵输出的电压电平且产生级控制位，所述级控制位用以保持电荷泵342以最大效率工作。此外，在一些实施例中，动态时钟逻辑313可再使用动态级逻辑303的至少一部分或与其集成，从而使此特定实施方案的资源效率较高。此外，所公开的动态计时可连同动态级重新配置一起工作以实现从电荷泵342进入字线的峰值电流值的改进。

另外参考图4A，图4A是根据实施例的包含在恢复周期期间使用电压跳变点对电荷泵342进行动态计时的时序绘图的曲线图。在这些实施例中，动态时钟逻辑313检测到电荷泵342已进入恢复周期，例如，图4A中示出的T_rec。动态时钟逻辑313可进一步致使(例如，响应于检测到电荷泵342已进入恢复周期)振荡器320在恢复周期的第一时间周期(T1)期间向电荷泵342输出第一时钟信号，所述第一时钟信号具有比在恢复周期之前(例如，紧接在前)的时间周期期间的输出更低的频率。在恢复周期之前的时间周期(例如，T0)可理解为振荡器320输出初始频率的周期。在一些实施例中，第一时间周期的长度比在恢复周期之前的时间周期(Tns)的长度长至少四分之一。如图4A的底部处的Ivccext波形中所图示，此较低频率(与初始频率相比)可帮助将峰值电流减少到关于静态时钟展现的峰值电流的至少20％或更多(比较I_{峰值_静态}与I_{峰值_dyn1})。

进一步参考图3和图4A，动态逻辑313可进一步检测来自电平检测器的电压电平满足跳变点准则，例如跳变点值(V_跳变)。动态逻辑313可进一步致使振荡器320在恢复周期的第二时间周期(T2)期间且响应于检测到来自电平检测器的电压电平满足跳变点准则而向电荷泵342输出第二时钟信号，所述第二时钟信号具有比在恢复周期之前(例如，紧接在前)的时间周期期间的输出更高的频率(与初始频率相比)。举例来说，第二时间周期的长度可比在恢复周期之前的时间周期(Tns)的长度短至少三分之一。此外，在此实例中，所述较高频率快至两倍于所述较低频率，因此允许动态时钟的性能在第二周期期间能跟得上。动态逻辑313可进一步在退出恢复周期之后即刻致使振荡器320输出静态时钟信号，所述静态时钟信号的频率大体上等于在恢复周期之前的时间周期(例如，Tns时钟循环)期间输出的频率。举例来说，大体上等于可指代在正负百分之一或百分之二以内。

在上述实施例中，动态逻辑313可求解某些准则以便计算跳变点准则的电压电平(V_跳变)，其中现在两个电流峰值经最小化，例如I_{峰值_dyn}＝min(I_{峰值_dyn1},I_{峰值_dyn2})，且保持相同恢复时间。在一个实施例中，所述准则中的第一个包含在恢复周期期间来自电荷泵342的两个峰值电流大致相等，例如I_{峰值_dyn1}＝I_{峰值_dyn2}。准则中的第二个可包含第一时间周期和第二时间周期的组合大致等于整个恢复周期，例如T1+T2＝T_rec。通过恢复周期的已知时序约束和其它参数，可求解这两个等式以确定动态时钟信号的频率将移位较高的跳变点的电压电平以在峰值电流已最小化之后实现性能节省。等式(1)、(2)和(3)说明一个此类等式集合。

通过分别将用于T1和T2的等式(1)和(2)代入等式(3)，可求解V_跳变。

在等式(1)、(2)和(3)中，N是泵级的数目，C_负载是泵的电容性负载，C_pmp是每一级的电容，V_max是最大泵输出电压，V_开始是电荷泵342的初始电压，V_最终是所需最终电压，f是静态频率，f_min是最小(或最低)频率且f_max是最大(或最高)频率。

图4B是根据各种实施例的包含在恢复周期期间使用多个电压跳变点进行电荷泵的动态计时的时序绘图的曲线图。举例来说，图4A的实例可延伸到多个跳变点(V_trip1...V_tripn)且以n个基本上相等的时间周期打断恢复周期，其中时钟在第一时间周期(T1)期间以最低频率开始且在最终时间周期(Tn)期间以最高频率结束。因此，动态时钟致使时间周期的长度逐渐减小(T1>T2>T3>T4>T5>....>Tn)。出于说明的目的，图4B的实例将n选择为六(“6”)，因为n的值可选择为高于或低于6。以此方式，动态时钟逻辑313也可执行电流成形，以在一些实施例中在恢复操作期间从电荷泵产生电流，所述电流变为向上逐渐地更扁平且可能变为矩形形状。此外，以此方式执行额外电流成形也可造成在恢复周期期间最大(或峰值)电流的较大百分比下降。

因此，在一个实施例中，在仅添加第三周期的情况下，跳变点准则可被视为第二跳变点准则(V_trip2)，且动态时钟逻辑313可进一步检测来自电荷泵的电压电平满足第一跳变点准则(V_trip1)。动态时钟逻辑313可进一步致使振荡器320在第一时间周期与第二时间周期之间的第三时间周期期间且响应于检测到第一跳变点准则而向电荷泵输出具有在较高频率与较低频率之间的中间频率的第三时钟信号。因此，动态时钟逻辑313可通过求解包含以下各项的准则来求解第一跳变点准则和第二跳变点准则：1)在恢复周期期间来自电荷泵的三个峰值电流大致相等，且第一时间周期、第二时间周期，以及2)第三时间周期的组合大致等于整个恢复周期。

在其它实施例中，具体来说参考还使峰值电流最小化的电流成形，跳变点准则进一步包含多个跳变点值(例如，在此情况下多于两个)，且跳变点准则是所述多个跳变点值中的最终跳变点值。动态逻辑313可求解某些准则以便计算多个跳变点值的电压电平，其中多个电流峰值经最小化，例如在六个时间周期中I_{峰值_dyn}＝min(I_{峰值_dyn1},I_{峰值_dyn2},I_{峰值_dyn3},I_{峰值_dyn4},I_{峰值_dyn5},I_{峰值_dyn6})，且保持相同的恢复时间。在一个实施例中，准则中的第一个包含在恢复周期期间来自电荷泵342的多个峰值电流大致相等，例如I_{峰值_dyn1}＝I_{峰值_dyn2}＝I_{峰值_dyn3}＝I_{峰值_dyn4}＝I_{峰值_dyn5}＝I_{峰值_dyn6}。举例来说，大致相等可意味着在彼此的百分之一到百分之二以内。准则中的第二个可包含多个时间周期(T1...Tn)的组合大致等于整个恢复周期，例如，T₁+T₂+T₃+T₄+T₅+T₆＝T_rec。通过恢复周期的已知时序约束和其它参数，可求解这两个等式以确定每一动态时钟信号的频率将移位更高的跳变点的电压电平以在峰值电流已经最小化之后实现性能节省。举例来说，等式(1)、(2)和(3)可扩展以覆盖待求解的额外时间周期和跳变点以确定电压电平的跳变点值。

在此较一般化的实施例中，动态时钟逻辑313可检测来自电荷泵342的满足多个跳变点值中的每一相应跳变点值的多个电压电平中的每一个。动态时钟逻辑313可进一步致使振荡器320在多个时间周期中的每一个期间且响应于检测到所述多个电压电平中的相应电压电平而循序地向电荷泵342输出多个时钟信号中的后续时钟信号。每一后续时钟信号可包含越来越高的频率，使得在所述多个时间周期中的最终时间周期期间的最终时钟信号具有所述多个时钟信号的最高频率。

图5A是根据另一实施例的具有由动态更新的时钟驱动的电荷泵342的实例存储器装置530A的框图。在至少一个实施例中，存储器装置530A是图1的存储器装置130。作为图3的实施例的变化，存储器装置530A减少对动态时钟逻辑313的依赖，且改为采用与电荷泵的输出耦合(例如，与其连接)的电压控制器振荡器520A。可经由修整位来控制压控振荡器520A以取决于电荷泵342的输出的电压电平向电荷泵342提供时钟信号。在一些实施例中，控制逻辑513A(例如，可为动态时钟逻辑113和/或本地媒体控制器135)可提供修整位，例如所述修整位致使压控振荡器520A改变与电荷泵输出的不同电压电平相关联的频率，例如对应于跳变点准则或值(V_跳变)。

在这些实施例中，压控振荡器520A可检测到电荷泵342已进入恢复周期。压控振荡器520A可进一步在恢复周期的第一时间周期期间且响应于检测到进入恢复周期而向电荷泵342输出具有比在恢复周期之前的时间周期期间的输出更低的频率的第一时钟信号。压控振荡器520A可进一步检测来自电荷泵的电压电平满足跳变点准则。压控振荡器520A可进一步在恢复周期的第二时间周期期间向电荷泵342输出具有比在恢复周期之前的时间周期期间的输出更高的频率的第二时钟信号。

存储器装置503A的动态计时的其它功能性可类似于参考图3所描述，不同之处在于来自控制逻辑的修整位现在规定修整点的位置(V_修整)。举例来说，控制逻辑可与压控振荡器520A耦合且适于执行第二操作，包含通过求解包含以下各项的准则来确定跳变点准则：1)在恢复周期期间来自电荷泵的两个峰值电流大致相等；以及2)第一时间周期和第二时间周期的组合大致等于整个恢复周期。控制逻辑可进一步向压控振荡器传输指示跳变点准则的修整位。

在包含两个跳变点的扩展实施例中，控制逻辑通过求解包含以下各项的准则而确定第一跳变点准则和第二跳变点准则：1)在恢复周期期间来自电荷泵342的三个峰值电流大致相等；以及2)第一时间周期、第二时间周期和第三时间周期的组合大致等于整个恢复周期。控制逻辑可进一步向压控振荡器520A传输指示第一跳变点准则和第二跳变点准则的修整位。

图5B是根据又一实施例的具有由动态更新的时钟驱动的电荷泵342的实例存储器装置530B的框图。在至少一个实施例中，存储器装置130是图1的存储器装置130。作为图3的实施例的变化，存储器装置530B减少对动态时钟逻辑313的依赖，且改为采用与电荷泵342的输出耦合(例如，与其连接)的经修整控制的时钟520B。经修整控制的时钟520B在一个实施例中可为振荡器，其基于在时钟的输入处接收的修整电平而步进到输出时钟中的不同频率。控制逻辑513A(例如，可为动态时钟逻辑113和/或本地媒体控制器135)再次可提供修整位。

在一些实施例中，举例来说，控制逻辑513A知道电荷泵342何时进入恢复周期且开始发送控制经修整控制的时钟520B内的频率步进的修整位。举例来说，此频率步进可为某一数目的时间周期的预编程序列，每一时间周期致使经修整控制的时钟520B步进到递增地更高频率的时钟。在这些实施例中，计算时间周期数目大致在恢复周期的已知时间量的结束处结束。修整位可为动态计时的预近似而不需要在每一恢复周期期间进行实时计算，且因此提供动态计时的简化、低资源实施方案。

在两个时间周期的一些实施例中，频率步进包含在恢复周期的第一时间周期期间向电荷泵342输出具有比在恢复周期之前的时间周期期间的输出更低的频率的第一时钟信号，且在恢复周期的第二时间周期期间向电荷泵342输出具有比在恢复周期之前的时间周期期间的输出更高的频率的第二时钟信号。在一些实施例中，第一时间周期的长度比在恢复周期之前的时间周期的长度长至少四分之一，且第二时间周期的长度比在恢复周期之前的时间周期的长度短至少三分之一。

在相关实施例中，修整位致使第一时间周期与第二时间周期之间的频率步进大致经定时以满足包含以下各项的准则：在恢复周期期间来自电荷泵342的两个峰值电流大致相等；以及第一时间周期和第二时间周期的组合大致等于整个恢复周期。

在一些实施例中，频率步进进一步包含在第一时间周期与第二时间周期之间的第三时间周期期间向电荷泵342输出具有在较高频率与较低频率之间的中间频率的第三时钟信号。在扩展实施例中，频率步进进一步包含在多个时间周期中的每一个期间循序地向电荷泵342输出多个时钟信号中的后续时钟信号，所述多个时钟信号包含第一时钟信号和第二时钟信号。每一后续时钟信号可包含越来越高的频率，使得在多个时间周期中的最终时间周期期间的最终时钟信号具有所述多个时钟信号的最高频率。

图6是根据一或多个实施例的在恢复周期期间动态更新驱动电荷泵的时钟的实例方法的流程图。方法600可由可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑执行。举例来说，方法600可由如上文参考图3到5B详细描述的装置330、530A或530B的一或多个组件执行。在一些实施例中，方法600由控制逻辑513B执行，所述控制逻辑可包含图1的动态时钟逻辑113和/或本地媒体控制器135的逻辑。虽然以特定序列或次序来示出，但是除非另外规定，否则可修改操作的次序。因此，应理解，所说明的实施例仅为实例，且所说明的操作可以不同次序执行，且一些操作可并行地执行。另外，在一些实施例中，可省略一或多个操作。因此，在每一实施例中并不要求所说明的全部操作，且其它处理流程是可能的。

在操作610处，检测恢复周期。更具体地，处理逻辑检测电荷泵已进入恢复周期，所述电荷泵耦合到存储器阵列的一或多个字线。

在操作620处，产生修整位。更具体地，处理逻辑产生修整位以触发时钟内的频率步进。此时钟可例如为图5B的经修整控制的时钟520B。修整位可造成经修整控制的时钟520B内的频率步进，这在操作630和640中详细说明。

在操作630处，触发第一时钟信号。更具体地，响应于操作610的发生，修整位致使时钟在恢复周期的第一时间周期期间向电荷泵输出具有比在恢复周期之前的时间周期期间的输出更低的频率的第一时钟信号。

在操作640处，触发第二时钟信号。更具体地，响应于操作630的发生，修整位致使时钟在恢复周期的第二时间周期期间向电荷泵输出具有比在恢复周期之前的时间周期期间的输出更高的频率的第二时钟信号。

图7说明计算机系统700的实例机器，所述实例机器内可执行用于使得所述机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统700可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用以执行控制器的操作(例如，执行操作系统以执行对应于图1的动态时钟逻辑113的操作)。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。

所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。

实例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器706(例如，闪存存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统718，其经由总线730彼此通信。

处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置702也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置702经配置以执行指令726，以用于执行本文中所论述的操作和步骤。计算机系统700可进一步包含通过网络720通信的网络接口装置708。

数据存储系统718可包含机器可读存储媒体724(也称为计算机可读媒体)，其上存储有一或多个指令集726或体现本文中所描述的方法或功能中的任一或多种的软件。指令726还可在其由计算机系统700执行期间完全或至少部分地驻存在主存储器704内和/或处理装置702内，主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718和/或主存储器704可对应于图1的存储器子系统110。

在一个实施例中，指令726包含用以实施对应于引导动态计时的功能性(例如，图1的动态时钟逻辑113)的指令。尽管在实例实施例中机器可读存储媒体724展示为单个媒体，但是应认为术语“机器可读存储媒体”包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”或同样“非暂时性计算机可读媒体”还应被认为包含能够存储供机器执行的一组指令或对所述一组指令进行编码以及使机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。

已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。

然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可以指将计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据操控和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理数量的其它数据的计算机系统或类似电子计算装置的动作和过程。

本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM以及磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自连接到计算机系统总线。

本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。

本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以进行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。

在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。

Claims

1.一种系统，其包括：

电荷泵，其与存储器阵列的一或多个字线以操作方式耦合；

泵调节器，其与所述电荷泵耦合且包括电平检测器；以及

动态时钟逻辑，其耦合在所述电平检测器与振荡器之间，所述振荡器向所述电荷泵提供时钟信号，其中所述动态时钟逻辑将执行包括以下各项的操作：

检测所述电荷泵已进入恢复周期；

致使所述振荡器在所述恢复周期的第一时间周期期间向所述电荷泵输出包括比在所述恢复周期之前的时间周期期间的输出更低的频率的第一时钟信号；

检测来自所述电平检测器的电压电平满足跳变点准则；以及

致使所述振荡器在所述恢复周期的第二时间周期期间且响应于所述检测来自所述电平检测器的所述电压电平满足所述跳变点准则而向所述电荷泵输出包括比在所述恢复周期之前的所述时间周期期间的输出更高的频率的第二时钟信号。

2.根据权利要求1所述的系统，其中所述第一时间周期的长度比在所述恢复周期之前的所述时间周期的长度长至少四分之一，且所述第二时间周期的长度比在所述恢复周期之前的所述时间周期的长度短至少三分之一。

3.根据权利要求1所述的系统，其中所述操作进一步包括在退出所述恢复周期之后即刻致使所述振荡器输出具有大体上等于在所述恢复周期之前的所述时间周期期间输出的频率的频率的静态时钟信号。

4.根据权利要求1所述的系统，其中所述操作进一步包括通过求解包括以下各项的准则来确定所述跳变点准则：

在所述恢复周期期间来自所述电荷泵的两个峰值电流大致相等；以及

所述第一时间周期和所述第二时间周期的组合大致等于整个所述恢复周期。

5.根据权利要求1所述的系统，其中所述跳变点准则被视为第二跳变点准则，其中所述操作进一步包括：

检测来自所述电荷泵的电压电平满足第一跳变点准则；以及

致使所述振荡器在所述第一时间周期与所述第二时间周期之间的第三时间周期期间且响应于检测到所述第一跳变点准则而向所述电荷泵输出包括在所述更高的频率与所述更低的频率之间的中间频率的第三时钟信号。

6.根据权利要求5所述的系统，其中所述操作进一步包括通过求解包括以下各项的准则来确定所述第一跳变点准则和所述第二跳变点准则：

在所述恢复周期期间来自所述电荷泵的三个峰值电流大致相等；以及

所述第一时间周期、所述第二时间周期和所述第三时间周期的组合大致等于整个所述恢复周期。

7.根据权利要求1所述的系统，其中所述跳变点准则进一步包括多个跳变点值，所述跳变点准则是所述多个跳变点值中的最终跳变点值，且其中所述操作进一步包括：

检测来自所述电荷泵的满足所述多个跳变点值中的每一相应跳变点值的多个电压电平中的每一个；以及

致使所述振荡器在多个时间周期中的每一个期间响应于检测到所述多个电压电平中的相应电压电平而循序地向所述电荷泵输出多个时钟信号中的后续时钟信号，所述多个时钟信号包含所述第一时钟信号和所述第二时钟信号，其中每一后续时钟信号包括越来越高的频率，使得在所述多个时间周期中的最终时间周期期间的最终时钟信号具有所述多个时钟信号的最高频率。

8.一种设备，其包括：

电荷泵，其与存储器阵列的一或多个字线以操作方式耦合；以及

压控振荡器，其与所述电荷泵的输出耦合，所述压控振荡器取决于所述电荷泵的所述输出的电压电平而向所述电荷泵提供时钟信号，其中所述压控振荡器将执行包括以下各项的操作：

检测所述电荷泵已进入恢复周期；

在所述恢复周期的第一时间周期期间且响应于所述检测所述电荷泵已进入所述恢复周期而向所述电荷泵输出包括比在所述恢复周期之前的时间周期期间的输出更低的频率的第一时钟信号；

检测来自所述电荷泵的电压电平满足跳变点准则；以及

在所述恢复周期的第二时间周期期间向所述电荷泵输出包括比在所述恢复周期之前的所述时间周期期间的输出更高的频率的第二时钟信号。

9.根据权利要求8所述的设备，其中所述第一时间周期的长度比在所述恢复周期之前的所述时间周期的长度长至少四分之一，且所述第二时间周期的长度比在所述恢复周期之前的所述时间周期的长度短至少三分之一。

10.根据权利要求8所述的设备，其中所述操作进一步包括在退出所述恢复周期之后即刻输出具有大体上等于在所述恢复周期之前的所述时间周期期间输出的频率的频率的静态时钟信号。

11.根据权利要求8所述的设备，其进一步包括与所述压控振荡器耦合的控制逻辑，其中所述控制逻辑将执行包括以下各项的第二操作：

通过求解包含以下各项的准则来确定所述跳变点准则：

所述第一时间周期和所述第二时间周期的组合大致等于整个所述恢复周期；以及

向所述压控振荡器传输指示所述跳变点准则的修整位。

12.根据权利要求8所述的设备，其中所述跳变点准则被视为第二跳变点准则，其中所述操作进一步包括：

检测来自所述电荷泵的电压电平满足第一跳变点准则；以及

在所述第一时间周期与所述第二时间周期之间的第三时间周期期间且响应于检测到所述第一跳变点准则而向所述电荷泵输出包括在所述更高的频率与所述更低的频率之间的中间频率的第三时钟信号。

13.根据权利要求12所述的设备，其进一步包括耦合到所述压控振荡器的控制逻辑，其中所述控制逻辑将执行包括以下各项的第二操作：

通过求解包含以下各项的准则来确定所述第一跳变点准则和所述第二跳变点准则：

所述第一时间周期、所述第二时间周期和所述第三时间周期的组合大致等于整个所述恢复周期；以及

向所述压控振荡器传输指示所述第一跳变点准则和所述第二跳变点准则的修整位。

14.根据权利要求8所述的设备，其中所述跳变点准则进一步包括多个跳变点值，所述跳变点准则是所述多个跳变点值中的最终跳变点值，且其中所述操作进一步包括：

在多个时间周期中的每一个期间响应于检测到所述多个电压电平中的相应电压电平而循序地向所述电荷泵输出多个时钟信号中的后续时钟信号，所述多个时钟信号包含所述第一时钟信号和所述第二时钟信号，其中每一后续时钟信号包括越来越高的频率，使得在所述多个时间周期中的最终时间周期期间的最终时钟信号具有所述多个时钟信号的最高频率。

15.一种方法，其包括：

使用与时钟以操作方式耦合的控制逻辑检测电荷泵已进入恢复周期，所述电荷泵耦合到存储器阵列的一或多个字线；以及

由所述控制逻辑产生修整位以触发所述时钟内的频率步进，其中所述频率步进包括：

在所述恢复周期的第一时间周期期间向所述电荷泵输出包括比在所述恢复周期之前的时间周期期间的输出更低的频率的第一时钟信号；以及

16.根据权利要求15所述的方法，其中所述第一时间周期的长度比在所述恢复周期之前的所述时间周期的长度长至少四分之一，且所述第二时间周期的长度比在所述恢复周期之前的所述时间周期的长度短至少三分之一。

17.根据权利要求15所述的方法，其进一步包括在退出所述恢复周期之后即刻致使所述时钟输出具有大体上等于在所述恢复周期之前的所述时间周期期间输出的频率的频率的静态时钟信号。

18.根据权利要求15所述的方法，其中所述修整位致使所述第一时间周期与所述第二时间周期之间的频率步进大致经定时以满足包括以下各项的准则：

19.根据权利要求15所述的方法，其中所述频率步进进一步包括在所述第一时间周期与所述第二时间周期之间的第三时间周期期间向所述电荷泵输出包括在所述更高的与所述更低的频率之间的中间频率的第三时钟信号。

20.根据权利要求15所述的方法，其中所述频率步进进一步包括在多个时间周期中的每一个期间循序地向所述电荷泵输出多个时钟信号中的后续时钟信号，所述多个时钟信号包含所述第一时钟信号和所述第二时钟信号，其中每一后续时钟信号包括越来越高的频率，使得在所述多个时间周期中的最终时间周期期间的最终时钟信号具有所述多个时钟信号的最高频率。