CN115172373A - 半导体结构及半导体结构的制备方法 - Google Patents

Abstract

本公开提供了一种半导体结构及半导体结构的制备方法，该半导体结构包括基底、基底接触件和存储单元，存储单元包括：有源层，有源层设置于基底上，有源层具有相对的顶面和底面；栅极字线部件，栅极字线部件设置于有源层的顶面和/或底面上；位线部件，位线部件电连接于有源层中的源/漏区；电容器，电容器电连接于有源层中的源/漏区；基底接触件接触连接于基底，有源层的侧面连接于基底接触件。通过将栅极字线部件设置于有源层的顶面和/或底面，并且将有源层的侧面连接于基底接触件，能够实现有源层在三维方向上堆叠的同时克服晶体管的浮栅效应，提高半导体存储器件的元件密度。

Description

半导体结构及半导体结构的制备方法

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制备方法。

背景技术

随着半导体存储技术的快速发展，为了应对更复杂的需求，需要不断提高动态随机存储器(Dynamic Random Access Memory，简称：DRAM)的元件密度。目前，动态随机存储器通常采取一个晶体管、一个电容器(1Transistor and1Capacitor，简称：1T1C)的结构，并在二维平面上进行设计布局。提高该动态随机存储器的集成度往往采取对其中的各元件进行微缩的方式实现，但是这种微缩方式受限于各元件的尺寸极限，同时元件尺寸的进一步缩小还会带来晶体管的漏电问题。

发明内容

基于此，针对上述背景技术中的问题，为了在提高半导体存储器件的元件密度的同时，尽可能克服晶体管漏电的问题，有必要提供一种半导体结构及半导体结构的制备方法。

为解决上述技术问题，本公开的第一方面提出一种半导体结构，其包括基底、基底接触件和存储单元，所述存储单元包括：

有源层，所述有源层设置于所述基底上，所述有源层具有相对的顶面和底面；

栅极字线部件，所述栅极字线部件设置于所述有源层的顶面和/或底面上；

位线部件，所述位线部件电连接于所述有源层中的源/漏区；

电容器，所述电容器电连接于所述有源层中的源/漏区；

所述基底接触件接触连接于所述基底，所述有源层的侧面连接于所述基底接触件。

在其中一个实施例中，沿第一方向有多个所述存储单元，其中，多个所述存储单元中的所述位线部件相连接形成沿所述第一方向延伸的位线。

在其中一个实施例中，所述第一方向垂直于所述基底表面。

在其中一个实施例中，所述基底接触件的相对两侧均设置有所述存储单元。

在其中一个实施例中，所述基底接触件两侧的所述存储单元沿所述基底接触件对称设置。

在其中一个实施例中，沿第二方向有多个所述存储单元，所述第二方向与所述第一方向相交，其中，多个所述存储单元中的所述栅极字线部件连接形成沿所述第二方向延伸的字线。

在其中一个实施例中，所述位线部件和所述电容器设置于所述有源层远离所述基底接触件的一侧。

在其中一个实施例中，所述位线部件与所述有源层之间设置有位线接触件；和/或，所述电容器与所述有源层之间设置有多晶硅接触件。

在其中一个实施例中，所述栅极字线部件包括栅极和字线连接部，所述栅极层叠设置于所述有源层的顶面和/或底面，所述字线连接部设置于所述栅极远离所述有源层的一侧。

在其中一个实施例中，所述有源层包括第一掺杂区和第二掺杂区，所述第一掺杂区具有第一掺杂类型，所述第二掺杂区具有与所述第一掺杂类型相反的第二掺杂类型，所述第一掺杂区设置于所述第二掺杂区远离所述基底接触件的一侧，所述第一掺杂区构成所述源/漏区。

在其中一个实施例中，所述基底接触件的材料包括掺杂半导体材料，所述第二掺杂区与所述基底接触件相接触，所述掺杂半导体材料的掺杂类型为所述第二掺杂类型。

在其中一个实施例中，所述存储单元包括由同个所述位线部件控制的两个以上的所述电容器。

进一步地，本公开的又一方面还提供了一种半导体结构的制备方法，其包括如下步骤：

形成位于基底上的有源层前体，所述有源层前体具有相对的顶面和底面；

于所述有源层前体的顶面和/或底面形成栅极字线部件；

形成连接于所述基底和所述有源层前体的基底接触件；

形成电连接于所述有源层前体的位线部件和电容器；及

对所述有源层前体进行掺杂以形成有源层，所述有源层的源/漏区电连接于所述位线部件和所述电容器。

在其中一个实施例中，对所述有源层前体进行掺杂以形成有源层的步骤包括：

于所述有源层前体电连接于所述位线部件和所述电容器的部位进行第一离子扩散，形成具有第一掺杂类型的第一掺杂区，所述第一掺杂区构成所述有源层的所述源/漏区；及，于所述有源层前体连接于所述基底接触件的部位进行第二离子扩散，形成具有第二掺杂类型的第二掺杂区，所述第二掺杂类型与所述第一掺杂类型相反。

在其中一个实施例中，形成位于基底上的有源层前体的步骤包括：

提供基材，所述基材包括基底以及位于所述基底上的多层前体材料层和多层填充材料层，所述前体材料层和所述填充材料层交替层叠设置；

去除所述填充材料层，刻蚀所述基材中的所述前体材料层，形成位于所述基底上的多层有源层前体。

在其中一个实施例中，多层所述有源层前体沿第一方向排列分布，形成电连接于所述有源层前体的位线部件的步骤包括：

形成沿所述第一方向延伸的位线，所述位线包括多个分别电连接于各所述有源层前体的位线部件。

在其中一个实施例中，每层中有多个所述有源层前体，位于同层的多个所述有源层前体沿第二方向排列分布，于所述有源层前体的顶面和/或底面形成栅极字线部件的步骤包括：形成沿所述第二方向延伸的字线，所述字线包括多个位于各所述有源层前体的顶面和/或底面的栅极字线部件。

在上述至少一个实施例的半导体结构中，其包括基底接触件和存储单元，存储单元包括：基底、有源层、栅极字线部件、位线部件和电容器，有源层设置于基底上，有源层具有相对的顶面和底面，栅极字线部件设置于有源层的顶面和/或底面上，位线部件电连接于有源层中的源/漏区，电容器，电容器电连接于有源层中的源/漏区，基底接触件接触连接于基底，有源层的侧面连接于基底接触件。通过将栅极字线部件设置于有源层的顶面和/或底面，并且将有源层的侧面连接于基底接触件，能够实现有源层在三维方向上堆叠的同时克服晶体管的浮栅效应，提高半导体存储器件的元件密度。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。

图1为本公开一实施例的半导体结构的结构示意图；

图2为在图1基础上进一步增加存储单元的半导体结构的结构示意图；

图3为在图1基础上进一步增加存储单元的半导体结构的结构示意图；

图4为在图1基础上进一步增加存储单元的半导体结构的结构示意图；

图5为图1中AA’方向截取的局部截面结构示意图；

图6为图1中BB’方向截取的局部截面结构示意图；

图7为本公开又一实施例的半导体结构的结构示意图；

图8为本公开一实施例的半导体结构的制备方法的步骤示意图；

图9为制备半导体结构所用基材的结构示意图；

图10为由图9中的结构经刻蚀后的结构示意图；

图11为由图10中的结构经形成字线后的结构示意图；

图12为由图11中的结构形成基底接触件后的结构示意图；

图13为由图12中的结构形成位线和电容器的结构示意图；

其中，各附图标记及其含义如下：

100、基底；110、基底接触件；210、有源层；2101、第一掺杂区；2102、第二掺杂区；220、位线部件；221、位线；230、电容器；240、栅极字线部件；241、字线；2401、栅极；2402、字线连接部；250、位线接触件；260、电容器接触件；270、栅极介质层；300、前体材料层；310、有源层前体；400、填充材料层；500、支撑材料层。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本公开的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。电连接的方式用于表示电流可以在电连接的多个元件之间传导，其具体方式可以是一个元件直接接触另一个元件，也可以是一个元件通过其他导电元件连接至另一个元件。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

本公开的一个实施例提供了一种半导体结构，其包括基底、基底接触件和存储单元，存储单元包括：

有源层，有源层设置于基底上，有源层具有相对的顶面和底面；

栅极字线部件，栅极字线部件设置于有源层的顶面和/或底面上；

位线部件，位线部件电连接于有源层中的源/漏区；

电容器，电容器电连接于有源层中的源/漏区；

基底接触件接触连接于基底，有源层的侧面连接于基底接触件。

可以理解，有源层为晶体管的主体结构，有源层中具有晶体管的沟道，栅极字线部件用于控制沟道的通断。有源层具有源/漏区，在本文中，源/漏区可以表示源区和/或漏区，并无需作特别区分。并且，位线部件和电容器电连接于源/漏区，表示位线部件电连接于源区和漏区中的一个，电容器电连接于源区和漏区中的另一个，例如，位线部件电连接于漏区，而电容器则电连接于源区，位线部件与电容器间隔设置。有源层的顶面和底面仅用于与有源层的侧面作区分，有源层的顶面和底面相对设置，侧面与顶面和底面相邻接，而不意味着有源层的顶面和底面在实际方位上必然存在上下方位关系。例如，有源层的顶面和底面也可以分别处于左右方位，则对应的侧面位于前后方位或上下方位。

为了便于理解上述实施例中的半导体结构的具体实现方式，参照图1所示，其提供了一实施例中的半导体结构的结构示意图。图1示出的半导体结构中包括基底100、基底接触件110和存储单元，存储单元包括有源层210、位线部件220、电容器230和栅极字线部件240。其中，有源层210具有相对的顶面和底面，栅极字线部件240设置于有源层210的顶面上。位线部件220电连接于有源层210中的源/漏区，电容器230电连接于有源层210中的源/漏区。基底接触件110接触连接于基底100，并且有源层210的侧面连接于基底接触件110。

参照图1所示，为了便于描述该半导体结构中各部件的具体位置，以图1示出的坐标轴中的z方向为第一方向，z方向垂直于基底表面。以图1示出的坐标轴中的x方向为第二方向，以图1示出的坐标轴中的y方向为第三方向。在其他一些示例中，第一方向、第二方向与第三方向之间可以两两斜交或两两垂直相交。在图1中，较为优选地，第一方向、第二方向和第三方向两两垂直。

参照图1所示，有源层210设置于基底100上，有源层210可以处于由第二方向和第三方向确定的平面上。第一方向穿过有源层210的顶面和底面。有源层210的顶面为远离基底100的表面，有源层210的底面为靠近基底100的表面，在第一方向上，有源层210的顶面位于底面的上方。在第一方向上，栅极字线部件240位于有源层210的上方。

传统技术中通常将字线设置于有源层的侧边而不是顶面和/或底面。图1示出的半导体器件将栅极字线部件240转移至有源层210的顶面和/或底面，由此使得有源层210的侧面空出，再利用有源层210空出的侧面连接至基底接触件110，由此能够实现晶体管在第一方向上继续堆叠，并于此同时尽可能避免晶体管的浮栅效应导致的电荷在晶体管上聚集。

图2示出了在图1的半导体结构的基础上进一步拓展的半导体结构。参照图2所示，在该半导体结构中存储单元有多个，多个存储单元沿第一方向依次排列设置。在设置多个存储单元时，可以将多个存储单元的位线部件220连接，并形成沿第一方向延伸的位线221。通过在第一方向上设置多个存储单元，即可实现存储单元在高度方向上的堆叠，提高晶体管的堆叠密度。

图3示出了在图1的半导体结构的基础上进一步拓展的半导体结构。参照图3所示，该半导体结构中，存储单元有多个，多个存储单元沿第二方向依次排列设置。在设置多个存储单元时，可以将多个存储单元的栅极字线部件240连接，并形成沿第二方向延伸的字线241。在第二方向上设置多个存储单元，可实现存储单元在第二方向上的堆叠，提高晶体管的堆叠密度。

图4示出了在图1的半导体结构的基础上进一步拓展的半导体结构。参照图4所示，该半导体结构中，沿第一方向和第二方向均有多个存储单元。其中，沿第一方向排列的多个存储单元的多个位线部件220相连接形成位线221，沿第二方向排列的多个存储单元的多个栅极字线部件240相连接形成字线241。图4示出的半导体结构中，晶体管在高度方向上和水平方向上均实现了多层堆叠，通过位线221和字线241能够实现对各个晶体管的精确控制。

其中，该半导体结构中的存储单元实现了在第一方向和第二方向确定的平面上进行堆叠，其还可以在第三方向上进行堆叠，以进一步提高存储单元的堆叠密度。参照图4所示，在第三方向上，基底接触件110具有相对的两侧表面，基底接触件110的两侧表面上均连接设置有存储单元。可选地，为了便于同时制造基底接触件110两侧的存储单元，基底接触件110两侧的存储单元沿基底接触件110对称设置。图4示出了在实现晶体管在高度方向上的堆叠的同时，各有源层210也均连接于基底接触件110，因此能够有效克服在竖直方向上堆叠存储单元时带来的浮栅效应。

参照图1～图4所示，位线部件220设置于有源层210远离基底接触件110的一侧。电容器230也设置于有源层210远离基底接触件110的一侧。位线部件220通过位线接触件250电连接于有源层210，电容器230通过电容器接触件260电连接于有源层210。位线接触件250和电容器接触件260的材料可以包括但不限于多晶硅。

图1～图4示出的半导体器件将转移至有源层210的顶面和/或底面，以获得能够在三维堆叠的存储单元。然而三维堆叠的存储单元也使得晶体管由传统的竖直放置变为了横向放置，传统的用于竖直放置晶体管的离子注入方式也不利于形成图1～图4中的横向放置的晶体管。为了解决该问题，本公开的上述半导体结构中的有源层210还具有如下的掺杂结构。

参照图5及图6所示，图5还示出了图1中AA’方向截面中有源层210的掺杂结构，该截面位于由第一方向和第三方向确定的平面上。图6示出了图1中BB’截面中有源层210的掺杂结构，该截面位于由第一方向和第二方向确定的平面上。该有源层210包括第一掺杂区2101和第二掺杂区2102，第一掺杂区2101具有第一掺杂类型，第二掺杂区2102具有与第一掺杂类型相反的第二掺杂类型，第一掺杂区2101构成源/漏区。参照图6所示，有源层210中可以有相间隔的多个第一掺杂区2101，多个第一掺杂区2101被第二掺杂区2102间隔，沟道可以形成于多个第一掺杂区2101之间。另外，第一掺杂类型可以是N型掺杂和P型掺杂中的一种，第二掺杂类型可以是N型掺杂和P型掺杂中的另一种。在图5及图6的具体示例中，第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂。

参照图5，有源层210的第二掺杂区2102与基底接触件110相接触，第一掺杂区2101位于第二掺杂区2102远离基底接触件110的一侧，以便于电连接于位线部件220和电容器230。可以理解，位线部件220和电容器230也可以设置于有源层210远离基底接触件110的一侧。参照图6，第一掺杂区2101有两个，分别对应于源区和漏区。两个第一掺杂区2101沿第二方向排列，以在第二掺杂区2102中形成沿第二方向的沟道，栅极2401位于沟道上方，以控制沟道中电子的导通和耗尽。

形成上述有源层210的第一掺杂区2101和第二掺杂区2102的方式可以是离子扩散。具体地，可以将有源层前体310置于需要掺杂的离子氛围中，通过浓度差使离子向有源层前体310中进行扩散，以使得有源层前体310中的特定部位掺杂有特定的离子。在实际操作过程中，可以通过遮蔽的方式，将有源层前体310的部分区域暴露于掺杂离子氛围中，进行第一离子扩散，形成作为源/漏区的第一掺杂区2101，再将源/漏区遮蔽，进行第二离子扩散，形成第二掺杂区2102。通过离子扩散的方式能够实现沿着第三方向对有源层前体310进行掺杂，并且离子扩散的方式能够自发形成梯度浓度掺杂，靠近扩散表面的区域掺杂浓度高，远离扩散表面的区域掺杂浓度低，因此处于第一掺杂区2101域和第二掺杂区2102与交界处的掺杂浓度较低，形成轻掺杂漏区。

该半导体结构中的基底接触件110的材料包括具有第二掺杂类型的掺杂半导体材料。基底接触件110的材料可以包括但不限于P型掺杂的硅材料，以将第二掺杂区2102电连接于基底100上，防止电子在有源层210中的聚集。

另外，参照图5所示，栅极字线部件240包括栅极2401和字线连接部2402，栅极2401层叠设置于有源层210的顶面，字线连接部2402设置于栅极2401远离有源层210的一侧。可以理解，字线连接部2402用于与相邻的存储单元中的字线连接部2402连接，以形成字线241。在其他一些实施例中，栅极字线部件240也可以设置于有源层210的底面。另外，该存储单元中具有栅极介质层270，栅极介质层270设置于栅极2401与有源层210之间，用于绝缘间隔栅极2401与有源层210。

图7示出了本公开的另一种半导体结构的示意图，参照图7所示，该半导体结构也包括基底100、基底接触件110和存储单元。与图1的半导体结构存在区别的是，图7中半导体结构的存储单元包括由同个位线部件220控制的两个电容器230。可以理解，对应于两个电容器230，有源层210也具有另外的一个源/漏区以及由此额外产生的沟道。可以理解，该有源层210中的多个源/漏区沿第二方向排列，以便于沿第二方向延伸的栅极字线部件240控制两个电容器230。电容器230可以包括上电极、介质层和下电极，介质层位于上电极和下电极之间。上电极和下电极的材料可以包括但不限于氮化钛等材料，例如钛、钽、钨、钌、氮化钛、氮化钽和氮化钨中的一种或多种。介质层的材料可以包括但不限于二氧化硅等材料，例如氧化铪、氧化锆、氧化镧和氧化铝中的一种或多种。

参照图8所示，本公开的又一实施例还提供了一种用于制备图4中的半导体结构的制备方法，其包括步骤S1～步骤S5。

步骤S1，形成位于基底上的具有相对的顶面和底面的有源层前体。

其中，有源层前体为有源层的基材，有源层的基材经过在预设区域进行对应掺杂后能够形成有源层。有源层前体的材料可以包括但不限于单晶硅，例如，有源层前体的材料还可以是包括多晶硅在内的其他半导体材料。

在该实施例的一些具体示例中，形成位于基底上的有源层前体的步骤包括：提供基材，基材包括基底以及位于基底上的多层前体材料层和多层填充材料层，前体材料层和填充材料层交替层叠设置。刻蚀基材中的前体材料层，并去除填充材料层，形成基底及位于基底上的多层有源层前体。

其中，提供的基材的一种结构示意图可以参照图9所示。基材的基底100上设置有层叠设置的两层前体材料层300和两层填充材料层400，前体材料层300和填充材料层400交替层叠设置，两层前体材料层300沿第一方向排列分布。该基材上还设置有连接前体材料层300的支撑材料层500，支撑材料层500连接于前体材料层300和基底100，用于将前体材料层300固定于基底100上，并且保持前体材料层300的位置。可选地，支撑材料层500与前体材料层300的材料相同。

刻蚀基材并去除填充材料层400，以使得前体材料层300形成位于基底100上的多层有源层前体310。图10为由图9中的结构经刻蚀后的结构示意图。其中，有源层前体310连接于支撑材料层500。多层有源层前体310沿第一方向排列分布。并且在各层中也有多个有源层前体310，位于同层的多个有源层前体310沿第二方向排列分布。多个有源层前体310分别在第一方向和第二方向上实现堆叠。在第三方向上的两列有源层前体310之间具有后续用于形成基底接触件110的间隔。

步骤S2，于有源层前体310的顶面和/或底面形成栅极字线部件。

其中，在形成栅极字线部件之前，还可以包括在有源层前体310的顶面和/或底面上形成栅极介质层的步骤。当有源层前体310的材料为硅时，可以通过氧化的方式在有源层前体310表面形成氧化硅，以获得栅极介质层。

于有源层前体310的顶面和/或底面形成栅极字线部件的步骤包括：形成沿第二方向延伸的字线241，图11为由图10中的结构经形成字线241后的结构示意图。

参照图11所示，字线241包括多个位于各有源层前体310的顶面和/或底面的栅极字线部件。栅极字线部件可以包括栅极和字线连接部，各栅极字线部件中的栅极和字线连接部的材料相同。在第二方向上相邻的字线连接部互相连接以形成连通的字线241。形成字线241的方式可以是在有源层前体310上沉积导电材料，并且通过刻蚀以去除字线241区域以外的导电材料。在图11所示的半导体结构中，字线241仅形成于各层有源层前体310的顶面上。在其他的一些具体示例中，字线241还可以同时形成于各有源层前体310的顶面和底面。

步骤S3，形成连接于基底100和有源层前体310的基底接触件110。

图12为由图11中的结构形成基底接触件后的结构示意图。其中，形成基底接触件110的方式可以是在有源层前体310的侧面沉积基底接触件110的材料。参照图12所示，基底接触件110形成于两列有源层前体310之间的间隔中。

基底接触件110的材料可以包括掺杂半导体材料，例如，基底接触件110可以选自具有第二掺杂类型的多晶硅材料。

步骤S4，形成电连接于有源层前体310的位线部件和电容器230。

多层有源层前体310沿第一方向排列分布，形成电连接于有源层前体310的位线部件的步骤包括：形成沿第一方向延伸的位线221，位线221包括多个分别电连接于各有源层前体310的位线部件。

图13为由图12中的结构形成位线221和电容器230的结构示意图。参照图13所示，位线221和电容器230形成于有源层前体310远离基底接触件110的一侧。并且，在形成位线部件和电容器230之前，还包括于有源层210远离基底接触件110的一端形成位线接触件250以及电容器接触件260的步骤。位线接触件250和电容器接触件260的材料可以包括多晶硅材料。

步骤S5，对有源层前体310进行掺杂以形成有源层210。

经掺杂形成有源层210后可以制备得到如图4示出的半导体结构，有源层210中的掺杂区域分布则可见于图5～图6。

其中，对有源层前体310进行掺杂以形成有源层210的步骤包括：于有源层前体310电连接于位线部件220和电容器230的部位进行第一离子扩散，形成具有第一掺杂类型的第一掺杂区2101，第一掺杂区2101构成有源层210的源/漏区，有源层210的源/漏区电连接于位线部件220和电容器230，以及，于有源层前体310连接于基底接触件110的部位进行第二离子扩散，形成具有与第一掺杂类型相反的第二掺杂类型的第二掺杂区2102。

其中，在进行第一离子扩散时，可以将有源层前体310靠近基底接触件110的一侧遮蔽，以使得离子从电连接于位线部件220和电容器230的部位扩散进入有源层前体310，形成分别电连接于位线部件220和电容器230的多个第一掺杂区2101。在进行第二离子扩散时，可以将有源层前体310中用于接触基底接触件110的侧面以外的面遮蔽，沿有源层前体310用于接触基底接触件110的侧面向有源层前体310内进行离子扩散，形成第二掺杂区2102。通过离子扩散的方式形成的第一掺杂区2101和第二掺杂区2102具有掺杂浓度梯度。例如，在第一掺杂区2101中，沿着电连接于位线部件220和电容器230的表面向内部，其掺杂浓度逐渐降低。在第二掺杂区2102中，沿着接触于基底接触件110的表面向内部，其掺杂浓度逐渐降低。则，在有源层210的沟道处会形成轻掺杂漏区。

其中，有源层210的第一掺杂区2101有两个以上，分别接触于位线接触件250和电容器接触件260，以分别电连接于位线部件220和电容器230。多个第一掺杂区2101之间以第二掺杂区2102相间隔。可选地，有源层210中的第二掺杂区2102接触于基底接触件110，第一掺杂区2101位于第二掺杂区2102远离基底接触件110的一侧。

本公开提供的半导体结构中包括基底接触件和存储单元，存储单元包括：基底、有源层、栅极字线部件、位线部件和电容器，有源层设置于基底上，有源层具有相对的顶面和底面，栅极字线部件设置于有源层的顶面和/或底面上，位线部件电连接于有源层中的源/漏区，电容器，电容器电连接于有源层中的源/漏区，基底接触件接触连接于基底，有源层的侧面连接于基底接触件。通过将栅极字线部件设置于有源层的顶面和/或底面，并且将有源层的侧面连接于基底接触件，能够实现有源层在三维方向上堆叠的同时克服晶体管的浮栅效应，提高半导体存储器件的元件密度。

请注意，上述实施例仅出于说明性目的而不意味对本公开的限制。

应该理解的是，除非本文中有明确的说明，的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

Claims (17)

1.一种半导体结构，其特征在于，包括基底、基底接触件和存储单元，所述存储单元包括：

有源层，所述有源层设置于所述基底上，所述有源层具有相对的顶面和底面；

栅极字线部件，所述栅极字线部件设置于所述有源层的顶面和/或底面上；

位线部件，所述位线部件电连接于所述有源层中的源/漏区；

电容器，所述电容器电连接于所述有源层中的源/漏区；

所述基底接触件接触连接于所述基底，所述有源层的侧面连接于所述基底接触件。

2.根据权利要求1所述的半导体结构，其特征在于，沿第一方向有多个所述存储单元，其中，多个所述存储单元中的所述位线部件相连接形成沿所述第一方向延伸的位线。

3.根据权利要求2所述的半导体结构，其特征在于，所述第一方向垂直于所述基底表面。

4.根据权利要求2所述的半导体结构，其特征在于，所述基底接触件的相对两侧均设置有所述存储单元。

5.根据权利要求4所述的半导体结构，其特征在于，所述基底接触件两侧的所述存储单元沿所述基底接触件对称设置。

6.根据权利要求2所述的半导体结构，其特征在于，沿第二方向有多个所述存储单元，所述第二方向与所述第一方向相交，其中，多个所述存储单元中的所述栅极字线部件连接形成沿所述第二方向延伸的字线。

7.根据权利要求1～6任一项所述的半导体结构，其特征在于，所述位线部件和所述电容器设置于所述有源层远离所述基底接触件的一侧。

8.根据权利要求7所述的半导体结构，其特征在于，所述位线部件与所述有源层之间设置有位线接触件；和/或，

所述电容器与所述有源层之间设置有电容器接触件。

9.根据权利要求1～6及8任一项所述的半导体结构，其特征在于，所述栅极字线部件包括栅极和字线连接部，所述栅极层叠设置于所述有源层的顶面和/或底面，所述字线连接部设置于所述栅极远离所述有源层的一侧。

10.根据权利要求9所述的半导体结构，其特征在于，所述有源层包括第一掺杂区和第二掺杂区，所述第一掺杂区具有第一掺杂类型，所述第二掺杂区具有与所述第一掺杂类型相反的第二掺杂类型，所述第一掺杂区设置于所述第二掺杂区远离所述基底接触件的一侧，所述第一掺杂区构成所述源/漏区。

11.根据权利要求10所述的半导体结构，其特征在于，所述基底接触件的材料包括掺杂半导体材料，所述第二掺杂区与所述基底接触件相接触，所述掺杂半导体材料的掺杂类型为所述第二掺杂类型。

12.根据权利要求1～6、8及10～11任一项所述的半导体结构，其特征在于，所述存储单元包括由同个所述位线部件控制的两个以上的所述电容器。

13.一种半导体结构的制备方法，其特征在于，包括如下步骤：

形成位于基底上的有源层前体，所述有源层前体具有相对的顶面和底面；

于所述有源层前体的顶面和/或底面形成栅极字线部件；

形成连接于所述基底和所述有源层前体的基底接触件；

形成电连接于所述有源层前体的位线部件和电容器；及

对所述有源层前体进行掺杂以形成有源层，所述有源层的源/漏区电连接于所述位线部件和所述电容器。

14.根据权利要求13所述的半导体结构的制备方法，其特征在于，对所述有源层前体进行掺杂以形成有源层的步骤包括：

于所述有源层前体电连接于所述位线部件和所述电容器的部位进行第一离子扩散，形成具有第一掺杂类型的第一掺杂区，所述第一掺杂区构成所述有源层的所述源/漏区；及，于所述有源层前体连接于所述基底接触件的部位进行第二离子扩散，形成具有第二掺杂类型的第二掺杂区，所述第二掺杂类型与所述第一掺杂类型相反。

15.根据权利要求13或14所述的半导体结构的制备方法，其特征在于，形成位于基底上的有源层前体的步骤包括：

提供基材，所述基材包括基底以及位于所述基底上的多层前体材料层和多层填充材料层，所述前体材料层和所述填充材料层交替层叠设置；

去除所述填充材料层，刻蚀所述基材中的所述前体材料层，形成位于所述基底上的多层有源层前体。

16.根据权利要求15所述的半导体结构的制备方法，其特征在于，多层所述有源层前体沿第一方向排列分布，形成电连接于所述有源层前体的位线部件的步骤包括：

形成沿所述第一方向延伸的位线，所述位线包括多个分别电连接于各所述有源层前体的位线部件。

17.根据权利要求15所述的半导体结构的制备方法，其特征在于，每层中有多个所述有源层前体，位于同层的多个所述有源层前体沿第二方向排列分布，于所述有源层前体的顶面和/或底面形成栅极字线部件的步骤包括：

形成沿所述第二方向延伸的字线，所述字线包括多个位于各所述有源层前体的顶面和/或底面的栅极字线部件。

Images