CN115148737A - 一种基于阈值开关的非易失性存储单元及其操作方法 - Google Patents
一种基于阈值开关的非易失性存储单元及其操作方法 Download PDFInfo
- Publication number
- CN115148737A CN115148737A CN202210713336.7A CN202210713336A CN115148737A CN 115148737 A CN115148737 A CN 115148737A CN 202210713336 A CN202210713336 A CN 202210713336A CN 115148737 A CN115148737 A CN 115148737A
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- memory cell
- threshold
- scan
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 150000004770 chalcogenides Chemical class 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 101
- 229910017139 AlTe Inorganic materials 0.000 claims description 6
- 229910017255 AsSe Inorganic materials 0.000 claims description 6
- 229910017259 AsTe Inorganic materials 0.000 claims description 6
- 229910005872 GeSb Inorganic materials 0.000 claims description 6
- 229910005866 GeSe Inorganic materials 0.000 claims description 6
- 229910005900 GeTe Inorganic materials 0.000 claims description 6
- 229910017680 MgTe Inorganic materials 0.000 claims description 6
- 229910005642 SnTe Inorganic materials 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 5
- 238000003860 storage Methods 0.000 abstract description 16
- 230000008901 benefit Effects 0.000 abstract description 9
- 230000008859 change Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 7
- 230000000295 complement effect Effects 0.000 abstract description 3
- 230000002349 favourable effect Effects 0.000 abstract description 3
- 238000011031 large-scale manufacturing process Methods 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000004807 localization Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于阈值开关的非易失性存储单元及其操作方法，属于微纳米电子技术领域。非易失性存储单元包括依次层叠的第一金属电极层、阈值开关层、第二金属电极层，阈值开关层包含硫系半导体材料，阈值开关层的阈值电压在电信号的操作下能够在初始阈值电压和高阈值电压之间切换。该存储单元基于阈值开关可控的阈值变化实现了信息的存储，阈值开关具有纳秒级开关速度、可微缩性好且易三维堆叠的优点，所实现的阈值开关存储单元同样具备上述优点，在匹配DRAM存取速度的基础上大幅提高存储密度。同时，基于阈值开关的非易失性存储单元，其制备的工艺成本低且与CMOS工艺兼容，有利于所述存储单元实现大规模生产。
Description
技术领域
本发明涉及微纳米电子技术领域，特别涉及一种基于阈值开关的非易失性存储单元及其操作方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)因其兼具速度和存储密度的优势，在过去几十年一直作为计算机存储架构的主存储器。然而，随着技术节点进入20nm后，DRAM受限于尺寸微缩导致的电容量减小及晶体管漏电流增大，已逼近尺寸微缩的物理极限，并且DRAM进一步微缩所需的复杂工艺和高昂成本还导致其微缩带来的成本收益逐渐趋向饱和，在物理尺寸和成本上形成壁垒而造成“微缩墙”。
为此，需要在匹配DRAM存取速度的基础上，可以实现更小的工艺尺寸的新型存储器。而目前几种主流的基于电阻转变机制的新型存储器中，阻变存储器(Resistive RandomAccess Memory，RRAM)和相变存储器(Phase-Change Memory，PCM)因为存储单元内部在擦写过程中必须经过结构的非易失性转变，读写速度难以匹配DRAM；而基于自旋矩转移的磁性随机存储器(spin-transfer torque magnetoresistence Random Access Menory，STT-MRAM)在读写速度上虽具有优势，但在可扩展性、存储密度和成本上均有劣势，被认为更适合用于静态随机存取存储器(Static Random-Access Memory，SRAM)的应用场景，而铁电随机存取存储器(Ferroelectric RAM，FeRAM)则同样面临严重的尺寸微缩问题。
发明内容
为了可微缩性和转变速度足以匹配DRAM，本发明实施例提供了一种基于阈值开关的非易失性存储单元。所述技术方案如下：
非易失性存储单元包括依次层叠的第一金属电极层、阈值开关层、第二金属电极层，所述阈值开关层包含硫系半导体材料，所述阈值开关层的阈值电压在电信号的操作下能够在初始阈值电压和高阈值电压之间切换。
进一步地，所述阈值开关层为单层结构。
进一步地，所述阈值开关层为多层结构，所述阈值开关层为非对称多层结构，所述阈值开关层包括周期性交替层叠的m个第一子层和m个第二子层，m≥1，所述第一子层的硫系半导体材料和所述第二子层的硫系半导体材料不同。
进一步地，所述阈值开关层为多层结构，所述第一子层的硫系半导体材料和所述第二子层的硫系半导体材料的组成元素不同，或者所述第一子层的硫系半导体材料和所述第二子层的硫系半导体材料的组成元素相同，各元素的原子百分比不同。
进一步地，所述硫系半导体材料选自SiTex、CTex、BTex、GeTex、AlTex、GeSbx、BiTex、AsTex、SnTex、MgTex、GeSex、SbSex、BiSex、AsSex、GeSx、GaSx中的至少一种，或者所述硫系半导体材料选自掺杂的SiTex、CTex、BTex、GeTex、AlTex、GeSbx、BiTex、AsTex、SnTex、MgTex、GeSex、SbSex、BiSex、AsSex、GeSx、GaSx中至少一种，掺杂元素选自N、Sb、Si、C中的至少一种。
另一方面，本发明实施例还提供了一种基于阈值开关的非易失性存储单元的操作方法，所述操作方法包括擦除操作，具体为：
当所述阈值开关层的阈值电压处于初始阈值电压时，在所述非易失性存储单元上执行第一扫描操作，使所述阈值开关层的阈值电压从所述初始阈值电压切换到高阈值电压，所述第一扫描操作与第二扫描操作具有相反的电性，所述第一扫描操作的电压幅值高于所述初始阈值电压，所述第二扫描操作为得到阈值开关层的初始阈值电压的初始操作。
进一步地，所述操作方法还包括写入操作，具体为：
当所述阈值开关层的阈值电压处于所述高阈值电压时，在所述非易失性存储单元上执行第三扫描操作，使所述阈值开关层的阈值电压从所述高阈值电压切换到所述初始阈值电压，所述第三扫描操作的幅值高于所述高阈值电压，所述第三扫描操作与第二扫描操作具有相同的电性。
进一步地，所述操作方法还包括读取操作，具体为：
在所述非易失性存储单元上执行第四扫描操作，所述第四扫描操作的电压处于初始阈值电压和高阈值电压之间。
进一步地，所述第一扫描操作为直流扫描或脉冲扫描，所述脉冲扫描的波形包括方波、三角波和梯形波，所述第一扫描操作的直流扫描范围的绝对值或脉冲扫描幅值的绝对值大于所述初始阈值电压，所述脉冲扫描的脉宽大于使所述非易失性存储单元导通的最小值。
进一步地，所述第三扫描操作为直流扫描或脉冲扫描，所述脉冲扫描的波形包括方波、三角波和梯形波，所述第三扫描操作的直流扫描范围的绝对值或脉冲扫描幅值的绝对值大于所述高阈值电压值，所述脉冲扫描的脉宽大于使所述非易失性存储单元导通的最小值。
本发明实施例提供的技术方案带来的有益效果至少包括：
本发明提供了一种基于阈值开关的非易失性存储单元，基于阈值开关可控的阈值变化实现了信息的存储，阈值开关具有纳秒级开关速度、可微缩性好且易三维堆叠的优点，所实现的新型阈值开关存储单元同样具备上述优点，有望用于小于20nm技术节点下的DRAM应用场景，在匹配DRAM存取速度的基础上大幅提高存储密度。同时，基于阈值开关的非易失性存储单元，其制备的工艺成本低且与CMOS工艺兼容，有利于所述存储单元实现大规模生产。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的一种非易失性存储单元的结构示意图；
图2是本发明的另一种非易失性存储单元的结构示意图；
图3是本发明的另一种非易失性存储单元的结构示意图；
图4是本发明的非易失性存储单元实现擦除操作和写入操作的示意图；
图5是本发明实施例1中非易失性存储单元的擦除操作和写入操作的电压-电流曲线图；
图6是本发明实施例2中非易失性存储单元的擦除操作和写入操作的电压-电流曲线图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明实施例提供了一种基于阈值开关的非易失性存储单元，图1是本发明实施例提供的一种基于阈值开关的非易失性存储单元的结构示意图，如图1所示，非易失性存储单元包括依次层叠的第一金属电极层100、阈值开关层200、第二金属电极层300，阈值开关层200包含硫系半导体材料，阈值开关层200的阈值电压在电信号的操作下能够在初始阈值电压Vth和高阈值电压Vhigh之间切换。
定义阈值开关层200的阈值电压为初始阈值电压Vth时为“1”态，定义阈值开关层200的阈值电压为高阈值电压Vhigh时为“0”态。通过初始阈值电压Vth和高阈值电压Vhigh之间切换，表征数据的“1”态和“0”态，达到存储数据的目的，基于阈值开关可控的阈值变化实现了信息的存储，阈值开关具有纳秒级开关速度、可微缩性好且易三维堆叠的优点。所实现的新型阈值开关存储单元同样具备上述优点，有望用于小于20nm技术节点下的DRAM应用场景，在匹配DRAM存取速度的基础上大幅提高存储密度。同时，基于阈值开关的非易失性存储单元，其制备的工艺成本低且与CMOS工艺兼容，有利于存储单元实现大规模生产。
在一些实施例中，可以通过反向扫描导通和正向扫描导通的方式，实现阈值开关层200的阈值电压在初始阈值电压Vth和高阈值电压Vhigh之间切换。具体实现方式和原理可以参见后续的非易失性存储单元的操作方法。
进一步地，硫系半导体材料选自SiTex、CTex、BTex、GeTex、AlTex、GeSbx、BiTex、AsTex、SnTex、MgTex、GeSex、SbSex、BiSex、AsSex、GeSx、GaSx中的至少一种，或者硫系半导体材料选自掺杂的SiTex、CTex、BTex、GeTex、AlTex、GeSbx、BiTex、AsTex、SnTex、MgTex、GeSex、SbSex、BiSex、AsSex、GeSx、GaSx中至少一种，掺杂元素选自N、Sb、Si、C中的至少一种。
在一些实施例中，如图1所示，阈值开关层200为单层结构。
在一些实施例中，如图2所示，阈值开关层200为多层结构，阈值开关层包括周期性交替层叠的m个第一子层201和m个第二子层202，m≥1，第一子层201的硫系半导体材料和第二子层202的硫系半导体材料的组成元素不同。
在一些实施例中，如图3所示，阈值开关层200为多层结构，阈值开关层包括周期性交替层叠的n个第三子层203和n个第四子层204，n≥1，第三子层203的硫系半导体材料和第四子层204的硫系半导体材料的组成元素相同，各元素的原子百分比不同。
不同组成元素或不同元素比例的非对称阈值开关层，其导通/关断时的退局域化/局域化过程存在差异，对于仅有两层硫系半导体材料的非对称结构(包括两类)，在已经正向导通得到初始阈值电压后，其导电通路及局域化比例仅有微小变化，对器件施加反向电场使其导通并关断后，在各自层内实现阈值电压增量ΔVth(初始阈值电压Vth和高阈值电压Vhigh之间的差值)的原理与单层结构类似，但是由于不同层之间的退局域化/局域化过程存在差异，两层分开考虑时各层理论上的下一次正向导电通路之间存在偏差，即单层内均存在其导通的局部最优解，而作为整体时，由于存在理论上两层的导电通路之间的偏差和两层之间的界面效应的影响，整体上导电通路的全局最优解有别于任一单层，即全局最优解所需外场大于两单层局部最优解所需外场之和，所以非对称多层结构在下一次正向导通时有较单层更大的阈值电压增量。同时，采用交替堆叠下的阈值开关层，其中的每一层厚度远小于单一阈值开关层，更薄的厚度有利于器件在负向外场作用后产生更大的局域化比例，在阈值开关层厚度相同下，交替堆叠同样有助于阈值电压增量ΔVth的增大。
可选地，第一电极层和第二电极层均为惰性电极材料，且惰性电极材料为W、TiW、Pt、Au、Ru、Al、TiN、Ta、TaN、IrO2、ITO和IZO的至少一种。
一种基于阈值开关的非易失性存储单元的操作方法，适用于上述非易失性存储单元。在一些实施例中，操作方法包括初始操作，具体为：
对非易失性存储单元上施加第二扫描操作，得到阈值开关层的初始阈值电压Vth。
定义阈值开关层200的阈值电压为初始阈值电压Vth态时为非易失性存储单元的“1”态，并规定第二扫描操作为非易失性存储单元的正向扫描。
可选地，第二扫描操作可以为直流扫描或脉冲扫描。
可以理解的，初始操作用于确定初始阈值电压Vth，只在最开始执行一次，无需每次数据存储都执行。
在一些实施例中，操作方法包括擦除(Reset)操作，具体为：
当阈值开关层的阈值电压处于初始阈值电压Vth时，在非易失性存储单元上执行第一扫描操作，使阈值开关层的阈值电压从初始阈值电压Vth切换到高阈值电压Vhigh，第一扫描操作的电压幅值高于初始阈值电压，第一扫描操作与第二扫描操作具有相反的电性，第二扫描操作为得到阈值开关层的初始阈值电压Vth的初始操作。
当存储单元处于“1”态时，对非易失性存储单元上执行第一扫描操作，使非易失性存储单元在反向导通后关断，导致其阈值电压在下一次正向导通时在初始阈值电压Vth的基础上产生一个阈值电压增量ΔVth(ΔVth>0)，其阈值电压变为高阈值电压Vhigh(Vth+ΔVth)。定义阈值开关层200的阈值电压为高阈值电压Vhigh态时为非易失性存储单元的“0”态。
阈值开关机理可以解释为电子在缺陷中的退局域化/局域化过程引起导电通路形成与断裂，在同向外场作用下器件的导电通路具有一定依赖性，且在失去外场后只有部分缺陷局域化。当阈值开关层的阈值电压处于初始阈值电压Vth(“1”态)时，第一扫描操作与第二扫描操作具有相反的电性，施加反向电场使器件发生退局域化形成导电通路的区域与正向不同，所以反向电场会使部分正向导电通路断裂时未局域化的缺陷局域化，且会使下一次正向导通时的导电通路与未施加反向电场时有一定偏差，导致器件在下一次正向外场下的导通需要更大的电场，即会产生一个阈值电压增量ΔVth，从而使阈值开关层的阈值电压从初始阈值电压Vth切换到高阈值电压Vhigh，进而使得非易失性存储单元从“1”态变为“0”态，完成擦除操作。
可选地，第一扫描操作为直流扫描或脉冲扫描，脉冲扫描的波形包括方波、三角波和梯形波，各种幅值及上升下降时间的上述波形均可。第一扫描操作的直流扫描范围的绝对值或脉冲扫描幅值的绝对值大于初始阈值电压，脉冲扫描的脉宽大于使非易失性存储单元导通的最小值。
在一些实施例中，操作方法还包括写入(Set)操作，具体为：
当阈值开关层的阈值电压处于高阈值电压Vhigh时，在非易失性存储单元上执行第三扫描操作，使阈值开关层的阈值电压从高阈值电压切换到初始阈值电压，第三扫描操作的幅值高于高阈值电压，第三扫描操作与第二扫描操作具有相同的电性。
当阈值开关层的阈值电压处于高阈值电压(“0”态)时，第三扫描操作的幅值高于高阈值电压，使得器件正向导通。正向导通后，缺陷在失去外场后局域化的比例与未施加反向电场相近，从而使阈值开关层的阈值电压从高阈值电压Vhigh切换到初始阈值电压Vth，进而使得非易失性存储单元从“0”态变为“1”态，完成写入操作。
可选地，第三扫描操作为直流扫描或脉冲扫描，脉冲扫描的波形包括方波、三角波和梯形波，第三扫描操作的直流扫描范围的绝对值或脉冲扫描幅值的绝对值大于高阈值电压值，脉冲扫描的脉宽大于使非易失性存储单元导通的最小值。
图4是本发明存储单元实现擦除操作和写入操作的示意图。如图4所示，对非易失性存储单元施加直流扫描或脉冲扫描，得到器件的初始阈值电压Vth，定义此状态为存储单元“1”态，并规定直流或脉冲扫描为存储单元的正向扫描；为对存储单元进行擦除操作，对非易失性存储单元施加与上述直流扫描或脉冲扫描极性相反的第一扫描操作(反向扫描)，使器件的初始阈值电压Vth在施加第一扫描操作后增加一个阈值电压增量ΔVth(ΔVth>0)，定义Vth+ΔVth为高阈值电压Vhigh，定义高阈值电压态Vhigh为存储单元的“0”态，则上述操作为存储单元的擦除(写“0”)操作；当存储单元处于“0”态下，采用脉冲幅值高于Vhigh的第三扫描操作(正向扫描)对非易失性存储单元进行操作，非易失性存储单元导通后阈值电压会自发地回到初始阈值电压Vth，使非易失性存储单元为“1”态，则上述操作为非易失性存储单元的写入(写“1”)操作。
在一些实施例中，操作方法还包括读取操作，具体为：
在非易失性存储单元上执行第四扫描操作，第四扫描操作的电压处于初始阈值电压和高阈值电压之间。
当非易失性存储单元处于“1”态时，读取电压可使非易失性存储单元导通而读出低阻，且由于1态为初始的阈值电压态，反复读取不会改变其阈值电压，即可重复读出1态，当非易失性存储单元处于“0”态时，由于读取电压小于此时的阈值电压Vhigh，无法使器件导通而改变器件状态，所以读取电压始终读出高阻，即可重复读出0态。综上，非易失性存储单元的读取操作为非破坏性读取，即存储单元具有非易失性。
进一步地，第四扫描操作为脉冲扫描，脉冲脉宽为在非易失性存储单元处于“1”态下，可使非易失性存储单元导通的最小脉宽。
下面结合附图和实施例对本发明作进一步说明。
实施例1
一种基于阈值开关的非易失性存储单元，其结构如图1所示，非易失性存储单元包括依次层叠的第一金属电极层100、阈值开关层200、第二金属电极层300，其阈值开关层为单层阈值开关层GeTex。为清晰地展示存储单元的阈值状态变化，本实施例中采用直流电压扫描的形式，重点分析非易失性存储单元的写入操作及读取电压范围，结果如图5所示。在本实施例中，所采用的是器件负向的电学特性来实现对信息的存储，规定图5中的电压坐标的负向为非易失性存储单元的正向操作，即第一扫描操作的电性方向为电压坐标的正向，第三扫描操作的电性方向为电压坐标的负向。
为实现擦除(写“0”)操作，对器件施加一次反向扫描(图中的POS 1st)，即为所施加的反向的第一扫描操作。然后，对器件施加第三扫描操作(图中的NEG 1st)，其阈值电压为1.35V，验证在该实施例中，经过第二扫描操作(图中的POS 1st)将阈值电压提高到了1.35V。
经过NEG 2nd和NEG 3rd电压扫描，其阈值电压约为1.0V，说明在第三扫描操作(图中的NEG 1st)使器件导通后，其阈值电压自发地降为1.0V，即NEG1st实现了存储单元的写入(写“1”)操作。同时，NEG 2nd和NEG 3rd电压扫描证实器件重复导通会稳定在“1”态，证实器件反复读取时的非易失性。
由于初始阈值电压为1.0V，高阈值电压提高到了1.35V，说明第二扫描操作(POS1st)使阈值电压增大0.35V的增量ΔVth，电压范围1.0V到1.35V即为存储单元的读取电压窗口。
实施例2
一种基于阈值开关的非易失性存储单元，其结构如图3所示，非易失性存储单元包括依次层叠的第一金属电极层100、阈值开关层200、第二金属电极层300，阈值开关层200为多层结构，阈值开关层包括周期性交替层叠的n个第三子层203和n个第四子层204，n≥1，第三子层203的硫系半导体材料和第四子层204的硫系半导体材料的组成元素相同，各元素的原子百分比不同。
具体地，阈值开关层包括周期性交替层叠的1个第三子层203和1个第四子层204，第三子层203的硫系半导体材料为GeTex和第四子层204的硫系半导体材料为GeTey，各元素的原子百分比不同即x不等与y。为清晰地展示存储单元的阈值状态变化，本实施例中采用直流电压扫描的形式，重点分析存储单元的写入操作及读取电压范围，结果如图6所示。在本实施例中，所采用的是器件负向的电学特性来实现对信息的存储，规定图6中的电压坐标的负向为非易失性存储单元的正向操作，即第一扫描操作的电性方向为电压坐标的正向，第三扫描操作的电性方向为电压坐标的负向。
如图6所示，对器件进行第二扫描操作(图中的NEG 1st)，得到阈值开关层的初始阈值电压1.1V，使器件处于初始的阈值电压态。为实现擦除(写“0”)操作，对器件施加一次反向扫描(图中的POS 1st)，即为所施加反向的第一扫描操作。
然后，对器件施加第三扫描操作(图中的NEG 2nd)，其阈值电压达到1.62V，验证在该实施例中，经过第二扫描操作(图中的POS 1st)使阈值电压增大0.5V的增量ΔVth，电压阈值由初始阈值电压1.1V增加到范围高阈值电压1.62V，1.1V到1.62V为存储单元的读取电压窗口。与实施例1相比，单一阈值开关层只实现0.35V的阈值电压增量，而采用阈值开关层GeTex和阈值开关层GeTey交替堆叠实现了0.5V的阈值电压增量，进一步增大了0.15V，证实采用这种非对称结构有助于阈值电压增量的实现。
经过NEG 3rd和NEG 4th电压扫描，其阈值电压约为1.1V，说明在第三扫描操作(图中的NEG 2nd)使器件导通后，其阈值电压自发地降为1.1V，即NEG2nd实现了存储单元的写入(写“1”)操作，同时，NEG 3rd和NEG 4th电压扫描说明器件重复导通会稳定在“1”态，证实器件反复读取时的非易失性。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于阈值开关的非易失性存储单元，其特征在于，所述非易失性存储单元包括：
依次层叠的第一金属电极层、阈值开关层、第二金属电极层，所述阈值开关层包含硫系半导体材料，所述阈值开关层的阈值电压在电信号的操作下能够在初始阈值电压和高阈值电压之间切换。
2.根据权利要求1所述的非易失性存储单元，其特征在于，所述阈值开关层为单层结构。
3.根据权利要求1所述的非易失性存储单元，其特征在于，所述阈值开关层为非对称多层结构，所述阈值开关层包括周期性交替层叠的m个第一子层和m个第二子层，m≥1，所述第一子层的硫系半导体材料和所述第二子层的硫系半导体材料不同。
4.根据权利要求3所述的非易失性存储单元，其特征在于，所述第一子层的硫系半导体材料和所述第二子层的硫系半导体材料的组成元素不同，或者所述第一子层的硫系半导体材料和所述第二子层的硫系半导体材料的组成元素相同，各元素的原子百分比不同。
5.根据权利要求1～4任一项所述的非易失性存储单元，其特征在于，所述硫系半导体材料选自SiTex、CTex、BTex、GeTex、AlTex、GeSbx、BiTex、AsTex、SnTex、MgTex、GeSex、SbSex、BiSex、AsSex、GeSx、GaSx中的至少一种，或者所述硫系半导体材料选自掺杂的SiTex、CTex、BTex、GeTex、AlTex、GeSbx、BiTex、AsTex、SnTex、MgTex、GeSex、SbSex、BiSex、AsSex、GeSx、GaSx中至少一种，掺杂元素选自N、Sb、Si、C中的至少一种。
6.一种基于阈值开关的非易失性存储单元的操作方法，适用于权利要求1～5任一项所述非易失性存储单元，其特征在于，所述操作方法包括擦除操作，具体为：
当所述阈值开关层的阈值电压处于初始阈值电压时，在所述非易失性存储单元上执行第一扫描操作，使所述阈值开关层的阈值电压从所述初始阈值电压切换到高阈值电压，所述第一扫描操作的电压幅值高于所述初始阈值电压，所述第一扫描操作与第二扫描操作具有相反的电性，所述第二扫描操作为得到阈值开关层的初始阈值电压的初始操作。
7.根据权利要求6所述的非易失性存储单元的操作方法，其特征在于，所述操作方法还包括写入操作，具体为：
当所述阈值开关层的阈值电压处于所述高阈值电压时，在所述非易失性存储单元上执行第三扫描操作，使所述阈值开关层的阈值电压从所述高阈值电压切换到所述初始阈值电压，所述第三扫描操作的电压幅值高于所述高阈值电压，所述第三扫描操作与第二扫描操作具有相同的电性。
8.根据权利要求6所述的非易失性存储单元的操作方法，其特征在于，所述操作方法还包括读取操作，具体为：
在所述非易失性存储单元上执行第四扫描操作，所述第四扫描操作的电压处于初始阈值电压和高阈值电压之间。
9.根据权利要求6所述的非易失性存储单元的操作方法，其特征在于，所述第一扫描操作为直流扫描或脉冲扫描，所述脉冲扫描的波形包括方波、三角波和梯形波，所述第一扫描操作的直流扫描范围的绝对值或脉冲扫描幅值的绝对值大于所述初始阈值电压，所述脉冲扫描的脉宽大于使所述非易失性存储单元导通的最小值。
10.根据权利要求7所述的非易失性存储单元的操作方法，其特征在于，所述第三扫描操作为直流扫描或脉冲扫描，所述脉冲扫描的波形包括方波、三角波和梯形波，所述第三扫描操作的直流扫描范围的绝对值或脉冲扫描幅值的绝对值大于所述高阈值电压值，所述脉冲扫描的脉宽大于使所述非易失性存储单元导通的最小值。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210713336.7A CN115148737A (zh) | 2022-06-22 | 2022-06-22 | 一种基于阈值开关的非易失性存储单元及其操作方法 |
| PCT/CN2022/123694 WO2023245916A1 (zh) | 2022-06-22 | 2022-10-04 | 一种基于阈值开关的非易失性存储单元及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210713336.7A CN115148737A (zh) | 2022-06-22 | 2022-06-22 | 一种基于阈值开关的非易失性存储单元及其操作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115148737A true CN115148737A (zh) | 2022-10-04 |
Family
ID=83407300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210713336.7A Pending CN115148737A (zh) | 2022-06-22 | 2022-06-22 | 一种基于阈值开关的非易失性存储单元及其操作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115148737A (zh) |
| WO (1) | WO2023245916A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101317755B1 (ko) * | 2007-03-23 | 2013-10-11 | 삼성전자주식회사 | 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법 |
| US20120002461A1 (en) * | 2010-07-02 | 2012-01-05 | Karpov Elijah I | Non-volatile memory with ovonic threshold switch and resistive memory element |
| JP2014033041A (ja) * | 2012-08-02 | 2014-02-20 | Tokyo Electron Ltd | スイッチ素子およびそれを用いたクロスバー型メモリアレイ |
| US10714534B1 (en) * | 2019-02-12 | 2020-07-14 | Sandisk Technologies Llc | Three terminal isolation elements and methods |
| KR20220063573A (ko) * | 2020-11-10 | 2022-05-17 | 삼성전자주식회사 | 칼코겐 화합물 및 이를 포함하는 반도체 소자 |
-
2022
- 2022-06-22 CN CN202210713336.7A patent/CN115148737A/zh active Pending
- 2022-10-04 WO PCT/CN2022/123694 patent/WO2023245916A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023245916A1 (zh) | 2023-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kumar et al. | Metal oxide resistive switching memory: materials, properties and switching mechanisms | |
| JP4698630B2 (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
| US7935953B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| Fujisaki | Current status of nonvolatile semiconductor memory technology | |
| US7821809B2 (en) | Nonvolatile memory device and method including resistor and transistor | |
| KR100790861B1 (ko) | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 | |
| JP4588734B2 (ja) | 不揮発性メモリ素子及びそれを備えるメモリアレイ | |
| US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
| JP2007281208A (ja) | 多層抵抗変化素子アレイ、抵抗変化装置、多層不揮発性記憶素子アレイ、及び不揮発性記憶装置 | |
| WO2007018026A1 (ja) | 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 | |
| JP5390918B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| CN102610748B (zh) | 非挥发性存储单元及存储器 | |
| JP2005317976A (ja) | 段階的な抵抗値を有する多層構造を利用したメモリ素子 | |
| JP2006179926A (ja) | 二種の抵抗体を含む不揮発性メモリ素子 | |
| CN101159311A (zh) | 非易失性存储器件及其制造方法 | |
| CN101789490A (zh) | 一种铁电氧化物/半导体复合薄膜二极管阻变存储器 | |
| CN101159309A (zh) | 一种低功耗电阻存储器的实现方法 | |
| KR101317755B1 (ko) | 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법 | |
| US8446752B2 (en) | Programmable metallization cell switch and memory units containing the same | |
| CN115148737A (zh) | 一种基于阈值开关的非易失性存储单元及其操作方法 | |
| KR101307253B1 (ko) | 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자 | |
| CN102750979B (zh) | 阻变存储器单元 | |
| US10297748B2 (en) | Three-terminal atomic switching device and method of manufacturing the same | |
| CN115841830A (zh) | 一种基于奥式阈值开关的非易失存储操作方法及系统 | |
| CN105489754B (zh) | 自整流电阻式随机存储器存储单元结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |