CN115148269A - 存储器装置及其操作方法、存储器系统 - Google Patents

Abstract

本公开实施例提供了存储器装置，包括存储器阵列、与存储器阵列耦接的外围电路；存储器阵列包括与第N条字线耦接的多个存储片，每个存储片包括多个存储单元；外围电路被配置为：对第N条字线耦接的至少一个第一存储片的存储单元施加第一编程起始电压，进行第一编程操作；在第一编程操作期间，在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；获取阈值电压超过第一态阈值电压上限的存储单元的数目P；在P首次大于第一预设值时，获取增加的步进电压的个数M；N、P、M均为正整数；根据P和M确定第二编程起始电压；对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压，进行第二编程操作。

Description

存储器装置及其操作方法、存储器系统

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种存储器装置及其操作方法、存储器系统。

背景技术

存储器是现代信息技术中用于保存信息的记忆设备。作为一种典型的非易失性半导体存储器，NAND(Not-And，与非型)闪存器由于具有较高的存储密度、可控的生产成本、合适的编擦速度及保持特性，已经成为存储市场中的主流产品。

随着对存储器要求的不断提高，如何减少编程时间、提高编程效率成为本领域现阶段亟需解决的技术问题之一。

发明内容

本公开实施例提出一种存储器装置及其操作方法、存储器系统。

第一方面，本公开实施例提供一种存储器装置，所述存储器装置包括存储器阵列以及与所述存储器阵列耦接的外围电路；

所述存储器阵列包括与第N条字线耦接的多个存储片，每个存储片包括多个存储单元；

所述外围电路被配置为：

对第N条字线耦接的至少一个第一存储片的存储单元施加第一编程起始电压，进行第一编程操作；其中，在所述第一编程操作期间，在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

获取阈值电压超过第一态阈值电压上限的存储单元的数目P；

在所述P首次大于第一预设值时，获取增加的步进电压的个数M；所述N、P、M均为正整数；

根据所述P和所述M，确定第二编程起始电压；

对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压，进行第二编程操作。

上述方案中，所述外围电路被配置为：

根据所述P所属的区间，确定第一补偿值；当所述P所属的区间的值越大，所述第一补偿值越小，且所述第一补偿值为负电压；所述区间中各存储单元的数目的平均值越大，所述区间的值越大；

将所述第一编程起始电压、M倍的步进电压以及第一补偿值之和作为所述第二编程起始电压。

上述方案中，所述外围电路被配置为：

根据所述P所属的区间，结合第一映射表，确定所述第一补偿值；所述第一映射表中存储了P的不同区间与不同第一补偿值的对应关系。

上述方案中，所述存储单元的存储位数包括多位；所述第一态为编程态中阈值电压分布最靠近擦除态的阈值电压分布的编程态。

上述方案中，所述外围电路被配置为：

在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作之后，对所述第N条字线耦接的至少一个第一存储片的存储单元施加编程验证电压，以获取阈值电压超过第一态阈值电压上限的存储单元的数目P。

上述方案中，所述外围电路被配置为：

在所述P小于第一预设值时，逐次增加一个步进电压继续所述第一态的编程操作，直到所述P首次大于第一预设值。

上述方案中，所述外围电路被配置为：

在对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压之后，对第N+1条字线耦接的至少一个第一存储片的存储单元施加第三编起始电压，进行第三编程操作；其中，在所述第三编程操作期间，在第三编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

获取阈值电压超过所述第一态阈值电压上限的存储单元的数目Q；

当所述Q首次大于所述第一预设值时，获取增加的步进电压的个数S；所述Q、S均为正整数；

根据所述S和所述Q，确定第四编程起始电压；

对第N+1条字线耦接的除第一存储片之外的存储片的存储单元的存储单元施加第四编程起始电压，进行第四编程操作。

上述方案中，所述外围电路被配置为：

在所述第一编程操作期间，对所述第N条字线耦接的至少一个第一存储片的存储单元完成目标态为第一态的编程操作之后，对所述第N条字线耦接的至少一个第一存储片的存储单元开始目标态为其它态的编程操作；

在所述第二编程操作期间，对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压完成目标态为第一态的编程操作之后，对所述第N条字线耦接的除第一存储片之外的存储片的存储单元开始目标态为其它态的编程操作。

上述方案中，所述存储器装置包括三维NAND型存储器。

第二方面，本公开实施例提供一种存储器系统，包括：

一个或多个如上述任一方案所述的存储器装置；以及

存储器控制器，其与所述存储器装置耦接并控制所述存储器装置。

第三方面，本公开实施例提供了一种存储器装置的操作方法，包括：

对第N条字线耦接的至少一个第一存储片的存储单元施加第一编程起始电压，进行第一编程操作；其中，在所述第一编程操作期间，在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

获取阈值电压超过第一态阈值电压上限的存储单元的数目P；

在所述P首次大于第一预设值时，获取增加的步进电压的个数M；所述N、P、M均为正整数；

根据所述P和所述M，确定第二编程起始电压；

对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压，进行第二编程操作。

上述方案中，所述根据所述P和所述M，确定第二编程起始电压，包括：

根据所述P所属的区间，确定第一补偿值；当所述P所属的区间的值越大，所述第一补偿值越小，且所述第一补偿值为负电压；所述区间中各存储单元的数目的平均值越大，所述区间的值越大；

将所述第一编程起始电压、M倍的步进电压以及第一补偿值之和作为所述第二编程起始电压。

上述方案中，所述根据所述P所属的区间，确定第一补偿值，包括：

根据所述P所属的区间，结合第一映射表，确定所述第一补偿值；所述第一映射表中存储了P的不同区间与不同第一补偿值的对应关系。

上述方案中，所述存储单元的存储位数包括多位；所述第一态为编程态中阈值电压分布最靠近擦除态的阈值电压分布的编程态。

上述方案中，所述获取阈值电压超过第一态阈值电压上限的存储单元的数目P，包括：

在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作之后，对所述对第N条字线耦接的至少一个第一存储片的存储单元施加编程验证电压，以获取阈值电压超过第一态阈值电压上限的存储单元的数目P。

上述方案中，所述方法还包括：

在所述P小于第一预设值时，逐次增加一个步进电压继续所述第一态的编程操作，直到所述P首次大于第一预设值。

上述方案中，所述方法还包括：

在对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压之后，对第N+1条字线耦接的至少一个第一存储片的存储单元施加第三编起始电压，进行第三编程操作；其中，在所述第三编程操作期间，在第三编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

获取阈值电压超过所述第一态阈值电压上限的存储单元的数目Q；

当所述Q首次大于所述第一预设值时，获取增加的步进电压的个数S；所述Q、S均为正整数；

根据所述S和所述Q，确定第四编程起始电压；

对第N+1条字线耦接的除第一存储片之外的存储片的存储单元施加第四编程起始电压，进行第四编程操作。

上述方案中，所述方法还包括：

在所述第一编程操作期间，对所述第N条字线耦接的至少一个第一存储片的存储单元完成目标态为第一态的编程操作之后，对所述第N条字线耦接的至少一个第一存储片的存储单元开始目标态为其它态的编程操作；

在所述第二编程操作期间，对所述第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压完成目标态为第一态的编程操作之后，对所述第N条字线耦接的除第一存储片之外的存储片的存储单元开始目标态为其它态的编程操作。

本公开实施例提供了一种存储器装置及其操作方法、存储器系统，所述存储器装置包括存储器阵列以及与所述存储器阵列耦接的外围电路；所述存储器阵列包括与第N条字线耦接的多个存储片，每个存储片包括多个存储单元；所述外围电路被配置为：对第N条字线耦接的至少一个第一存储片的存储单元施加第一编程起始电压，进行第一编程操作；其中，在所述第一编程操作期间，在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；获取阈值电压超过第一态阈值电压上限的存储单元的数目P；在所述P首次大于第一预设值时，获取增加的步进电压的个数M；所述N、P、M均为正整数；根据所述P和所述M，确定第二编程起始电压；对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压，进行第二编程操作。本公开实施例中，在对第N条字线耦接的除第一存储片之外的存储片的存储单元进行第二编程操作时，第二编程起始电压是根据P和M动态调整的，也就是说，第二编程起始电压的值并非是一个固定的值，而是根据第N条字线耦接的至少一个第一存储片的存储单元的编程验证结果进行动态调整的值，这样能够使得每条字线以更快的速度编程至目标态，从而使得整体的编程速度提高，从而提高编程效率。

附图说明

图1为本公开一实施例具有存储器系统的示例性系统的示意图；

图2a为本公开一实施例具有存储器系统的示例性存储器卡的示意图；

图2b为本公开一实施例具有存储器系统的示例性固态驱动器的示意图；

图3a为本公开一实施例三维NAND型存储器的存储单元的分布示意图；

图3b为本公开一实施例包括外围电路的示例性存储器装置的示意图；

图4为本公开一实施例的包括NAND存储器串的存储器阵列的剖面示意图；

图5为本公开一实施例包括存储器阵列和外围电路的示例性存储器装置的示意图；

图6为本公开一实施例进行编程操作期间的框架流程示意图；

图7为本公开一实施例中两种存储单元在编程操作期间的存储单元数目与阈值电压的关系示意图；

图8为本公开一实施例采用步进式脉冲编程的方式进行编程操作期间施加到存储单元上的字线电压示意图；

图9为本公开一实施例中区间和第一补偿值的对应关系示意图；

图10为本公开一实施例的三维NAND型存储器的三级单元中的数据存储的示意图；

图11为本公开一实施例存储器装置的操作方法的实现流程示意图；

图12为本公开另一实施例进行编程操作期间的框架流程示意图。

具体实施方式

下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。

本公开实施例中的存储器装置包括但不限于三维NAND型存储器，为了便于理解，以三维NAND型存储器为例进行说明。

随着对三维NAND型存储器密度要求的不断提高，使得制造时工艺难度进一步增大，而由此导致不同字线(英文表达为Wordline)耦接的存储单元的编程速度存在差异，同时不同块(英文表达为Block)的存储单元的编程速度也存在差异，单一的施加在字线上的固定的编程电压会导致编程时间有较大的差异，影响编程效率。

为了解决上述问题中的一个或多个，本公开实施例引入了一种解决方案，在对存储器装置的某一字线耦接的存储单元进行编程操作期间，可以动态调整编程起始电压，以达到自适应编程速度的效果，从而提高整体编程速度，提高编程效率。

图1示出了根据本公开的一些方面的具有存储器装置的示例性系统100的块图。系统100可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或者其中具有储存器的任何其他合适的电子设备。如图1中所示，系统100可以包括主机108和存储器系统102，存储器系统102具有一个或多个存储器装置104和存储器控制器106。主机108可以是电子设备的处理器(例如，中央处理单元(CPU))或者片上系统(SoC)(例如，应用处理器(AP))。主机108可以被配置为将数据发送到存储器装置104或从存储器装置104接收数据。

根据一些实施方式，存储器控制器106耦合到存储器装置104和主机108，并且被配置为控制存储器装置104。存储器控制器106可以管理存储在存储器装置104中的数据，并且与主机108通信。在一些实施方式中，存储器控制器106被设计为用于在低占空比环境中操作，如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器、或用于在诸如个人计算器、数字相机、移动电话等的电子设备中使用的其他介质。在一些实施方式中，存储器控制器106被设计为用于在高占空比环境SSD或嵌入式多媒体卡(eMMC)中操作，SSD或eMMC用作诸如智能电话、平板计算机、膝上型计算机等的移动设备的数据储存器以及企业存储阵列。

存储器控制器106可以被配置为控制存储器装置104的操作，例如读取、擦除和编程操作。存储器控制器106还可以被配置为管理关于存储在或要存储在存储器装置104中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施方式中，存储器控制器106还被配置为处理关于从存储器装置104读取的或者被写入到存储器装置104的数据的纠错码(ECC)。存储器控制器106还可以执行任何其他合适的功能，例如，格式化存储器装置104。存储器控制器106可以根据特定通信协议与外部设备(例如，主机108)通信。例如，存储器控制器106可以通过各种接口协议中的至少一种与外部设备通信，接口协议例如USB协议、MMC协议、外围部件互连(PCI)协议、PCI高速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、Firewire协议等。

存储器控制器106和一个或多个存储器装置104可以集成到各种类型的存储设备中，例如，包括在相同封装(例如，通用闪存存储(UFS)封装或eMMC封装)中。也就是说，存储器系统102可以实施并且封装到不同类型的终端电子产品中。在如图2a中所示的一个示例中，存储器控制器106和单个存储器装置104可以集成到存储器卡202中。存储器卡202可以包括PC卡(PCMCIA，个人计算机存储器卡国际协会)、CF卡、智能媒体(SM)卡、存储器棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储器卡202还可以包括将存储器卡202与主机(例如，图1中的主机108)耦合的存储器卡连接器204。在如图2b中所示的另一示例中，存储器控制器106和多个存储器装置104可以集成到SSD206中。SSD206还可以包括将SSD206与主机(例如，图1中的主机108)耦合的SSD连接器208。在一些实施方式中，SSD206的存储容量和/或操作速度大于存储器卡202的存储容量和/或操作速度。

图3a示例性的给出了一种三维NAND型存储器的存储器阵列的结构示意图，如图3a所示，三维NAND型存储器的存储器阵列由数排平行错开的与栅极隔离结构平行的存储单元排构成，每两排存储单元排被栅极隔离结构和上选择栅极隔离结构隔开，每个存储单元排包括多个存储单元。栅极隔离结构可以包括第一栅极隔离结构和第二栅极隔离结构，第一栅极隔离结构将存储器阵列划分为多个存储块(英文表达为Block)，多个第二栅极隔离结构可以将存储块划分为多个指存储区(英文表达为Finger)，在每个指存储区的中间设置的上选择栅极隔离结构可以将指存储区划分为两个部分，从而将指存储区划分为两个存储片(英文表达为String)。图3a中所示的一个存储块包含6个存储片，实际应用中，一个存储块中存储片的个数不限于此。某一条字线耦接的一个存储片中的存储单元可以称为一个存储页(英文表达为Page)。

需要说明的是，图3a中给出的栅极隔离结构和上选择栅极隔离结构之间的存储单元排的排数只是示例性的示范，不用于限定本公开中三维NAND型存储器的一个指存储区所包含的存储单元排的数量。实际应用中，一个指存储区所包含的存储单元排的数量可以根据实际情况进行调整，如2、4、8、16等。

图3b示出了根据本公开的一些方面的包括外围电路的示例性存储器装置300的示意电路图。存储器装置300可以是图1中的存储器装置104的示例。存储器装置300可以包括存储器阵列301和耦合到存储器阵列301的外围电路302。以存储器阵列301为三维NAND型存储器阵列为例进行说明，其中，存储单元306以NAND存储器串308的阵列的形式提供，每个NAND存储器串308在衬底(未示出)上方垂直地延伸。在一些实施方式中，每个NAND存储器串308包括串联耦合并且垂直地堆叠的多个存储单元306。每个存储单元306可以保持连续模拟值，例如，电压或电荷，其取决于在存储单元306的区域内捕获的电子的数量。每个存储单元306可以是包括浮栅晶体管的浮栅类型的存储单元，或者是包括电荷捕获晶体管的电荷捕获类型的存储单元。

在一些实施方式中，每个存储单元306是具有两种可能的存储态并且因此可以存储一位数据的单级单元(SLC)。例如，第一存储态“0”可以对应于第一电压范围，并且第二存储态“1”可以对应于第二电压范围。在一些实施方式中，每个存储单元306是能够在多于两个的存储态中存储多于单个位的数据的多级单元。例如，MLC可以每单元存储两位(又被称为二级单元)，TLC可以每单元存储三位(又被称为三级单元)，QLC可以每单元存储四位(又被称为四级单元)。每个多级单元可以被编程为采取可能的标称存储值的范围。在一个示例中，如果每个多级单元存储两位数据，则多级单元可以被编程为通过将三个可能的标称存储值中的一个写入到该单元而从擦除状态采取三个可能的编程级中的一个。第四标称存储值可以用于擦除状态。

如图3b中所示，每个NAND存储器串308可以包括在其源极端处的下选择栅极(BSG)310和在其漏极端处的上极选择栅极(TSG)312。BSG310和TSG312可以被配置为在读取和编程操作期间激活选定的NAND存储器串308。在一些实施方式中，同一存储块304中的NAND存储器串308的源极通过同一源极线(SL)314(例如，公共SL)耦合。换句话说，根据一些实施方式，同一存储块304中的所有NAND存储器串308具有阵列公共源极(ACS)。根据一些实施方式，每个NAND存储器串308的TSG312耦合到相应的位线(BL)316，可以经由输出总线(未示出)从位线316读取或写入数据。在一些实施方式中，每个NAND存储器串308被配置为通过经由一个或多个TSG线313将选择电压(例如，高于具有TSG312的晶体管的阈值电压)或取消选择电压(例如，0V)施加到相应的TSG312和/或通过经由一个或多个BSG线315将选择电压(例如，高于具有BSG 310的晶体管的阈值电压)或取消选择电压(例如，0V)施加到相应的BSG310而被选择或被取消选择。

如图3b中所示，NAND存储器串308可以被组织为多个存储块304，多个存储块304的每一个可以具有公共源极线314(例如，耦合到地)。在一些实施方式中，每个存储块304是用于擦除操作的基本数据单位，即，同一存储块304上的所有存储单元306同时被擦除。为了擦除选定存储块304a中的存储单元306，可以用擦除电压(Vers)(例如，高正电压(例如，20V或更高))偏置耦合到选定存储块304a以及与选定存储块304a在同一面中的未选定存储块304b的源极线314。应当理解，在一些示例中，可以在半存储块级、在四分之一存储块级或者在具有任何合适数量的存储块或存储块的任何合适的分数的级执行擦除操作。相邻NAND存储器串308的存储单元306可以通过字线318耦合，字线318选择存储单元306的哪一行受读取和编程操作的影响。在一些实施方式中，每个字线318耦合到存储单元306的页320，页320是用于编程操作的基本数据单位。以位为单位的一页320的大小可以与一个存储块304中由字线318耦合的NAND存储器串308的数量相关。每个字线318可以包括在相应页320中的每个存储单元306处的多个控制栅极(栅极电极)以及耦合控制栅极的栅极线。结合前面的图3a，一页320中包含多个存储单元306，多个存储单元之间被上选择栅极隔离结构和栅极隔离结构隔离开，在上选择栅极隔离结构和栅极隔离结构之间的多个存储单元排列成多个存储单元排，每个存储单元排与栅极隔离结构以及上选择栅极隔离结构平行。其中共享相同字线的存储片中的存储单元形成可编程(读/写)页。

图4示出了根据本公开的一些方面的包括NAND存储器串308的示例性存储器阵列301的剖面示意图。如图4所示，NAND存储器串308可以包括层叠结构410，该层叠结构410包括依次交替层叠设置的多条栅极层411和多个绝缘层412，以及垂直贯穿栅极层411和绝缘层412的存储器串308。栅极层411和绝缘层412可以交替层叠，相邻的两层栅极层411由一层绝缘层412隔开。层叠结构410中栅极层411和绝缘层412的对的数量，可以确定存储器阵列301中包括的存储器单元的数量。

栅极层411的组成材料可以包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，每个栅极层411包括金属层，例如，钨层。在一些实施方式中，每个栅极层411包括掺杂多晶硅层。每个栅极层411可以包括围绕存储单元的控制栅极。在层叠结构410的顶部处的栅极层411，可以横向地延伸作为上选择栅极线，在层叠结构410底部处的栅极层411可以横向地延伸作为下选择栅极线，在上选择栅极线与下选择栅极线之间横向地延伸的栅极层411可以作为字线层。

在一些实施例中，层叠结构410可以设置在衬底401上。衬底401可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或者任何其他合适的材料。

在一些实施例中，NAND存储器串308包括垂直地延伸穿过层叠结构410的沟道结构。在一些实施方式中，沟道结构包括填充有(一种或多种)半导体材料(例如，作为半导体沟道)和(一种或多种)电介质材料(例如，作为存储器膜)的沟道孔。在一些实施方式中，半导体沟道包括硅，例如，多晶硅。在一些实施方式中，存储器膜是包括隧穿层、存储层(又称为“电荷捕获/存储层”)和阻挡层的复合电介质层。沟道结构可以具有圆柱形状(例如，柱形状)。根据一些实施方式，半导体沟道、隧穿层、存储层和阻挡层以此顺序从柱的中心朝向柱的外表面径向布置。隧穿层可以包括氧化硅、氮氧化硅或其任何组合。存储层可以包括氮化硅、氮氧化硅或其任何组合。阻挡层可以包括氧化硅、氮氧化硅、高介电常数(高k)电介质或其任何组合。在一个示例中，存储器膜可以包括氧化硅/氮氧化硅/氧化硅(ONO)的复合层。

返回参考图3b，外围电路302可以通过位线316、字线318、源极线314、BSG线315和TSG线313耦合到存储器阵列301。外围电路302可以包括任何合适的模拟、数字以及混合信号电路，以用于通过经由位线316、字线318、源极线314、BSG线315和TSG线313将电压信号和/或电流信号施加到每个目标存储单元306以及从每个目标存储单元306感测电压信号和/或电流信号来促进存储器阵列301的操作。外围电路302可以包括使用金属-氧化物-半导体(MOS)技术形成的各种类型的外围电路。例如，图5示出了一些示例性外围电路，外围电路302包括页缓冲器/感测放大器504、列解码器/位线驱动器506、行解码器/字线驱动器508、电压发生器510、控制逻辑单元512、寄存器514、接口516和数据总线518。应当理解，在一些示例中，还可以包括图5中未示出的附加外围电路。

页缓冲器/感测放大器504可以被配置为根据来自控制逻辑单元512的控制信号从存储器阵列301读取数据以及向存储器阵列301编程(写入)数据。在一个示例中，页缓冲器/感测放大器504可以存储要被编程到存储器阵列301的一个页320中的一页编程数据(写入数据)。在另一示例中，页缓冲器/感测放大器504可以执行编程验证操作，以确保数据已经被正确地编程到耦合到选定字线318的存储单元306中。在又一示例中，页缓冲器/感测放大器504还可以感测来自位线316的表示存储在存储单元306中的数据位的低功率信号，并且在读取操作中将小电压摆幅放大到可识别的逻辑电平。列解码器/位线驱动器506可以被配置为由控制逻辑单元512控制，并且通过施加从电压发生器510生成的位线电压来选择一个或多个NAND存储器串308。

行解码器/字线驱动器508可以被配置为由控制逻辑单元512控制，并且选择/取消选择存储器阵列301的存储块304并且选择/取消选择存储块304的字线318。行解码器/字线驱动器508还可以被配置为使用从电压发生器510生成的字线电压来驱动字线318。在一些实施方式中，行解码器/字线驱动器508还可以选择/取消选择并且驱动BSG线315和TSG线313。如下文详细描述的，行解码器/字线驱动器508被配置为对耦合到(一个或多个)选定字线318的存储单元306执行编程操作。电压发生器510可以被配置为由控制逻辑单元512控制，并且生成要被供应到存储器阵列301的字线电压(例如，读取电压、编程电压、通过电压、局部电压、验证电压等)、位线电压和源极线电压。

在一些具体实施例中，所述编程操作可以包括多个步骤，示例性的，所述编程操作可以包括位线设定步骤、编程执行步骤、编程恢复步骤。在进行编程操作后，还需要执行编程验证操作；在进行编程验证操作后，还需要执行编程验证恢复操作。在执行编程操作的位线设定步骤的过程中，可以对于未被选择的字线将电压维持在地电压GND。在执行编程操作的编程执行步骤的过程中，可以向未被选择的字线施加通过电压Vpass，并且向被选择的字线施加编程电压Vpgm。因此，可以对连接到被选择的字线的存储单元进行编程。在执行编程操作的编程恢复步骤的过程中，可以将施加在所有字线的电压降低到地电压GND。

在执行编程验证操作的过程中，可以向被选择的字线施加验证电压Vvrf，向未被选择的字线施加读取电压Vread。

在执行编程验证恢复操作的过程中，可以对未被选择的字线以及被选中的字线均执行使电压下降到地电压GND的恢复操作。

也就是说，在编程执行步骤中主要是向与被编程的存储单元耦接的字线施加编程电压，编程电压的施加过程可以是先施加编程起始电压，再逐次增加一个步进电压，并且在编程执行步骤中可以向未被选中的存储单元耦接的位线施加禁止电压。

控制逻辑单元512可以耦合到上文描述的每个外围电路，并且被配置为控制每个外围电路的操作。寄存器514可以耦合到控制逻辑单元512，并且包括状态寄存器、命令寄存器和地址寄存器，以用于存储用于控制每个外围电路的操作的状态信息、命令操作码(OP码)和命令地址。接口516可以耦合到控制逻辑单元512，并且充当控制缓冲器，以缓冲从主机(未示出)接收的控制命令并且并将其中继到控制逻辑单元512，以及缓冲从控制逻辑单元512接收的状态信息并且将其中继到主机。接口516还可以经由数据总线518耦合到列解码器/位线驱动器506，并且充当数据I/O接口和数据缓冲器，以缓冲数据并且将其中继到存储器阵列301或从存储器阵列301中继或缓冲数据。

本公开实施例提供了一种存储器装置，存储器装置的外围电路被配置为：先对第N条字线耦接的第一存储片的存储单元进行第一编程操作，在第一编程操作期间在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作，当超过第一态阈值电压上限的存储单元的数目首次大于第一预设值时，获取增加的步进电压的个数M，并根据所增加的步进电压的个数和固定补偿值得到第二编程起始电压，第二编程起始电压用于对第N条字线耦接的其余存储片的存储单元进行编程操作。

在一些具体示例中，所述第二编程起始电压为第一编程起始电压、M倍的步进电压以及固定补偿值之和。

可以理解的是，上述实施例提供的方案中，通过先对第N条字线耦接的第一存储片的存储单元进行目标态为第一态的编程操作，当P首次大于第一预设值时，获取增加的步进电压的个数M，根据所获得的M，对第N条字线耦接的除第一存储片之外的存储片的存储单元进行编程操作时的编程起始电压进行调整，使得对第N条字线耦接的其余存储片的存储单元进行目标态为第一态的编程操作时，可以不必施加多个脉冲逐次增加一个步进电压进行目标态为第一态的编程操作，从而可以节省编程时间，提高编程效率。

下面结合图6对本公开上述实施例进行详细阐述，在对第N条字线耦接的存储单元进行编程操作时，先对于第N条字线耦接的第一存储片的存储单元进行第一编程操作，当P首次大于第一预设值时获取增加的步进电压的个数M，在第一编程起始电压以及M倍的步进电压的基础上增加固定补偿值，从而调整第二编程起始电压，并将第二编程起始电压施加在第二存储片至第五存储片上进行第二编程操作。在对第N条字线耦接的存储单元的编程操作完成后，按照对第N条字线的编程方法继续进行第N+1条字线耦接的存储单元的编程操作。

进一步研究发现，如图7所示，不同字线耦接的存储单元的初始阈值电压存在差异，编程速度不同，图7中第一存储单元代表编程速度慢的存储单元的集合，第二存储单元代表编程速度快的存储单元的集合，从图7可以看出第一存储单元的初始阈值电压小于第二存储单元的初始阈值电压，第二存储单元的编程速度更快。由于不同字线耦接的存储单元的初始阈值电压存在差异，当这个差异小于一个步进电压时，由于动态编程起始电压(DSV，Dynamic Start Voltage)的最小调整幅度为一个步进电压，这种情况下并不能通过动态编程起始电压进行更精细的调整。而在动态编程起始电压的使用过程中，固定补偿值是一个全局的固定值，对于不同的初始阈值电压的情况下，尽管最终都可以满足动态编程起始电压的验证失败计数值标准，但是实际最终的阈值电压仍旧有着一定的差距。由于过编程(英文表达为Over Program)的情况是编程操作中不希望的，因此在固定补偿值这一值的选择上就会考虑到编程速度快的存储单元的情况，给一个绝对值较大的补偿值。这就使得其它慢的存储单元损失了一部分的编程起始电压，也导致了最终的编程时间有所损失。也就是说，在对不同的字线耦接的存储单元进行编程操作期间，固定补偿值均相同，而不同字线耦接的存储单元的编程速度存在差异，固定补偿值无法满足不同字线耦接的存储单元的不同需求，这样使得编程速度受到影响。

基于上述问题中的一个或多个，本公开实施例提供了另一种存储器装置，所述存储器装置包括存储器阵列以及与所述存储器阵列耦接的外围电路；

所述存储器阵列包括与第N条字线耦接的多个存储片，每个存储片包括多个存储单元；

所述外围电路被配置为：

对第N条字线耦接的至少一个第一存储片的存储单元施加第一编程起始电压，进行第一编程操作；其中，在所述第一编程操作期间，在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

获取阈值电压超过第一态阈值电压上限的存储单元的数目P；

在所述P首次大于第一预设值时，获取增加的步进电压的个数M；所述N、P、M均为正整数；

根据所述P和所述M，确定第二编程起始电压；

对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压，进行第二编程操作。

这里，第N条字线可以是存储器阵列中多条字线中的任一字线。

这里，所述P是在第一编程操作过程中逐次施加编程电压后都需要获取的，而M是在获取的P大于第一预设值时才去获取。

这里，第一态阈值电压上限可以参考图10进行理解，图10中的第二阈值电压Vt1对应于逻辑位100，这里的逻辑位100对应编程的第一态，而第二阈值电压Vt1对应一个电压值的范围，这个电压值的范围的上限即为所述第一态阈值电压上限。这里的第一态阈值电压上限的值与存储单元的类型有关，不同的存储单元类型的第一态阈值电压上限的值不同，示例性的，这里存储单元的类型包括但不限于SLC、MLC、TLC、QLC。

这里，至少一个第一存储片的存储单元可以是基于三方面的考虑所提取的第N条字线耦接的多个存储片中的部分存储片：一、能反映第N条字线耦接的存储单元的整体编程速度；二、能够有效提高编程速率；三、能够进行独立编程。

本公开实施例中，除了先对第N条字线耦接的至少一个第一存储片的存储单元进行第一编程操作，再对第N条字线耦接的除第一存储片之外的存储片的存储单元进行第二编程操作之外，还可以是先对第N条字线耦接的能够独立进行编程操作的任何区域的存储单元进行第一编程操作，再对第N条字线耦接的其它区域的存储单元进行第二编程操作。

在一些具体示例中，至少一个第一存储片可以是与第N条字线耦接的多个存储片中的一个存储片，示例性地，一个字线耦接了六个存储片，至少一个第一存储片可以是六个存储片中的一个存储片，如String0，对应地，除第一存储片之外的存储片可以是第N条字线耦接的剩余的存储片，如String1-5。至少一个第一存储片也可以是与第N条字线耦接的多个存储片中的两个存储片，如String0-String1，对应的，除第一存储片之外的存储片可以是剩余的存储片，如String2-String5。

这里，第一预设值的值可根据具体情况进行设定，第一预设值的设定标准是不产生窗口损失(英文表达为Margin Loss)，这里的窗口主要是指第一态波峰的上沿，这里的第一预设值不能设的过大，若第一预设值设的过大可能会出现过编程的情况，这样就损失了窗口。在一些具体示例中，可以通过设定不同的第一预设值，比较不同设定值情况下的窗口数据，保证窗口数据不会有损失即可。在一些具体示例中，所述第一预设值可以为200。需要说明的是，这里所给的第一预设值只是示例性的示范，并不用于限定本公开中第一预设值的值。

这里，对第N条字线耦接的至少一个第一存储片的存储单元进行目标态为第一态的编程操作时，可以采用步进式脉冲编程(ISPP，Incremental Step Pulse Program)的方式进行编程。图8为本公开一实施例采用ISPP的方式进行编程操作期间施加到字线上的字线电压示意图。

对于NAND型存储器而言，采用步进式脉冲编程进行写操作时，写操作是以页为单位进行的。以一个页里面的某个存储单元为例，开始编程后，先在该存储单元耦接的字线上加载一个起始编程电压Vpgm，然后在该存储单元耦接的字线上加载编程验证电压Vvf_0，验证是否编写到目标阈值电压；如果没有达到目标阈值电压，再用比起始编程电压高预设电压Vispp的电压编写，再加载编程验证电压Vvf_1，验证是否编写到目标阈值电压；重复以上过程，直到在验证步骤中发现这个存储单元的阈值电压已经被编写达到目标阈值电压，此时，该存储单元编程完成。在后续时间内，在该存储单元耦接的位线上施加编程抑制电压，使其不再被编程；当这个页所有存储单元的阈值电压均编写到目标阈值电压时，整个页的编写过程结束。通过上述步进式脉冲编程的方式进行编程可以获得更窄的最终阈值电压分布。

每个编程循环过程包括编程操作和编程验证操作。示例性的，在对第N条字线耦接的一个第一存储片的存储单元进行编程操作过程中，将第一编程起始电压Vpgm施加到被选中的字线，并且将通过电压Vpass施加到未被选中的字线。在编程验证操作过程中，将验证电压Vvfy施加到被选中的字线，并且将读取电压Vread施加到未被选中的字线。接下来进行下一个编程循环的编程操作过程，将第二编程电压Vpgm+Vispp施加到被选中的字线，并且将通过电压Vpass施加到未被选中的字线。这里，对于每个编程循环，编程电压比前一个编程循环中的编程电压大Vispp的量。

可以理解的是，本公开实施例中，动态编程起始电压被应用在编程过程中，该方法将第N条字线耦接的存储单元分两次进行编程操作，即先对第N条字线耦接的至少一个第一存储片的存储单元进行第一编程操作，第一编程操作期间的第一编程起始电压采用默认的起始电压，再对第N条字线耦接的除第一存储片之外的存储片的存储单元进行第二编程操作，在第二编程操作期间通过对第一编程操作的编程验证结果来调整第二编程操作的编程起始电压，以达到自适应调整编程速度的效果。因此，在对不同字线耦接的存储单元进行编程操作时，可以针对不同字线耦接的存储单元给出不同的编程起始电压，从而达到提高整体编程速度，提高编程效率的效果。

在一些实施例中，所述外围电路被配置为：

根据所述P所属的区间，确定第一补偿值；当所述P所属的区间的值越大，所述第一补偿值越小，且所述第一补偿值为负电压；所述区间中各存储单元的数目的平均值越大，所述区间的值越大；

将所述第一编程起始电压、M倍的步进电压以及第一补偿值之和作为所述第二编程起始电压。

可以理解的是，区间的值可以用区间中存储单元的数目的平均值来表示，当区间中存储单元的数目的平均值越大，则代表区间的值越大，则所给的第一补偿值的绝对值越大，即所给的补偿越大。

可以理解的是，当P首次大于第一预设值时，P值所属区间的值越大则代表至少一个第一存储片的存储单元的编程速度越快，也即第N条字线耦接的除第一存储片之外的存储片的其它存储单元的编程速度越快，因此需要给一个绝对值较大的补偿值使得第N条字线耦接的除第一存储片之外的存储片的存储单元不至于出现过编程的情况。这里的第一补偿值并非一个固定的值，而是根据第N条字线耦接的至少一个第一存储片的存储单元的编程验证结果，也即存储单元的编程速度，来动态调整第N条字线耦接的除第一存储片之外的存储片的存储单元的第一补偿值，从而动态调整第N条字线耦接的除第一存储片之外的存储片的存储单元的编程起始电压，从而使得整体的编程速度得以提高。

这里的第一补偿值为负电压可以理解为，先对第N条字线耦接的至少一个第一存储片的存储单元进行目标态为第一态的编程操作期间，当施加的编程电压使得P首次大于第一预设值时，增加的步进电压的个数为M，在逐次增加一个步进电压的编程操作过程中，代表此时的编程电压已是较合适的能将存储单元编程到失败比特率计数较低的电压，但此时还有部分存储单元的阈值电压大于目标态第一态的阈值电压的上限，因此需要在对除第一存储片之外的存储片的存储单元进行编程操作时，在增加M个步进电压的基础上适当降低(增加为负电压的第一补偿值)编程起始电压，从而使得在对除第一存储片之外的存储片的存储单元进行编程操作期间直接根据至少一个第一存储片的存储单元的编程情况调整第二编程起始电压，从而使得对除第一存储片之外的存储片的存储单元进行编程操作时，减少增加编程脉冲的次数，从而缩短编程操作的时间，提高编程效率。

在一些实施例中，所述外围电路被配置为：

根据所述P所属的区间，结合第一映射表，确定所述第一补偿值；所述第一映射表中存储了P的不同区间与不同第一补偿值的对应关系。

这里，根据结合图9进行理解，图9示例性的示出了第一映射表，该映射表反应了区间与第一补偿值的关系，不同的区间对应了不同的第一补偿值，在进行编程操作过程中，可以根据P首次大于第一预设值时，P在哪个区间内来确定第一补偿值具体的数值。示例性的，当P首次大于第一预设值时，P属于N1～N2区间内，则第一补偿值为第一补偿值-1；当P首次大于第一预设值时，P属于N2～N3区间内，则第一补偿值为第一补偿值-2；当P首次大于第一预设值时，P属于N3～N4区间内，则第一补偿值为第一补偿值-3。其中，第一补偿值-1、第一补偿值-2、第一补偿值-3不同。

在一些具体示例中，所述存储器装置还包括寄存器，所述寄存器用于存储第一映射表，所述寄存器可以设置于所述外围电路中。

在一些实施例中，所述存储单元的存储位数包括多位；所述第一态为编程态中阈值电压分布最靠近擦除态的阈值电压分布的编程态。

这里，所述存储单元的存储位数可以包括1位、2位、3位、4位，但不限于此。所述存储单元的存储位数包括1位时，每个存储单元是可以存储一位数据的单级单元(SLC)；存储单元的存储位数包括2位时，每个存储单元是可以存储两位数据的多级单元(MLC)；存储单元的存储位数包括3位时，每个存储单元是可以存储三位数据的三级单元(TLC)；存储单元的存储位数包括4位时，每个存储单元是可以存储四位数据的四级单元(QLC)。

以下以TLC为例进行简单说明。图10是3D-NAND器件的TLC中的数据存储的示意图。如图10中所示，TLC可以具有八个阈值电压Vt0-Vt7，并且这八个阈值电压Vt0-Vt7中的每者可以表示三个对应的逻辑位。例如，第一阈值电压Vt0对应于逻辑位000，并且第二阈值电压Vt1对应于逻辑位100，这里的逻辑位000对应擦除态。因而，通过将TLC的阈值电压调整至目标阈值电压，能够使TLC编程有对应的逻辑位。在TLC的编程操作完成时，可以执行接下来的验证操作，以验证TLC的阈值电压是否符合目标阈值电压。可以将TLC中存储的逻辑位进一步划分成三个逻辑页，即下页、中页和上页。例如，可以将TLC的第二阈值电压Vt1的逻辑位100进一步存储到下页、中页和上页内，其中，逻辑位1可以存储在上页内，第一逻辑位0可以存储在中页内，并且第二逻辑位0可以存储在下页内。这里的目标阈值电压为Vt1的编程态对应第一态。

在一些实施例中，所述外围电路被配置为：

在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作之后，对所述至少一个第一存储片的存储单元施加编程验证电压，以获取阈值电压超过第一态阈值电压上限的存储单元的数目P。

在一些实施例中，所述外围电路被配置为：

在所述P小于第一预设值时，逐次增加一个步进电压继续所述第一态的编程操作，直到所述P首次大于第一预设值。

可以理解的是，当所述P小于第一预设值时，逐次继续增加一个步进电压直到P首次大于第一预设值，这时获取所增加的总的步进电压的个数为M；再根据P和M确定第二编程起始电压。

在一些实施例中，所述外围电路被配置为：

在对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压之后，对第N+1条字线耦接的至少一个第一存储片的存储单元施加第三编起始电压，进行第三编程操作；其中，在所述第三编程操作期间，在第三编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

获取阈值电压超过所述第一态阈值电压上限的存储单元的数目Q；

当所述Q首次大于所述第一预设值时，获取增加的步进电压的个数S；所述Q、S均为正整数；

根据所述S和所述Q，确定第四编程起始电压；

对第N+1条字线耦接的除第一存储片之外的存储片的存储单元施加第四编程起始电压，进行第四编程操作。

这里，第N+1条字线可以是与第N条字线相邻的字线。示例性的，当编程操作的顺序为正向编程顺序时，第N+1条字线可以是位于第N条字线上部的字线；当编程操作的顺序为逆向编程顺序时，第N+1条字线可以是位于第N条字线下部的字线。这里的上部以及下部可以参考图4进行理解。这里，正向编程顺序为从下部选择栅极BSG最近的存储单元开始编程自下而上至离上部选择栅极TSG最近的存储单元结束，即从与下部选择栅极BSG相邻的存储单元向与上部选择栅极TSG相邻的存储单元依次编程。逆向编程顺序为从离上部选择栅极TSG最近的存储单元开始编程自上而下至离下部选择栅极BSG最近的存储单元结束，即从与上部选择栅极TSG相邻的存储单元向与下部选择栅极BSG相邻的存储单元依次编程。在一些具体示例中，对第N条字线耦接的至少一个第一存储片的存储单元进行目标态为第一态的第一编程操作中，所增加的步进电压的个数为M，对第N+1条字线耦接的至少一个第一存储片的存储单元进行目标态为第一态的第三编程操作中，所增加的步进电压的个数为S，其中，M与S的值可以相同，也可以不同，其是根据第N条字线与第N+1条字线的具体编程速度决定的。

在一些具体示例中，所述根据所述S和所述Q，确定第四编程起始电压，包括：

根据所述Q所属的区间确定第二补偿值；当所述P、Q属于同一区间时，所述第一补偿值和所述第二补偿值相同；当所述P、Q属于不同区间时，所述第一补偿值和所述第二补偿值不同。

所述第四编程起始电压等于第三编程起始电压、S倍的步进电压与第二补偿值之和。

可以理解的是，不同字线耦接的存储单元的编程速度存在差异，本公开实施例中，在对不同字线耦接的存储单元进行编程操作时，不同字线耦接的存储单元中超过第一态阈值电压上限的存储单元的数目首次大于第一预设值时，根据P和Q各自所属的区间确定第二编程起始电压和第四编程起始电压。

在一些实施例中，所述外围电路被配置为：

在所述第一编程操作期间，对所述第N条字线耦接的至少一个第一存储片的存储单元完成目标态为第一态的编程操作之后，对所述第N条字线耦接的至少一个第一存储片的存储单元开始目标态为其它态的编程操作；

在所述第二编程操作期间，对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压完成目标态为第一态的编程操作之后，对所述第N条字线耦接的除第一存储片之外的存储片的存储单元开始目标态为其它态的编程操作。

在一些实施例中，所述存储器装置包括三维NAND型存储器。

但本公开实施例中的存储器装置并不限于三维NAND型存储器。本公开实施例中，存储器装置可以是半导体存储器，包括但不限于三维NAND闪存(NAND Flash Memory)、垂直NAND闪存(Vertical NAND Flash Memory)、NOR闪存(NOR Flash Memory)、动态随机存储器(Dynamic Random Access Memory，DRAM)、铁电随机存储器(Ferroelectric RandomAccess Memory，FRAM)、磁性随机存储器(Magnetoresistive Random Access Memory，MRAM)、相变随机存储器(Phase Change Random Access Memory，PCRAM)、阻变随机存储器(Resistive Random Access Memory，RRAM)或纳米随机存储器(Nano Random AccessMemory，NRAM)等。

本公开实施例中，在采用动态编程起始电压的模式进行编程操作时，根据对至少一个第一存储片的存储单元进行第一编程操作时的编程验证结果满足P首次大于第一预设值时，阈值电压超过第一态阈值电压上限的存储单元数目来进行动态的调整补偿值，从而实现更加精细的第二编程起始电压的调整。由于采用了动态调整的补偿值进行补偿，避免了考虑到编程速度较快的存储单元不过编程而需要给出较大的补偿值的情况，从而可以提高整体的编程速度。

本公开实施例中，根据第一编程操作中，在满足P首次大于第一预设值的判断标准的基础上再根据P值来进行动态的补偿值进行补偿，P值越大，则进行的补偿值的绝对值越大，从而可以防止发生过编程。

本公开实施例提供了一种存储器装置，包括存储器阵列以及与所述存储器阵列耦接的外围电路；所述存储器阵列包括与第N条字线耦接的多个存储片，每个存储片包括多个存储单元；所述外围电路被配置为：对第N条字线耦接的至少一个第一存储片的存储单元施加第一编程起始电压，进行第一编程操作；其中，在所述第一编程操作期间，在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；获取阈值电压超过第一态阈值电压上限的存储单元的数目P；在所述P首次大于第一预设值时，获取增加的步进电压的个数M；所述N、P、M均为正整数；根据所述P和所述M，确定第二编程起始电压；对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压，进行第二编程操作。本公开实施例中，在对第N条字线耦接的除第一存储片之外的存储片的存储单元进行第二编程操作时，第二编程起始电压是根据P和M动态调整的，也就是说，第二编程起始电压的值并非是一个固定的值，而是根据第N条字线耦接的至少一个第一存储片的存储单元的编程验证结果进行动态调整的值，这样能够使得每条字线以更快的速度编程至目标态，从而使得整体的编程速度提高，从而提高编程效率。

本公开实施例还提供了一种存储器系统，所述存储器系统包括：

一个或多个如上述任一实施例中所述的存储器装置；以及

存储器控制器，其与所述存储器装置耦接并控制所述存储器装置。

这里，关于存储器系统的具体结构及组成可以参照前述图1、图2a、图2b中的存储器系统的相关结构及组成。为了简洁，这里不再赘述。

在一些实施例中，所述存储器系统包括存储卡或固态硬盘。

基于上述存储器装置，本公开实施例还提供了一种存储器装置的操作方法，如图11所示，所述方法包括：

步骤1101：对第N条字线耦接的至少一个第一存储片的存储单元施加第一编程起始电压，进行第一编程操作；其中，在所述第一编程操作期间，在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

步骤1102：获取阈值电压超过第一态阈值电压上限的存储单元的数目P；

步骤1103：在所述P首次大于第一预设值时，获取增加的步进电压的个数M；所述N、P、M均为正整数；

步骤1104：根据所述P和所述M，确定第二编程起始电压；

步骤1105：对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压，进行第二编程操作。

在一些实施例中，所述根据所述P和所述M，确定第二编程起始电压，包括：

根据所述P所属的区间，确定第一补偿值；当所述P所属的区间的值越大，所述第一补偿值越小，且所述第一补偿值为负电压；所述区间中各存储单元的数目的平均值越大，所述区间的值越大；

将所述第一编程起始电压、M倍的步进电压以及第一补偿值之和作为所述第二编程起始电压。

在一些实施例中，所述根据所述P所属的区间，确定第一补偿值，包括：

根据所述P所属的区间，结合第一映射表，确定所述第一补偿值；所述第一映射表中存储了P的不同区间与不同第一补偿值的对应关系。

在一些具体示例中，所述方法还包括：在进行第一编程操作之前，建立所述第一映射表。

在一些实施例中，所述存储单元的存储位数包括多位；所述第一态为编程态中阈值电压分布最靠近擦除态的阈值电压分布的编程态。

在一些实施例中，所述获取阈值电压超过第一态阈值电压上限的存储单元的数目P，包括：

在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作之后，对所述第N条字线耦接的至少一个第一存储片的存储单元施加编程验证电压，以获取阈值电压超过第一态阈值电压上限的存储单元的数目P。

在一些实施例中，所述方法还包括：

在所述P小于第一预设值时，逐次增加一个步进电压继续所述第一态的编程操作，直到所述P首次大于第一预设值。

在一些实施例中，所述方法还包括：

在对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压之后，对第N+1条字线耦接的至少一个第一存储片的存储单元施加第三编起始电压，进行第三编程操作；其中，在所述第三编程操作期间，在第三编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

获取阈值电压超过所述第一态阈值电压上限的存储单元的数目Q；

当所述Q首次大于所述第一预设值时，获取增加的步进电压的个数S；所述Q、S均为正整数；

根据所述S和所述Q，确定第四编程起始电压；

对第N+1条字线耦接的除第一存储片之外的存储片的存储单元施加第四编程起始电压，进行第四编程操作。

在一些具体示例中，所述根据所述S和所述Q，确定第四编程起始电压，包括：

根据所述Q所属的区间确定第二补偿值；当所述P、Q属于同一区间时，所述第一补偿值和所述第二补偿值相同；当所述P、Q属于不同区间时，所述第一补偿值和所述第二补偿值不同。

所述第四编程起始电压等于第三编程起始电压、S倍的步进电压与第二补偿值之和。

在一些实施例中，所述方法还包括：

在所述第一编程操作期间，对所述第N条字线耦接的至少一个第一存储片的存储单元完成目标态为第一态的编程操作之后，对所述第N条字线耦接的至少一个第一存储片的存储单元开始目标态为其它态的编程操作；

在所述第二编程操作期间，对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压完成目标态为第一态的编程操作之后，对所述第N条字线耦接的除第一存储片之外的存储片的存储单元开始目标态为其它态的编程操作。

下面结合图12对本公开上述实施例进行理解，在对第N条字线耦接的存储单元进行编程操作时，先对于第N条字线耦接的第一存储片的存储单元进行第一编程操作，当P首次大于第一预设值时获取增加的步进电压的个数M，并根据P值更新补偿值，在第一编程起始电压以及M倍的步进电压的基础上增加更新后的补偿值补偿值，从而调整第二编程起始电压，并将第二编程起始电压施加在第二存储片至第五存储片上进行第二编程操作。在对第N条字线耦接的存储单元的编程操作完成后，按照对第N条字线的编程方法继续进行第N+1条字线耦接的存储单元的编程操作。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。

本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种存储器装置，其特征在于，所述存储器装置包括存储器阵列以及与所述存储器阵列耦接的外围电路；

所述存储器阵列包括与第N条字线耦接的多个存储片，每个存储片包括多个存储单元；

所述外围电路被配置为：

对第N条字线耦接的至少一个第一存储片的存储单元施加第一编程起始电压，进行第一编程操作；其中，在所述第一编程操作期间，在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

获取阈值电压超过第一态阈值电压上限的存储单元的数目P；

在所述P首次大于第一预设值时，获取增加的步进电压的个数M；所述N、P、M均为正整数；

根据所述P和所述M，确定第二编程起始电压；

对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压，进行第二编程操作。

2.根据权利要求1所述的存储器装置，其特征在于，所述外围电路被配置为：

根据所述P所属的区间，确定第一补偿值；当所述P所属的区间的值越大，所述第一补偿值越小，且所述第一补偿值为负电压；所述区间中各存储单元的数目的平均值越大，所述区间的值越大；

将所述第一编程起始电压、M倍的步进电压以及第一补偿值之和作为所述第二编程起始电压。

3.根据权利要求2所述的存储器装置，其特征在于，所述外围电路被配置为：

根据所述P所属的区间，结合第一映射表，确定所述第一补偿值；所述第一映射表中存储了P的不同区间与不同第一补偿值的对应关系。

4.根据权利要求1所述的存储器装置，其特征在于，所述存储单元的存储位数包括多位；所述第一态为编程态中阈值电压分布最靠近擦除态的阈值电压分布的编程态。

5.根据权利要求1所述的存储器装置，其特征在于，所述外围电路被配置为：

在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作之后，对所述第N条字线耦接的至少一个第一存储片的存储单元施加编程验证电压，以获取阈值电压超过第一态阈值电压上限的存储单元的数目P。

6.根据权利要求1所述的存储器装置，其特征在于，所述外围电路被配置为：

在所述P小于第一预设值时，逐次增加一个步进电压继续所述第一态的编程操作，直到所述P首次大于第一预设值。

7.根据权利要求1所述的存储器装置，其特征在于，所述外围电路被配置为：

在对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压之后，对第N+1条字线耦接的至少一个第一存储片的存储单元施加第三编起始电压，进行第三编程操作；其中，在所述第三编程操作期间，在第三编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

获取阈值电压超过所述第一态阈值电压上限的存储单元的数目Q；

当所述Q首次大于所述第一预设值时，获取增加的步进电压的个数S；所述Q、S均为正整数；

根据所述S和所述Q，确定第四编程起始电压；

对第N+1条字线耦接的除第一存储片之外的存储片的存储单元施加第四编程起始电压，进行第四编程操作。

8.根据权利要求1所述的存储器装置，其特征在于，所述外围电路被配置为：

在所述第一编程操作期间，对所述第N条字线耦接的至少一个第一存储片的存储单元完成目标态为第一态的编程操作之后，对所述第N条字线耦接的至少一个第一存储片的存储单元开始目标态为其它态的编程操作；

在所述第二编程操作期间，对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压完成目标态为第一态的编程操作之后，对所述第N条字线耦接的除第一存储片之外的存储片的存储单元开始目标态为其它态的编程操作。

9.根据权利要求1所述的存储器装置，其特征在于，所述存储器装置包括三维NAND型存储器。

10.一种存储器系统，包括：

一个或多个如权利要求1至9中任一项所述的存储器装置；以及

存储器控制器，其与所述存储器装置耦接并控制所述存储器装置。

11.一种存储器装置的操作方法，其特征在于，包括：

对第N条字线耦接的至少一个第一存储片的存储单元施加第一编程起始电压，进行第一编程操作；其中，在所述第一编程操作期间，在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

获取阈值电压超过第一态阈值电压上限的存储单元的数目P；

在所述P首次大于第一预设值时，获取增加的步进电压的个数M；所述N、P、M均为正整数；

根据所述P和所述M，确定第二编程起始电压；

对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压，进行第二编程操作。

12.根据权利要求11所述的操作方法，其特征在于，所述根据所述P和所述M，确定第二编程起始电压，包括：

根据所述P所属的区间，确定第一补偿值；当所述P所属的区间的值越大，所述第一补偿值越小，且所述第一补偿值为负电压；所述区间中各存储单元的数目的平均值越大，所述区间的值越大；

将所述第一编程起始电压、M倍的步进电压以及第一补偿值之和作为所述第二编程起始电压。

13.根据权利要求12所述的操作方法，其特征在于，所述根据所述P所属的区间，确定第一补偿值，包括：

根据所述P所属的区间，结合第一映射表，确定所述第一补偿值；所述第一映射表中存储了P的不同区间与不同第一补偿值的对应关系。

14.根据权利要求11所述的操作方法，其特征在于，所述存储单元的存储位数包括多位；所述第一态为编程态中阈值电压分布最靠近擦除态的阈值电压分布的编程态。

15.根据权利要求11所述的操作方法，其特征在于，所述获取阈值电压超过第一态阈值电压上限的存储单元的数目P，包括：

在第一编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作之后，对所述第N条字线耦接的至少一个第一存储片的存储单元施加编程验证电压，以获取阈值电压超过第一态阈值电压上限的存储单元的数目P。

16.根据权利要求11所述的操作方法，其特征在于，所述方法还包括：

在所述P小于第一预设值时，逐次增加一个步进电压继续所述第一态的编程操作，直到所述P首次大于第一预设值。

17.根据权利要求11所述的操作方法，其特征在于，所述方法还包括：

在对第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压之后，对第N+1条字线耦接的至少一个第一存储片的存储单元施加第三编起始电压，进行第三编程操作；其中，在所述第三编程操作期间，在第三编程起始电压的基础上逐次增加一个步进电压进行目标态为第一态的编程操作；

获取阈值电压超过所述第一态阈值电压上限的存储单元的数目Q；

当所述Q首次大于所述第一预设值时，获取增加的步进电压的个数S；所述Q、S均为正整数；

根据所述S和所述Q，确定第四编程起始电压；

对第N+1条字线耦接的除第一存储片之外的存储片的存储单元施加第四编程起始电压，进行第四编程操作。

18.根据权利要求11所述的操作方法，其特征在于，所述方法还包括：

在所述第一编程操作期间，对所述第N条字线耦接的至少一个第一存储片的存储单元完成目标态为第一态的编程操作之后，对所述第N条字线耦接的至少一个第一存储片的存储单元开始目标态为其它态的编程操作；

在所述第二编程操作期间，对所述第N条字线耦接的除第一存储片之外的存储片的存储单元施加第二编程起始电压完成目标态为第一态的编程操作之后，对所述第N条字线耦接的除第一存储片之外的存储片的存储单元开始目标态为其它态的编程操作。

Images