CN115145340B - 带隙基准电压电路、集成电路以及电子设备 - Google Patents
带隙基准电压电路、集成电路以及电子设备 Download PDFInfo
- Publication number
- CN115145340B CN115145340B CN202210626139.1A CN202210626139A CN115145340B CN 115145340 B CN115145340 B CN 115145340B CN 202210626139 A CN202210626139 A CN 202210626139A CN 115145340 B CN115145340 B CN 115145340B
- Authority
- CN
- China
- Prior art keywords
- voltage
- capacitor
- circuit
- switch
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 200
- 238000010586 diagram Methods 0.000 description 16
- 101100299614 Homo sapiens PTPN13 gene Proteins 0.000 description 7
- 101100352663 Mus musculus Pnp gene Proteins 0.000 description 7
- 101150069896 PNP1 gene Proteins 0.000 description 7
- 102100033014 Tyrosine-protein phosphatase non-receptor type 13 Human genes 0.000 description 7
- 101150003852 pnp2 gene Proteins 0.000 description 7
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000010339 medical test Methods 0.000 description 2
- 101100244438 Alkaliphilus metalliredigens (strain QYMF) pnp3 gene Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本申请公开了一种带隙基准电压电路、集成电路以及电子设备，其中，带隙基准电压电路包括电压产生电路，用于生成第一电压；其中，所述第一电压为具有温度系数特性的电压；开关电容电路，连接于所述电压产生电路，所述开关电容电路包括电容单元，所述开关电容电路用于通过控制所述电容单元的状态生成电容电压；电压输出电路，用于根据所述第一电压和所述电容电压输出基准电压。从而本申请的带隙基准电压电路可以减小在输出的基准电压引入失调电压，降低失调电压的影响。
Description
技术领域
本申请涉及电子技术领域，更具体地，涉及一种带隙基准电压电路、集成电路以及电子设备。
背景技术
带隙基准电压源能提供一个宽电压范围、宽温度范围内的稳定基准电压，是各种模拟和混合信号电路系统中不可或缺的部分，被广泛应用在通信、医疗测试、图像音频等领域。
目前，带隙基准电压源通常包括电流镜和电阻，由于电流镜版图及电阻存在一定失配，会在输出的基准电压中引入失调电压，增大温度系数。
发明内容
鉴于上述问题，本发明提出了一种带隙基准电压电路、集成电路以及电子设备，以改善上述问题。
第一方面，本申请实施例提供了一种带隙基准电压电路，其中，该带隙基准电压电路包括：电压产生电路，用于生成第一电压；其中，所述第一电压为具有温度系数特性的电压；开关电容电路，连接于所述电压产生电路，所述开关电容电路包括电容单元，所述开关电容电路用于通过控制所述电容单元的状态生成电容电压；电压输出电路，用于根据所述第一电压和所述电容电压输出基准电压。
第二方面，本申请实施例还提供了一种集成电路，该集成电路包括上述第一方面所述的带隙基准电压电路。
第三方面，本申请实施例还提供了一种电子设备。该电子设备包括设备主体以及设于设备主体内的如上述第二方面所述的集成电路。
本发明提供的技术方案，带隙基准电压电路包括电压产生电路，用于生成第一电压；其中，所述第一电压为具有温度系数特性的电压；开关电容电路，连接于所述电压产生电路，所述开关电容电路包括电容单元，所述开关电容电路用于通过控制所述电容单元的状态生成电容电压；电压输出电路，用于根据所述第一电压和所述电容电压输出基准电压。从而带隙基准电压电路可以基于电容受制作工艺影响较小，从而可以减小在输出的基准电压引入的失调电压大小。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，而不是全部的实施例。基于本申请实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例及附图，都属于本发明保护的范围。
图1示出了传统结构带隙带隙基准电压电路的结构示意图。
图2示出了本申请实施例提供的一种带隙基准电压电路的结构示意图。
图3示出了本申请实施例提供的又一种带隙基准电压电路的结构示意图。
图4示出了本申请实施例提供的另一种带隙基准电压电路的结构示意图
图5示出了本申请实施例提供的还一种带隙基准电压电路的结构示意图。
图6示出了本申请实施例提供的再一种带隙基准电压电路的结构示意图
图7示出了本申请实施例提供的时钟信号的波形图。
图8示出了本申请实施例提供的又另一种带隙基准电压电路的结构示意图。
图9示出了本申请实施例提供的又再一种带隙基准电压电路的结构示意图。
图10示出了本申请实施例提供的一种带隙基准电压电路的结构示例图。
图11示出了本申请实施例提供的一种电路等效图。
图12示出了本申请实施例提供的又一种电路等效图。
图13示出了本申请一实施例提供的一种集成电路的结构示意图。
图14示出了本申请一实施例提供的一种电子设备的结构示意图。
具体实施方式
下面详细描述本申请的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性地，仅用于解释本申请，而不能理解为对本申请的限制。
为了使本技术领域的人员更好地理解本申请的方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本说明书中描述的参考“一种实施方式”或“一些实施方式”等意味着在本申请的一个或多个实施方式中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。需要指出的是，
本申请实施例中“连接”可以理解为电连接，两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如，A与B连接，既可以是A与B直接连接，也可以是A与B之间通过一个或多个其它电学元件间接连接。
带隙基准电压源能提供一个宽电压范围、宽温度范围内的稳定基准电压，是各种模拟和混合信号电路系统中不可或缺的部分，被广泛应用在通信、医疗测试、图像音频等领域。
传统的带隙基准电压源通常采用如图1所示的电路结构，运算放大器OP1的负反馈端使运算放大器OP1的正负两个输入端电压相等。不同电流密度下，双极晶体管PNP1、PNP2的基极-发射极电压差具有负的温度系数，作用在电阻R1上，产生的电流通过电流镜MP1、MP3镜像到电阻R2上，与具有正温度系数的双极晶体管PNP3的基极-发射极电压互相补偿，形成随温度变化小的基准电压。但是，在该电路结构中，由于电流镜MP1、MP3的版图存在失配，会使得输出电压中存在失调电压。而在CMOS工艺下，电阻R1、R2的比例会存在一定失配，也会在输出电压中引入失调电压，从而增大温度系数。
为了解决上述问题，发明人经过长期研究，提出了本申请实施例中的带隙基准电压电路、集成电路以及电子设备，带隙基准电压电路包括电压产生电路，用于生成第一电压；其中，所述第一电压为具有温度系数特性的电压；开关电容电路，连接于所述电压产生电路，所述开关电容电路包括电容单元，所述开关电容电路用于通过控制所述电容单元的状态生成电容电压；电压输出电路，用于根据所述第一电压和所述电容电压输出基准电压。本申请通过利用电容输出基准电压，相比传统的通过电阻输出基准电压的电路结构，可以减小在输出的基准电压引入的失调电压。
参照图2所示，图2示出了本申请实施例提供的一种带隙基准电压电路100。该带隙基准电压电路100包括电压产生电路110、开关电容电路120以及电压输出电路130。其中，电压产生电路110用于生成第一电压，第一电压为具有温度系数特性的电压，即第一电压可以是具有正温度系数的电压或具有负温度系数的电压开关电容电路120连接于电压产生电路110，开关电容电路120包括电容单元121，开关电容电路120用于通过控制电容单元121的状态生成电容电压。电压输出电路130用于根据第一电压和电容电压输出基准电压。
本发明实施例的带隙基准电压电路100利用无电阻的开关电容电路的设计输出基准电压，使得输出受器件工艺的影响较少的基准电压，从而可以减小在输出的基准电压中引入失调电压。
在一些实施例中，电压产生电路110还用于生成第二电压，第二电压为具有温度系数特性的电压，即第二电压可以是具有正温度系数的电压或具有负温度系数的电压。在本实施例中，第一电压和第二电压为温度系数相同的电压。第一电压与第二电压之差为具有与第一电压或者第二电压相反的温度系数的电压。开关电容电路可以根据第一电压和第二电压生成电容电压。
在一些实施例中，请参照图3，图3示出了本申请实施例提供的又一种带隙基准电压电路100。其中，开关电容电路120包括开关单元122，开关单元122用于控制电容单元121的状态。
如图4所示的另一种带隙基准电压电路100，开关单元122可以包括第一开关支路1221和第二开关支路1222。其中，第一开关支路1221导通、第二开关支路1222关断时，电容单元121放电以使该电容单元121的电荷量达到预设范围；第一开关支路1221关断、第二开关支路1222导通时，电容单元121分别连接于电压产生电路110和电压输出电路130，电容单元121充电以生成电容电压。
在本实施例中，可以通过控制第一开关支路1221和第二开关支路1222的连接状态，来控制电容单元121的状态。在第一开关支路1221导通、第二开关支路1222关断时，电容单元121可以处于放电状态，电容单元121上已存在的电荷量会逐渐减小，直至达到预设范围，作为一种实施方式，该预设范围可以约等于或等于零，此种状态下，电容单元121会一直放电，直至其电荷量约等于或等于零。在第一开关支路1221关断、第二开关支路1222导通时，电容单元121可以分别连接于电压产生电路110和电压输出电路130，从而使得电容单元121处于充电状态，让电容单元121能够通过充电生成相应的电容电压。
在一些实施例中，如图5所示的另一种带隙基准电压电路100，电容单元121可以包括第一电容C1和第二电容C2。则，电容电压包括第一电容电压和第二电容电压。其中，开关电容电路120控制第一电容C1和第二电容C2放电，以使第一电容C1和第二电容C2的电荷量分别达到预设范围，开关电容电路120控制第一电容C1和第二电容C2充电，以根据第一电压和第二电压生成与第一电容C1对应的第一电容电压和与第二电容C2对应的第二电容电压，电压输出电路130可以基于第一电容C1的电荷量和第二电容C2的电荷量，并根据第一电容电压和第二电容电压输出基准电压。
作为一种实施方式，带隙基准电压电路100可以通过控制第一开关支路1221和第二开关支路1222的连接状态，来控制第一电容C1和第二电容C2的状态。在第一开关支路1221导通、第二开关支路1222关断时，第一电容C1和第二电容C2均处于放电状态，第一电容C1和第二电容C2上已存在的电荷量会逐渐减小，直至其电荷量约等于或等于零。在第一开关支路1221关断、第二开关支路1222导通时，第一电容C1和第二电容C2均至少连接于电压输出电路130，第一电容C1和第二电容C2均处于充电状态，使得第一电容C1具有对应的第一电容电压，第二电容C2具有对应的第二电容电压，根据电荷守恒原理，电压输出电路130可以基于第一电容C1和第二电容C2充放电前后的电荷量之和，并根据第一电容电压和第二电容电压输出基准电压。
作为一种具体的示例，第一开关支路1221可以包括第一开关S1、第二开关S2、第三开关S3、第四开关S4。其中，第一开关S1与电压输出电路130的输出端连接，第二开关S2的一端分别与第二开关支路1222、第一电容C1连接，第二开关S2的另一端接地，第三开关S3的一端分别与第一电容C1、第二电容C2连接，第三开关S3的另一端接地，第四开关S4的一端分别与第二开关支路1222、第二电容C2连接，第四开关S4的另一端接地。第二开关支路1222可以包括第五开关S5、第六开关S6以及第七开关S7。其中，第五开关S5的一端与电压输出电路130的输入端连接，第五开关S5的另一端与第三开关S3的一端连接，第六开关S6的一端与电压产生电路110连接，第六开关S6的另一端分别与第一电容C1、第二开关S2的一端连接，第七开关S7的一端与电压输出电路130的输出端连接，第七开关S7的另一端分别与第二电容C2、第四开关S4的一端连接。
当第一开关S1、第二开关S2、第三开关S3、第四开关S4闭合，第五开关S5、第六开关S6、第七开关S7断开时，即第一开关支路1221接通，且第二开关支路1222关断时，第一电容C1和第二电容C2并联，且并未与电压产生电路110和电压输出电路130连接，即并未接入带隙基准电压电路100。此时，第一电容C1和第二电容C2均处于放电状态。
当第一电容C1和第二电容C2上的电荷量达到预设范围时，示例性的，当第一电容C1和第二电容C2上的电荷量均泄放至零时，第一开关S1、第二开关S2、第三开关S3、第四开关S4断开，第五开关S5、第六开关S6、第七开关S7闭合，即第一开关支路1221关断，第二开关支路1222接通，此时，第一电容C1和第二电容C2重新接入接入带隙基准电压电路100，从而进入充电状态，并生成与第一电容C1对应的第一电容电压和与第二电容C2对应的第二电容电压，根据电荷守恒原理，第一电容C1和第二电容C2在充放电前后的电荷量之和不变，待第一电容电压和第二电容电压稳定后，电压输出电路130可以基于第一电容C1的电荷量和第二电容C2的电荷量，并根据第一电容电压和第二电容电压输出基准电压。
在一些实施例中，如图6所示的还一种带隙基准电压电路100，其中，带隙基准电压电路100还可以包括时钟发生电路140，该时钟发生电路140用于向开关单元122提供时钟信号，以使开关单元122通过时钟信号控制电容单元121的状态。
作为一种实施方式，时钟信号可以包括第一时钟信号和第二时钟信号。其中，第一时钟信号可以用于控制开关单元122使电容单元121放电，即控制第一开关支路1221导通、第二开关支路1222关断，以使电容单元121放电；第二时钟信号可以用于控制开关单元以使电容单元121充电，即控制第一开关支路1221关断、第二开关支路1222导通，以使电容单元121充电；其中，第一时钟信号和第二时钟信号具有相反相位。例如，第一时钟信号、第二时钟信号的波形图如图7所示，初始阶段，第一时钟信号CLK1为高电平，第二时钟信号CLK2为低电平，电容单元121开始放电，当电容单元121的电荷量达到预设范围时，第一时钟信号CLK1变为低电平，第二时钟信号CLK2变为高电平，电容单元121开始充电，并产生电容电压，电压输出电路即可根据电压产生电路生成的第一电压以及电容电压，输出稳定的基准电压。
时钟发生电路140还可以设置在开关电容电路内部，在此不作限定。
在一些实施例中，如图8所示，电压输出电路130可以包括运算放大器OP1，该运算放大器OP1的第一输入端D1与电压产生电路110连接，运算放大器OP1的第二输入端D2、输出端D3与开关电容电路120连接。其中，电容单元121放电时，运算放大器OP1的输出端D3与第二输入端D2连接；电容单元121充电时，运算放大器OP1的输出端D3与第二输入端D2分别连接于电容单元121，用于输出基准电压。
在一些实施例中，如图9所示，电压产生电路110还可以包括电流镜电路111和温度补偿电路112。其中，电流镜电路111用于生成输入电流，温度补偿电路112用于根据电流镜电路111提供的输入电流生成第一电压以及第二电压。
作为一种实施方式，电流镜电路111可以包括第一电流支路、第二电流支路和第三电流支路。其中，第一电流支路、第二电流支路和第三电流支路的输入端连接于电源电压，第一电流支路根据电源电压生成输入电流，第二电流支路和第三电流支路的输出端分别与温度补偿电路112连接，并分别向温度补偿电路112输入第二输入电流和第三输入电流，其中，第二电流支路和第三电流支路分别向温度补偿电路112输入的第二输入电流和第三输入电流均镜像自输入电流
示例性的，第一电流支路至少包括第一晶体管，第二电流支路至少包括第一晶体管，第一晶体管至少包括第三晶体管。第一晶体管的源极、第二晶体管的源极、第三晶体管的源极均与电源电压连接，第一晶体管的栅极、第二晶体管的栅极与第三晶体管的栅极相互连接，并共接于第一晶体管的漏极，第一晶体管的漏极接地，第二晶体管的漏极分别与温度补偿电路112、电压输出电路130连接。第三晶体管的栅极与第二晶体管的栅极连接，第三晶体管的漏极分别与温度补偿电路112、开关电容电路120连接。带隙基准电压电路100通过第一晶体管生成输入电流，并由第二晶体管和第三晶体管分别镜像输入电流，并将镜像后的第二输入电流和第三输入电流分别输入至温度补偿电路112中。上述电流镜电路111的结构仅为示例，电流镜电路111还可以包括其他结构的电流镜，在此不作限定。
在一些实施例中，温度补偿电路112至少包括第一三极管单元和第二三极管单元，其中，第一三极管单元和第二三极管单元中的三级管个数比为1：N，N为正整数。第一三极管单元的发射极分别与电流镜电路111、电压输出电路130连接，第一三极管单元的基极、集电极接地。第二三极管单元的发射极分别与电流镜电路111、开关电容电路120连接，第二三极管单元的基极、集电极接地。其中，三极管的PN结发射极和基极的电压降具有负温度系数，而在不相等的电流密度下，第一三极管单元和第二三极管单元之间的电压差值具有正温度系数，那么，将正负两个温度系数的电压相加即可以得到随温度变化小的电压。本申请利用三级管的上述特性，配合开关电容电路，从而输出随温度变化小的基准电压。
为了更好了理解本申请，作为一种示例，请参照图10，该带隙基准电压电路100可以包括电流镜像电路111、温度补偿电路112、开关电容电路120、电压输出电路130以及时钟发生电路140。其中，电流镜电路111包括第一晶体管MP1、第二晶体管MP2以及第三晶体管MP3，MP2与MP3的个数相同。电压输出电路130包括运算放大器OP1。温度补偿电路112包括第一三极管单元PNP1以及第二三极管单元PNP2。PNP1与PNP2的个数比例为1：N。开关电容电路120可以包括第一电容C1、第二电容C2、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6以及第七开关S7。其中，时钟发生电路140可以包括第一时钟信号CLK1以及第二时钟信号CLK2，第一时钟信号CLK1和第二时钟信号CLK2的波形图如上述图7所示，具有相同的周期，相反的相位。
当开关S1、S2、S3、S4闭合，开关S5、S6、S7断开时，带隙基准电压100的电路等效图如图11所示。此时，第一电容C1和第二电容C2并联，且未与带隙基准电压电路100连接，第一电容C1和第二电容C2开始放电，直至第一电容C1和第二电容C2上存储的电荷被清零。此时，第一电容C1的电荷量Q1和第二电容C2的电荷量Q2之和为零，即Q1+Q2＝0。
运算放大器OP1的第二输入端与输入端连接，形成单位增益输出模式，运算放大器OP1输出电压为Vbe1。
当开关S5、S6、S7闭合，开关S1、S2、S3、S4断开时，带隙基准电压100的电路等效图如图12所示。此时，第一电容C1和第二电容C2均接入隙基准电压100，第一电容C1的一端连接于运算放大器OP1的输出端，另一端分别连接于运算放大器OP1的第二输入端和第二电容C2的一端，第二电容的另一端连接于第二三极管单元PNP2的发射极，第一电容C1和第二电容C2处于充电状态。
其中，第一输入电流为I0，由于PNP1与PNP2个数比为1：N，所以PNP1的发射极-基极电压(即第一电压)为：
PNP2的发射极-基极电压(即第二电压)为：
其中，I0是流经PNP1集电极的电流，IS是双极型晶体管的饱和电流，VT＝kT/q，k是玻尔兹曼常数，q是电子电荷，T是温度。
因此，PNP1与PNP2发射极-基极之间的电压差△Vbe为：
ΔVbe＝Vbe1-Vbe2＝VTln N
因为，运算放大器OP1的第一输入端、第二输入端电压相同，都为Vbe1，所以第一电容C1两端的电压(即第一电容电压)为：
U1＝Vbe2-Vbe1
第二电容C2两端的电压(即第二电容电压)为：
U2＝Vout-Vbe1
其中，Vout为带隙基准电压100输出的基准电压。
根据电荷守恒原理，第一电容C1和第二电容C2充放电前后的电荷量之和不变，且放电后Q1+Q2＝0，设第一电容C1和第二电容C2在充电后稳定状态下，其电容分别为C1和C2，则充电后，第一电容C1和第二电容C2的电荷量之和为：
Q1+Q2＝U1·C1+U2·C2＝0
即，
Q1+Q2＝(Vbe2-Vbe1)·C1+(Vout-Vbe1)·C2＝0
所以，运算放大器OP1的输出电压，即带隙基准电压100输出的基准电压Vout为：
因为三级管的发射极-基极之间的电压差具有负的温度系数，在不同电流密度下△Vbe具有正的温度系数，所以正负两个温度系数的电压相加就可以得到随温度变化小的基准电压，且该基准电压不同于传统的带隙基准电压电路的结构，用电容结构代替了电阻的结构，由于在CMOS工艺中电容比例精度较电阻比例精度高，可以减小在输出的基准中电压引入失调电压。
参照图13所示，图13示出了本申请一实施例提供的一种集成电路200，该集成电路200包括上述的带隙基准电压电路100。
参照图14所示，图14示出了本申请一实施例提供的一种电子设备300，该电子设备300包括设备主体以及上述的集成电路200。其中，集成电路200设于设备主体内。
本实施例中，电子设备300可以为移动电话或智能电话(例如，基于iPhone TM，基于Android TM的电话)，便携式游戏设备(例如Nintendo DS TM，PlayStation PortableTM，Gameboy Advance TM，iPhone TM)、膝上型电脑、PDA(Personal Digital Assistant，个人掌上电脑)、便携式互联网设备、音乐播放器以及数据存储设备，其他手持设备以及诸如手表、耳机、吊坠等，电子设备300还可以为其他的可穿戴设备(例如，诸如电子眼镜、电子衣服、电子手镯、电子项链、电子纹身或智能手表的头戴式设备(HMD))。
电子设备300还可以是多个电子设备300中的任何一个，多个电子设备300包括但不限于蜂窝电话、智能电话、其他无线通信设备、个人数字助理、音频播放器、其他媒体播放器、音乐记录器、录像机、照相机、其他媒体记录器、收音机、医疗设备、车辆运输仪器、计算器、可编程遥控器、寻呼机、膝上型计算机、台式计算机、打印机、上网本电脑、个人数字助理(PDA)、便携式多媒体播放器(PMP)、运动图像专家组(MPEG-1或MPEG-2)音频层3(MP3)播放器，便携式医疗设备以及数码相机及其组合。
综上所述，本申请提供的一种带隙基准电压电路、集成电路以及电子设备，带隙基准电压电路包括电压产生电路，用于生成第一电压；其中，所述第一电压为具有温度系数特性的电压；开关电容电路，连接于所述电压产生电路，所述开关电容电路包括电容单元，所述开关电容电路用于通过控制所述电容单元的状态生成电容电压；电压输出电路，用于根据所述第一电压和所述电容电压输出基准电压。从而本申请的带隙基准电压电路可以减小在输出的基准电压引入失调电压，输出较为稳定的基准电压。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不驱使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (9)
1.一种带隙基准电压电路，其特征在于，所述带隙基准电压电路包括：
电压产生电路，用于生成第一电压；其中，所述第一电压为具有温度系数特性的电压；
开关电容电路，连接于所述电压产生电路，所述开关电容电路包括电容单元，所述开关电容电路用于通过控制所述电容单元的状态生成电容电压；所述电容单元包括第一电容和第二电容；
电压输出电路，用于根据所述第一电压和所述电容电压输出基准电压；
其中，所述开关电容电路包括开关单元，所述开关单元包括第一开关支路和第二开关支路；所述第一开关支路导通、所述第二开关支路关断时，所述电容单元放电以使所述电容单元的电荷量达到预设范围；所述第一开关支路关断、所述第二开关支路导通时，所述电容单元分别连接于所述电压产生电路和所述电压输出电路，所述电容单元充电以生成所述电容电压；
所述第一开关支路包括第一开关、第二开关、第三开关、第四开关，所述第一开关与所述电压输出电路的输出端连接，所述第二开关的一端分别与所述第二开关支路、所述第一电容连接，所述第二开关的另一端接地，所述第三开关的一端分别与所述第一电容、所述第二电容连接，所述第三开关的另一端接地，所述第四开关的一端分别与所述第二开关支路、所述第二电容连接，所述第四开关的另一端接地；
所述第二开关支路包括第五开关、第六开关以及第七开关，所述第五开关的一端与所述电压输出电路的输入端连接，所述第五开关的另一端与所述第三开关的一端连接，所述第六开关的一端与所述电压产生电路连接，所述第六开关的另一端分别与所述第一电容、所述第二开关的一端连接，所述第七开关的一端与所述电压输出电路的输出端连接，所述第七开关的另一端分别与所述第二电容、所述第四开关的一端连接。
2.根据权利要求1所述的带隙基准电压电路，其特征在于，所述电压产生电路还用于生成第二电压；其中，所述第二电压为具有温度系数特性的电压；
所述开关电容电路根据所述第一电压和所述第二电压生成所述电容电压。
3.根据权利要求2所述的带隙基准电压电路，其特征在于，所述电容单元包括第一电容和第二电容；所述电容电压包括第一电容电压和第二电容电压；
所述开关电容电路控制所述第一电容和所述第二电容放电，以使所述第一电容和所述第二电容的电荷量分别达到所述预设范围；
所述开关电容电路控制所述第一电容和所述第二电容充电，以根据所述第一电压和所述第二电压生成与所述第一电容对应的第一电容电压和与所述第二电容对应的第二电容电压；
所述电压输出电路基于所述第一电容的电荷量和所述第二电容的电荷量，并根据所述第一电容电压和所述第二电容电压输出所述基准电压。
4.根据权利要求1所述的带隙基准电压电路，其特征在于，所述带隙基准电压电路还包括时钟发生电路，所述时钟发生电路用于向所述开关单元提供时钟信号，以使所述开关单元通过所述时钟信号控制所述电容单元的状态。
5.根据权利要求4所述的带隙基准电压电路，其特征在于，所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号用于控制所述第一开关支路导通、所述第二开关支路关断，以使所述电容单元放电；所述第二时钟信号用于控制所述第一开关支路关断、所述第二开关支路导通，以使所述电容单元充电，其中，所述第一时钟信号和所述第二时钟信号具有相反相位。
6.根据权利要求1所述的带隙基准电压电路，其特征在于，所述电压输出电路包括运算放大器，所述运算放大器的第一输入端与所述电压产生电路连接，所述运算放大器的第二输入端、输出端分别与所述开关电容电路连接；
所述电容单元充电时，所述运算放大器的输出端与所述第二输入端分别连接于所述电容单元，用于输出所述基准电压。
7.根据权利要求1所述的带隙基准电压电路，其特征在于，所述电压产生电路包括电流镜电路和温度补偿电路；
所述电流镜电路用于生成输入电流；
所述温度补偿电路用于根据所述输入电流生成第一电压以及第二电压。
8.一种集成电路，其特征在于，包括权利要求1至7任一项所述的带隙基准电压电路。
9.一种电子设备，其特征在于，包括设备主体以及设于所述设备主体内的如上述权利要求8所述的集成电路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210626139.1A CN115145340B (zh) | 2022-06-02 | 2022-06-02 | 带隙基准电压电路、集成电路以及电子设备 |
| PCT/CN2023/095725 WO2023231828A1 (zh) | 2022-06-02 | 2023-05-23 | 带隙基准电压电路、集成电路以及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210626139.1A CN115145340B (zh) | 2022-06-02 | 2022-06-02 | 带隙基准电压电路、集成电路以及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115145340A CN115145340A (zh) | 2022-10-04 |
| CN115145340B true CN115145340B (zh) | 2023-12-19 |
Family
ID=83407035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210626139.1A Active CN115145340B (zh) | 2022-06-02 | 2022-06-02 | 带隙基准电压电路、集成电路以及电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115145340B (zh) |
| WO (1) | WO2023231828A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115145340B (zh) * | 2022-06-02 | 2023-12-19 | 芯海科技（深圳）股份有限公司 | 带隙基准电压电路、集成电路以及电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8461912B1 (en) * | 2011-12-20 | 2013-06-11 | Atmel Corporation | Switched-capacitor, curvature-compensated bandgap voltage reference |
| CN103412596A (zh) * | 2013-07-18 | 2013-11-27 | 电子科技大学 | 一种基准电压源 |
| CN103970173A (zh) * | 2014-05-15 | 2014-08-06 | 无锡中星微电子有限公司 | 带隙基准电压电路 |
| CN110794914A (zh) * | 2019-08-30 | 2020-02-14 | 南京中感微电子有限公司 | 一种带隙基准电压产生电路 |
| CN210983126U (zh) * | 2019-12-19 | 2020-07-10 | 西安航天民芯科技有限公司 | 一种基于开关电容的电压基准源电路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2893982B2 (ja) * | 1991-03-25 | 1999-05-24 | 松下電器産業株式会社 | 電源装置 |
| JP4400145B2 (ja) * | 2003-08-28 | 2010-01-20 | セイコーエプソン株式会社 | 電源装置 |
| CN102176188A (zh) * | 2011-03-30 | 2011-09-07 | 上海北京大学微电子研究院 | 带隙基准电压产生电路 |
| CN104242925B (zh) * | 2013-06-18 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 频率产生装置、方法与设备 |
| CN103399611B (zh) * | 2013-07-10 | 2014-12-03 | 电子科技大学 | 高精度无电阻带隙基准电压源 |
| CN103412606B (zh) * | 2013-07-18 | 2015-02-18 | 电子科技大学 | 一种带隙基准电压源 |
| CN103440014B (zh) * | 2013-08-27 | 2014-11-05 | 电子科技大学 | 连续输出全集成开关电容带隙基准电路 |
| CN107368140A (zh) * | 2017-09-01 | 2017-11-21 | 无锡泽太微电子有限公司 | 利用开关电容减小失调电压的带隙基准电路 |
| CN111026222A (zh) * | 2019-12-19 | 2020-04-17 | 西安航天民芯科技有限公司 | 一种基于开关电容的电压基准源电路 |
| CN113126687A (zh) * | 2019-12-30 | 2021-07-16 | 海安集成电路技术创新中心 | 带隙基准电压产生电路 |
| CN114185390A (zh) * | 2021-12-08 | 2022-03-15 | 杭州海康威视数字技术股份有限公司 | 带隙基准电压源电路、集成电路和电子设备 |
| CN115145340B (zh) * | 2022-06-02 | 2023-12-19 | 芯海科技（深圳）股份有限公司 | 带隙基准电压电路、集成电路以及电子设备 |
-
2022
- 2022-06-02 CN CN202210626139.1A patent/CN115145340B/zh active Active
-
2023
- 2023-05-23 WO PCT/CN2023/095725 patent/WO2023231828A1/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8461912B1 (en) * | 2011-12-20 | 2013-06-11 | Atmel Corporation | Switched-capacitor, curvature-compensated bandgap voltage reference |
| CN103412596A (zh) * | 2013-07-18 | 2013-11-27 | 电子科技大学 | 一种基准电压源 |
| CN103970173A (zh) * | 2014-05-15 | 2014-08-06 | 无锡中星微电子有限公司 | 带隙基准电压电路 |
| CN110794914A (zh) * | 2019-08-30 | 2020-02-14 | 南京中感微电子有限公司 | 一种带隙基准电压产生电路 |
| CN210983126U (zh) * | 2019-12-19 | 2020-07-10 | 西安航天民芯科技有限公司 | 一种基于开关电容的电压基准源电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023231828A1 (zh) | 2023-12-07 |
| CN115145340A (zh) | 2022-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110325926B (zh) | 时间至数字转换器 | |
| US10852756B2 (en) | Low dropout voltage regulator integrated with digital power gate driver | |
| Duong et al. | Multiple-loop design technique for high-performance low-dropout regulator | |
| US7948304B2 (en) | Constant-voltage generating circuit and regulator circuit | |
| US7078958B2 (en) | CMOS bandgap reference with low voltage operation | |
| US10033402B2 (en) | Low power analog to digital converter | |
| US5204612A (en) | Current source circuit | |
| US20070252640A1 (en) | Voltage regulator outputting positive and negative voltages with the same offsets | |
| CN115145340B (zh) | 带隙基准电压电路、集成电路以及电子设备 | |
| CN108258897B (zh) | 电荷泵装置和操作电荷泵装置的方法 | |
| US11029718B2 (en) | Low noise bandgap reference apparatus | |
| JP2012075092A (ja) | 発振回路およびそれを用いた半導体装置 | |
| CN107272811B (zh) | 一种低温度系数基准电压源电路 | |
| CN115549675A (zh) | 振荡器电路 | |
| WO2018218450A1 (zh) | 振荡电路及用户设备 | |
| US11476817B2 (en) | Low-power and area-efficient gain-bandwidth tripler amplifier | |
| CN210431350U (zh) | 一种新型温度补偿振荡器 | |
| CN110601658B (zh) | 低电压vco的控制电压范围的自动补偿 | |
| TWI361343B (en) | Voltage reference circuit | |
| CN108462485B (zh) | 一种延时电路及电子装置 | |
| US20240103557A1 (en) | Bandgap circuit with low power consumption | |
| CN111446949A (zh) | 上电复位电路和集成电路 | |
| CN116633116B (zh) | 低功耗电流源、电流源电路、芯片及具有其的电子设备 | |
| CN115981403A (zh) | 基准电路及集成电路 | |
| CN109283966B (zh) | 一种时钟电路及终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |