CN115132114A - 频率补偿方法、补偿电路及显示装置 - Google Patents
频率补偿方法、补偿电路及显示装置 Download PDFInfo
- Publication number
- CN115132114A CN115132114A CN202210727558.4A CN202210727558A CN115132114A CN 115132114 A CN115132114 A CN 115132114A CN 202210727558 A CN202210727558 A CN 202210727558A CN 115132114 A CN115132114 A CN 115132114A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- frequency
- system clock
- value
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种频率补偿方法、补偿电路及显示装置,该频率补偿方法包括:根据参考时钟信号在多个时间段中的每个时间段内判断系统时钟信号的频率值是否偏移目标频率值;当系统时钟信号在一个时间段内的频率值偏移目标频率值时根据偏移量调整系统时钟信号的频率,其中,每个时间段对应的时长等于参考时钟信号的N个时钟周期的时长,N为大于等于1的整数。在振荡器输出的时钟频率发生变化时能够对其输出的时钟频率进行实时补偿,使得振荡器即使在工作电压和/或工作温度发生变化时仍能够进行期望频率的时钟输出,有利于实现显示装置的高速度、高精度和高质量驱动。
Description
技术领域
本发明涉及电子电路技术领域,具体涉及一种频率补偿方法、补偿电路及显示装置。
背景技术
精确频率源对于许多电子系统和设备的操作是极为重要的。频率源在电子设备内用作为定时元,并也用作为本地振荡器(LO)来把电子设备调谐到期望的通信信道。
以显示装置为例,现有的显示装置中通常设置有振荡器来为显示装置的驱动器提供工作时钟。但由于振荡器输出的时钟频率容易受工作电压和环境温度变化的影响,使得显示装置的驱动器接收信号的速度在振荡器受电压或温度变化的影响会变快(或变慢),准确度也会下降,容易造成驱动器读写显示数据发生异常,无法满足显示装置对显示数据读写的高速度、高精度的驱动要求。
因此,有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
为了解决上述技术问题,本发明提供了一种频率补偿方法、补偿电路及显示装置,可以在振荡器输出的时钟频率发生变化时根据其正常状态下的时钟频率对其输出的时钟频率进行实时补偿,使得振荡器即使在工作电压和/或工作温度发生变化时仍能够进行期望频率的时钟输出,有利于实现显示装置的高速度、高精度和高质量驱动。
根据本发明第一方面,提供了一种频率补偿方法,包括:根据参考时钟信号在多个时间段中的每个时间段内判断系统时钟信号的频率值是否偏移目标频率值;
当系统时钟信号在一个时间段内的频率值偏移所述目标频率值时根据偏移量调整所述系统时钟信号的频率,
其中,每个时间段对应的时长等于所述参考时钟信号的N个时钟周期的时长,N为大于等于1的整数。
可选地,所述参考时钟信号具有固定频率,且所述参考时钟信号的频率值小于所述目标频率值。
可选地,根据标准的MIPI LP信号生成所述参考时钟信号。
可选地,根据参考时钟信号在多个时间段中的每个时间段内判断系统时钟信号的频率值是否偏移目标频率值的方法包括:
对所述系统时钟信号的脉冲个数进行计数;
根据计数结果比较所述系统时钟信号在每个时间段内的脉冲个数是否与目标计数值相同,并根据比较结果判断每个时间段内所述系统时钟信号的频率值是否偏移目标频率值,
其中,所述目标计数值等于所述系统时钟信号在参考时间段内的脉冲个数值;所述参考时间段对应所述参考时钟信号的N个时钟周期,且在所述参考时间段内,所述系统时钟信号的频率为所述目标频率值。
可选地,当所述系统时钟信号在一个时间段内的频率值大于所述目标频率值时,减小所述系统时钟信号的频率;
当所述系统时钟信号在一个时间段内的频率值小于所述目标频率值时,增大所述系统时钟信号的频率。
根据本发明第二方面,提供了一种频率补偿电路,包括:频率比较模块,被配置为根据参考时钟信号在多个时间段中的每个时间段内判断系统时钟信号的频率值是否偏移目标频率值,并计算偏移量;
频率补偿模块,被配置为根据所述频率比较模块的判断结果和所述偏移量生成频率调节指令,所述频率调节指令用于触发实现对所述系统时钟信号的频率的调整,
其中,每个时间段对应的时长等于所述参考时钟信号的N个时钟周期的时长,N为大于等于1的整数。
可选地,所述频率比较模块包括:
第一计数器,被配置为对所述系统时钟信号的脉冲个数进行计数;
频率比较单元,被配置为响应于对所述第一计数器在每个时间段内的计数值与目标计数值的比较而判断所述系统时钟信号在每个时间段内的频率值是否偏移目标频率值;
偏移量计算单元,被配置为计算所述第一计数器在每个时间段内的计数值和所述目标计数值的差值,以获得所述偏移量,
其中,所述目标计数值为所述第一计数器在参考时间段内的计数值;所述参考时间段对应所述参考时钟信号的N个时钟周期,且在所述参考时间段内,所述系统时钟信号的频率为所述目标频率值。
可选地,所述第一计数器被配置为接收所述系统时钟信号和所述参考时钟信号,并在所述参考时钟信号的每N个时钟周期开始时,对所述系统时钟信号的脉冲个数进行重新计数,其中,所述第一计数器的每个输出结果均表示所述第一计数器在对应时间段内的计数值。
可选地,所述第一计数器被配置为接收所述系统时钟信号;以及所述频率比较模块还包括:第二计数器和差值计算单元;
所述第二计数器被配置为对所述参考时钟信号的脉冲个数进行计数;
所述差值计算单元被配置为接收所述第一计数器和所述第二计数器的计数值,并计算所述第一计数器在所述第二计数器的计数值发生第M次变化时刻的计数值与所述第一计数器在所述第二计数器的计数值发生第M+N次变化时刻的计数值的差值,以表征所述第一计数器在对应时间段内的计数值并进行输出,其中,M为正整数。
根据本发明第三方面,提供了一种显示装置,包括:显示面板;
如上所述的频率补偿电路,用于根据参考时钟信号对所述系统时钟信号进行频率补偿,以使得所述系统时钟信号具有目标频率值;
驱动器,用于根据所述系统时钟信号驱动所述显示面板。
采用本发明的技术方案,可以在振荡器输出的时钟频率发生变化时进行实时的频率补偿,使得振荡器即使在工作电压和/或工作温度发生变化时仍能够进行期望频率的时钟输出,有利于实现显示装置的高速度、高精度和高质量驱动。
应当说明的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
图1示出根据本发明实施例提供的一种显示装置的结构示意图;
图2示出根据本发明实施例提供的频率补偿方法的结构示意图;
图3示出根据本发明第一实施例提供的频率补偿电路的结构示意图;
图4示出根据本发明第二实施例提供的频率补偿电路的结构示意图;
图5示出根据本发明实施例提供的系统时钟信号和参考时钟信号的时序波形示意图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是,本发明可以通过不同的形式来实现,并不限于本文所描述的实施例。相反的,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
图1示出根据本发明实施例提供的一种显示装置的结构示意图。
如图1所示,本发明实施例所公开的显示装置包括第一时钟信号生成电路100、驱动器300和显示面板400。其中,第一时钟信号生成电路100用于提供具有目标频率值的系统时钟信号CLK1。驱动器300用于根据该系统时钟信号CLK1驱动显示面板400。例如,根据驱动器300可根据该系统时钟信号CLK1读写显示数据,进而实现对显示面板400的显示驱动。此外,该系统时钟信号CLK1还可作为显示装置中一些存储器电路、接口电路、数字电路等的工作时钟。为保证显示装置的正常运行,通常需要第一时钟信号生成电路100提供频率恒定的系统时钟信号CLK1。
第一时钟信号生成电路100通常可由振荡器实现,但振荡器在工作时其输出频率会随电压和温度的变化而变化,从而导致系统时钟信号CLK1的频率无法恒定,影响显示装置的显示质量。
针对此,本发明实施例在显示装置中还设置有频率补偿电路200。该频率补偿电路200主要通过将一常量时钟信号作为参考时钟信号(记为CLK2),来对系统时钟信号CLK1的频率进行实时的检测,并在检测到系统时钟信号CLK1的频率偏移目标频率值时生成相应的频率调节指令,来控制第一时钟信号生成电路100调整其输出的系统时钟信号CLK1的频率至目标频率。通过该频率补偿电路200,可以在系统时钟信号的频率发生变化时根据目标频率值对其频率进行实时补偿,使得振荡器即使在工作电压和/或工作温度发生变化时仍能够进行期望频率的时钟信号输出,有利于实现显示装置的高速度、高精度和高质量驱动。
图2示出根据本发明实施例提供的频率补偿方法的结构示意图,如图2所示,该频率补偿方法包括执行如下步骤:
在步骤S1中,根据参考时钟信号在多个时间段中的每个时间段内判断系统时钟信号的频率值是否偏移目标频率值。
在步骤S2中,当系统时钟信号在一个时间段内的频率值偏移目标频率值时根据偏移量调整系统时钟信号的频率。
本发明实施例中,参考时钟信号具有固定频率,且参考时钟信号的频率值小于目标频率值,以及参考时钟信号的每个时钟周期均对应一个时间段。示例性地,参考时钟信号可响应于应用处理器(AP)提供的标准的MIPI LP信号而生成。
示例性地,步骤S1进一步包括:对系统时钟信号的脉冲个数进行计数;根据计数结果比较系统时钟信号在每个时间段内的脉冲个数是否与目标计数值相同,并根据比较结果判断每个时间段内系统时钟信号的频率值是否偏移目标频率值。其中,目标计数值等于系统时钟信号在参考时间段内的脉冲个数值,以及参考时间段对应参考时钟信号的N个时钟周期,且在参考时间段内,系统时钟信号的频率为目标频率值。
进一步地,具体实施时,频率补偿方法中的步骤的具体实施可参见如下的频率补偿电路实施例。
图3示出根据本发明第一实施例提供的频率补偿电路的结构示意图,图4示出根据本发明第二实施例提供的频率补偿电路的结构示意图,图5示出根据本发明实施例提供的系统时钟信号和参考时钟信号的时序波形示意图。
实施例一
本发明实施例所公开的频率补偿电路如图3所示。
本示例中,频率补偿电路200包括频率比较模块210、频率补偿模块220以及参考时钟信号生成电路230。其中,频率比较模块210被配置为根据参考时钟信号CLK2在多个时间段中的每个时间段内判断系统时钟信号CLK1的频率值是否偏移目标频率值,并计算偏移量。频率补偿模块220被配置为根据频率比较模块210的判断结果和计算的偏移量生成频率调节指令至第一时钟信号生成电路100,以控制第一时钟信号生成电路100对系统时钟信号CLK1的频率的调整。
参考时钟信号CLK2为一常量时钟信号,即参考时钟信号CLK2具有固定频率,且参考时钟信号CLK2的频率值小于系统时钟信号CLK1的目标频率值。其中,每个时间段对应的时长等于参考时钟信号CLK2的N个时钟周期的时长,N为大于等于1的整数。可以理解,当N为1时,,频率比较模块210即根据参考时钟信号CLK2在参考时钟信号CLK2的每个时钟周期内判断系统时钟信号CLK1的频率值是否偏移目标频率值。
示例性地,参考时钟信号CLK2可由参考时钟信号生成电路230根据标准的MIPI LP信号提供。其中,MIPI LP信号为由应用处理器(AP)发送的符合移动行业处理器接口(Mobile Industry Processor Interface,简称:MIPI)协议标准的低功耗(LP)命令。基于该MIPI LP信号可方便创建准确的常量时钟来作为参考时钟信号CLK2,并保持恒定的计时。
由于参考时钟信号CLK2具有固定频率,因此参考时钟信号CLK2的每个时钟周期的时钟长度也是相同的。进而,本发明实施例中可以把参考时钟信号CLK2的每N个时钟周期均对应作为一个时间段来对系统时钟信号CLK1的频率进行检测。通过在参考时钟信号CLK2的每N个时钟周期内都对系统时钟信号CLK1的当前频率进行一次检测,相当于实现了对系统时钟信号CLK1的频率的实时检测,有利于实现对系统时钟信号CLK1的频率的实时补偿。需要说明的是,参考时钟信号CLK2的时钟频率即参考时钟信号CLK2的每个时钟周期的时长或数值N应根据实际需要进行合理设定,以满足对频率检测准确度和实时性的不同需求。
本示例中,频率比较模块210进一步包括:第一计数器211、频率比较单元212和偏移量计算单元213。第一计数器211被配置为对系统时钟信号CLK1的脉冲个数进行计数,以此来表征系统时钟信号CLK1的频率。频率比较单元212被配置为响应于对第一计数器211在每个时间段内的计数值与目标计数值的比较而判断系统时钟信号在每个时间段内的频率值是否偏移目标频率值。偏移量计算单元213被配置为计算第一计数器211在每个时间段内的计数值和目标计数值的差值,以获得偏移量并输出至频率补偿模块220。
本示例中,第一计数器211具体被配置为分别接收系统时钟信号CLK1和参考时钟信号CLK2,并在参考时钟信号CLK2的每N个时钟周期开始时对系统时钟信号CLK1的脉冲个数进行重新计数,以及输出相应的计数结果。
例如,第一计数器211可在参考时钟信号CLK2的第M个下降沿(或上升沿)的触发下从零开始计数,当参考时钟信号CLK2的第M+N个下降沿(或上升沿)到来时,第一计数器211将在这一时间段(即参考时钟信号CLK2的N个时钟周期)内的计数值输出至频率比较单元,并将计数值清零后重新开始计数。本示例中,第一计数器211在参考时钟信号CLK2的每N个时钟周期内均执行上述操作。也即是说,本示例中第一计数器211的每个输出结果均表示第一计数器211在对应时间段内的计数值。其中,M为正整数。
本示例中,目标计数值对应第一计数器211在参考时间段内的计数值。该参考时间段同样对应参考时钟信号CLK2的N个时钟周期,且在该参考时间段内,系统时钟信号CLK1的频率为目标频率值。具体实施时,可设置参考时钟信号CLK2的合适的相邻N个时钟周期为参考时间段,可通过对在该参考时间段内获得的系统时钟信号CLK1的脉冲个数的计数值进行缓存,以此来获得第一计数器211在后续每个时间段内的目标计数值。当然,也可通过计算直接设定该目标计数值。本发明对此不做限定。
示例性地,以N等于1为例,参考图5,其中,时间段D可作为一个参考时间段。在时间段D内,系统时钟信号CLK1的频率未受到电压和/或温度变化的影响,此时系统时钟信号CLK1还具有目标频率值。可选地,可在该时间段D内对系统时钟信号CLK1的脉冲个数进行计数并缓存,以此来获得第一计数器211在每个时间段内的目标计数值。也可直接根据系统时钟信号CLK1的目标频率值和参考时钟信号的频率值直接计算出在参考时钟信号CLK2的每N个时钟周期内,具有目标频率值的系统时钟信号CLK1的脉冲个数,以此来获得第一计数器211在每个时间段内的目标计数值。
当第一计数器211在一个时间段内对系统时钟信号CLK1的脉冲个数的计数值大于目标计数值时,表示系统时钟信号CLK1在该时间段内的频率值大于目标频率值,系统时钟信号CLK1在该时间段内的频率值偏移了目标频率值。此时,频率补偿模块220可根据偏移量计算单元213计算获得的偏移量生成第一频率调节指令,控制第一时钟信号生成电路100减小系统时钟信号CLK1的频率至目标时钟频率。
当第一计数器211在一个时间段内对系统时钟信号CLK1的脉冲个数的计数值小于目标计数值时,表示系统时钟信号CLK1在该时间段内的频率值小于目标频率值,系统时钟信号CLK1在该时间段内的频率值也偏移了目标频率值。此时,频率补偿模块220可根据偏移量计算单元213计算获得的偏移量生成第二频率调节指令,控制第一时钟信号生成电路100增大系统时钟信号CLK1的频率至目标时钟频率。
当第一计数器211在一个时间段内对系统时钟信号CLK1的脉冲个数的计数值等于目标计数值时,表示系统时钟信号CLK1在该时间段内的频率值等于目标频率值,系统时钟信号CLK1在该时间段内的频率值未偏移了目标频率值。此时,频率补偿模块220可根据偏移量计算单元213计算获得的偏移量(此时偏移量为零)生成第三频率调节指令,控制第一时钟信号生成电路100保持系统时钟信号CLK1的频率不变。
参考图5,假设通过计数获得系统时钟信号CLK1在时间段D内的脉冲个数为N1(即目标计数值为N1),而通过计数获得系统时钟信号CLK1在时间段E内的脉冲个数为N2(即第一计数器211在时间段E内的计数值为N2,且N2小于N1,N1和N2均为正整数),也即是说,系统时钟信号CLK1在时间段E内的频率受到影响降低了,此时偏移量计算单元213通过计算可获得第一计数器211在时间段E内的计数值和目标计数值相差N1-N2,以及系统时钟信号CLK1在时间段E内的频率的偏移量为(N1-N2)/t,t为参考时钟信号CLK2的一个时钟周期的长度。进而频率补偿模块220可生成第二频率调节指令,控制第一时钟信号生成电路100将系统时钟信号CLK1的频率增大(N1-N2)/t,以使得系统时钟信号CLK1在下一时间段F内的频率可以等于目标频率值。
实施例二
本发明实施例所公开的频率补偿电路如图4所示。
其中,本实施例所公开的频率补偿电路200具有和前述实施例一中基本相同的结构,其相同之处可参考前述实施例一中的相关描述进行理解,此处不再赘述。
区别之处在于:本示例中,频率比较模块210包括:第一计数器211、第二计数器214、差值计算单元215、频率比较单元212和偏移量计算单元213。本示例中,第一计数器211仅接收系统时钟信号CLK1,并被配置为对系统时钟信号CLK1的脉冲个数进行持续计数。第二计数器214被配置为对参考时钟信号CLK2的脉冲个数进行计数。差值计算单元215被配置为接收第一计数器211和第二计数器214的计数值,并计算第一计数器211在第二计数器214的计数值发生第M次变化时刻的计数值与第一计数器211在第二计数器214的计数值发生第M+N次变化时刻的计数值的差值,以表征第一计数器211在对应时间段内的计数值,并输出至频率比较单元212。后续频率比较单元212和偏移量计算单元213的工作过程与前述实施例一相同,具体不再赘述。
示例性地,假设第二计数器214的计数值仅在参考时钟信号CLK2的下降沿到来时发生变化。差值计算单元215接收第一计数器211和第二计数器214持续输出的计数值,并记录第一计数器211在第二计数器214的计数值发生第M次变化的时刻(即参考时钟信号CLK2的第M个下降沿对应的时刻,如图5中的t1时刻)下的计数值(记为N21),以及记录第一计数器211在第二计数器214的计数值发生第M+N次变化的时刻(即参考时钟信号CLK2的第M+N个下降沿对应的时刻,如图5中的t2时刻)下的计数值(记为N22),通过计算这两个计数值的差值即可获得第一计数器211在一时间段内(即对应参考时钟信号CLK2的第M个下降沿至第M+N个下降沿之间的N个CLK2的时钟周期内)对系统时钟信号CLK1的脉冲个数的计数值。换言之,第一计数器211在时间段E内的计数值N2=N22-N21。
本发明通过以参考时钟信号CLK2的N个时钟周期为一个时间段,并在每个时间段内均对系统时钟信号CLK1的频率进行检测和调节,能够实现对系统时钟信号CLK1的频率的实时检测和补偿,有利于实现显示装置的高速度、高精度和高质量驱动。
需要说明的是,本发明所公开的频率补偿电路处可应用于上述显示装置中来对显示装置中的系统时钟信号进行频率补偿外,也可应用于其他装置中来对该装置中的时钟源进行频率补偿以确保其系统时钟信号的频率恒定。同理,该频率补偿电路中的参考时钟信号也可由其他信号充当或辅助提供,只要确保该信号的频率小于系统时钟信号且恒定即可。本发明对此不做限定。
最后应说明的是:显然,上述实施例仅仅是为清楚地说明本发明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (10)
1.一种频率补偿方法,其特征在于,包括:
根据参考时钟信号在多个时间段中的每个时间段内判断系统时钟信号的频率值是否偏移目标频率值;
当系统时钟信号在一个时间段内的频率值偏移所述目标频率值时根据偏移量调整所述系统时钟信号的频率,
其中,每个时间段对应的时长等于所述参考时钟信号的N个时钟周期的时长,N为大于等于1的整数。
2.根据权利要求1所述的频率补偿方法,其特征在于,所述参考时钟信号具有固定频率,且所述参考时钟信号的频率值小于所述目标频率值。
3.根据权利要求1所述的频率补偿方法,其特征在于,根据标准的MIPI LP信号生成所述参考时钟信号。
4.根据权利要求1所述的频率补偿方法,其特征在于,根据参考时钟信号在多个时间段中的每个时间段内判断系统时钟信号的频率值是否偏移目标频率值的方法包括:
对所述系统时钟信号的脉冲个数进行计数;
根据计数结果比较所述系统时钟信号在每个时间段内的脉冲个数是否与目标计数值相同,并根据比较结果判断每个时间段内所述系统时钟信号的频率值是否偏移目标频率值,
其中,所述目标计数值等于所述系统时钟信号在参考时间段内的脉冲个数值;所述参考时间段对应所述参考时钟信号的N个时钟周期,且在所述参考时间段内,所述系统时钟信号的频率为所述目标频率值。
5.根据权利要求1所述的频率补偿方法,其特征在于,当所述系统时钟信号在一个时间段内的频率值大于所述目标频率值时,减小所述系统时钟信号的频率;
当所述系统时钟信号在一个时间段内的频率值小于所述目标频率值时,增大所述系统时钟信号的频率。
6.一种频率补偿电路,其特征在于,包括:
频率比较模块,被配置为根据参考时钟信号在多个时间段中的每个时间段内判断系统时钟信号的频率值是否偏移目标频率值,并计算偏移量;
频率补偿模块,被配置为根据所述频率比较模块的判断结果和所述偏移量生成频率调节指令,所述频率调节指令用于触发实现对所述系统时钟信号的频率的调整,
其中,每个时间段对应的时长等于所述参考时钟信号的N个时钟周期的时长,N为大于等于1的整数。
7.根据权利要求6所述的频率补偿电路,其特征在于,所述频率比较模块包括:
第一计数器,被配置为对所述系统时钟信号的脉冲个数进行计数;
频率比较单元,被配置为响应于对所述第一计数器在每个时间段内的计数值与目标计数值的比较而判断所述系统时钟信号在每个时间段内的频率值是否偏移目标频率值;
偏移量计算单元,被配置为计算所述第一计数器在每个时间段内的计数值和所述目标计数值的差值,以获得所述偏移量,
其中,所述目标计数值为所述第一计数器在参考时间段内的计数值;所述参考时间段对应所述参考时钟信号的N个时钟周期,且在所述参考时间段内,所述系统时钟信号的频率为所述目标频率值。
8.根据权利要求7所述的频率补偿电路,其特征在于,所述第一计数器被配置为接收所述系统时钟信号和所述参考时钟信号,并在所述参考时钟信号的每N个时钟周期开始时,对所述系统时钟信号的脉冲个数进行重新计数,其中,所述第一计数器的每个输出结果均表示所述第一计数器在对应时间段内的计数值。
9.根据权利要求7所述的频率补偿电路,其特征在于,所述第一计数器被配置为接收所述系统时钟信号;以及所述频率比较模块还包括:第二计数器和差值计算单元;
所述第二计数器被配置为对所述参考时钟信号的脉冲个数进行计数;
所述差值计算单元被配置为接收所述第一计数器和所述第二计数器的计数值,并计算所述第一计数器在所述第二计数器的计数值发生第M次变化时刻的计数值与所述第一计数器在所述第二计数器的计数值发生第M+N次变化时刻的计数值的差值,以表征所述第一计数器在对应时间段内的计数值并进行输出,其中,M为正整数。
10.一种显示装置,其特征在于,包括:
显示面板;
第一时钟信号生成电路,用于提供系统时钟信号;
如权利要求6-9中任一项所述的频率补偿电路,用于根据参考时钟信号对所述系统时钟信号进行频率补偿,以使得所述系统时钟信号具有目标频率值;
驱动器,用于根据所述系统时钟信号驱动所述显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210727558.4A CN115132114A (zh) | 2022-06-24 | 2022-06-24 | 频率补偿方法、补偿电路及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210727558.4A CN115132114A (zh) | 2022-06-24 | 2022-06-24 | 频率补偿方法、补偿电路及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115132114A true CN115132114A (zh) | 2022-09-30 |
Family
ID=83379360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210727558.4A Pending CN115132114A (zh) | 2022-06-24 | 2022-06-24 | 频率补偿方法、补偿电路及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115132114A (zh) |
-
2022
- 2022-06-24 CN CN202210727558.4A patent/CN115132114A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2451391C2 (ru) | Схемное устройство и способ измерения дрожания тактового сигнала | |
US9134752B2 (en) | Time measurement device, micro-controller and method of measuring time | |
US7778093B2 (en) | Memory control circuit capable of dynamically adjusting deglitch windows, and related method | |
CN112506266B (zh) | 芯片时钟源的计时校准方法、装置及带有时钟源的芯片 | |
CN114665848A (zh) | 占空比校准电路及方法、芯片和电子设备 | |
US8471617B2 (en) | Duty cycle correction in a delay-locked loop | |
JP3338776B2 (ja) | 半導体装置 | |
US8289095B1 (en) | Jitter compensated numerically controlled oscillator | |
CN115132114A (zh) | 频率补偿方法、补偿电路及显示装置 | |
EP1612942A1 (en) | A fractional divider system and method | |
CN111653236B (zh) | 一种显示装置 | |
JPH11153630A (ja) | 不正確なクロック信号の測定及び補償方法及び装置 | |
US7428287B2 (en) | Method and device for synchronizing data transmission between two circuits | |
CN107612539B (zh) | 一种电平转化器的时钟输入信号异常的处理方法 | |
US20030223523A1 (en) | Signal-controlling apparatus and image-forming apparatus | |
KR19990014277A (ko) | 일정한 주기의 신호에 동기하여 오차가 없는 펄스 신호를 생성 및 출력하는 펄스 신호 생성 장치 및 그의 방법 | |
CN109697964B (zh) | 时序控制器装置及其垂直起始脉冲产生方法 | |
US6473865B1 (en) | Apparatus comprising clock control circuit, method of controlling clock signal and device using internal clock signal synchronized to external clock signal | |
US7800997B2 (en) | Method and apparatus for generating frequency-multiplied frequency generator signal used in optical drive | |
US11158278B2 (en) | Display component compensation method and device for frequency of spread-spectrum component and charging time | |
JPH04178047A (ja) | スキュー補償方式 | |
KR200212557Y1 (ko) | 피씨 표준시간 보정장치 | |
US20230033295A1 (en) | Communication device, industrial machine, and communication method | |
JP3281800B2 (ja) | 可変遅延線回路 | |
US7397294B2 (en) | Charge pump clock generating circuit and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |