CN115117980A - 一种低噪声的电路 - Google Patents

Abstract

本申请包括一种低噪声的电路，具体涉及电池供电技术领域。在该电路中，输入电源依次通过第一电流源以及第一电容接地；输入电源依次通过第一电流源以及第三开关管接地；输入电源依次通过第一电流源与第一比较器的同相输入端连接；第一比较器的反相输入端接入按照指定周期变化的比较电压；输入电源还依次通过第一开关管、第一电阻以及第二开关管接地；输入电源还依次通过第一开关管以及第二电容接地；输入电源还控制第三开关管的导通状态；输入电源还依次通过第一开关管、第二反相模块以及第三反相模块连接至抖频输出端。上述电路生成的抖频信号将固定开关频率上的电磁干扰噪声分散到周围频段上，减小了电池充电电路的电磁干扰噪声。

Description

一种低噪声的电路

技术领域

本发明涉及电池供电技术领域，具体涉及一种低噪声的电路。

背景技术

电池充电电路通常由半导体集成电路控制芯片及其外围电路构成。

图1示出了一种本领域常见的电池充电电路结构，该充电电路包括控制芯片U1、功率电感L1、主功率开关管M11和M12等。在如图1所示的电池充电电路中，该电池充电电路通常具有固定的开关频率，以实现电池充电电路的正常工作。

但以固定的开关频率实现电池充电电路的正常工作时，这种工作模式会导致电池充电电路在主功率开关管M11和M12进行开关切换时，产生较大的电磁干扰噪声，现急需提出一种可降低电磁干扰噪声的充电电路。

发明内容

本申请实施例提供一种低噪声的电路，可以减小温度对电路的影响，所述电路包括输入电源、第一比较器、第一反相模块、第二反相模块以及第三反相模块；

所述输入电源依次通过第一电流源以及第一电容接地；

所述输入电源还依次通过第一电流源以及第三开关管接地；

所述输入电源还依次通过第一电流源与所述第一比较器的同相输入端连接；所述第一比较器的反相输入端接入按照指定周期变化的比较电压；

所述第一比较器的输出端分别控制第一开关管以及第二开关管的导通状态；所述输入电源还依次通过第一开关管、第一电阻以及第二开关管接地；所述第一开关管与所述第二开关管的导通条件相反；

所述输入电源还依次通过第一开关管以及第二电容接地；

所述输入电源还依次通过第一开关管以及第二反相模块连接至所述第三开关管，以控制第三开关管的导通状态；

所述输入电源还依次通过第一开关管、第二反相模块以及第三反相模块连接至抖频输出端。

在一种可能的实现方式中，所述第一反相模块包括奇数个的反相器；所述第二反相模块包括偶数个的反相器；所述第三反相模块包括偶数个的反相器。

在一种可能的实现方式中，所述第一开关管为PMOS管；所述第二开关管为NMOS管；所述第三开关管为NMOS管；

所述第一比较器的输出端通过第一反相模块分别与第一开关管以及第二开关管的栅极连接；

所述输入电源还依次通过第一开关管以及第二反相模块连接至第三开关管的栅极。

在一种可能的实现方式中，所述第一开关管为PNP三极管；所述第二开关管为NPN三极管；所述第三开关管为NPN三极管。

在一种可能的实现方式中，所述第一比较器的反相输入端与比较电压生成模块的输出端连接；所述比较电压生成模块用于输出按照指定周期变化的比较电压。

在一种可能的实现方式中，所述比较电压生成模块中包括第二比较器、第三比较器以及SR触发器；

所述输入电源依次通过第二电流源以及第五开关管连接至所述比较电压生成模块的输出端；

所述比较电压生成模块的输出端还依次通过第四开关管以及第三电流源接地；

所述比较电压生成模块的输出端分别与第二比较器的同相输入端以及第三比较器的反相输入端连接；

所述第二比较器的反相输入端接入第一电压；所述第三比较器的同相输入端接入第二电压；

所述第二比较器的输出端接入SR触发器的第一端；所述第三比较器的输出端接入SR触发器的第二端；

所述SR触发器的第三端分别控制第四开关管以及第五开关管的导通状态；

所述比较电压生成模块的输出端还通过第三电容接地。

在一种可能的实现方式中，所述SR触发器的第一端为R端；所述SR触发器的第二端为S端；所述SR触发器的第三端为Q端。

在一种可能的实现方式中，所述第四开关管为NMOS管；所述第五开关管为PMOS管。

在一种可能的实现方式中，所述输入电源通过第二电流源连接至第五开关管的源极；所述第五开关管的漏极通过所述比较电压生成模块的输出端与第四开关管的漏极连接；所述第四开关管的源极通过第三电流源接地；

所述第五开关管的漏极还连接至第三比较器的反相输入端；

所述SR触发器的Q端分别与第四开关管以及第五开关管的栅极连接。

在一种可能的实现方式中，所述第四开关管为NPN三极管；所述第五开关管为PNP三极管。

在一种可能的实现方式中，所述第二电流源与所述第三电流源的输出电流值相同。

本申请提供的技术方案可以包括以下有益效果：

在电池充电电路中设置抖频电路，在该抖频电路中输入电源依次通过第一电流源以及第一电容接地；输入电源还依次通过第一电流源以及第三开关管接地；输入电源还依次通过第一电流源与第一比较器的同相输入端连接；第一比较器的反相输入端接入按照指定周期变化的比较电压；第一比较器的输出端分别控制第一开关管以及第二开关管的导通状态；输入电源还依次通过第一开关管、第一电阻以及第二开关管接地；第一开关管与第二开关管的导通条件相反；输入电源还依次通过第一开关管以及第二电容接地；输入电源还依次通过第一开关管以及第二反相模块连接至第三开关管，以控制第三开关管的导通状态；输入电源还依次通过第一开关管、第二反相模块以及第三反相模块连接至抖频输出端。通过上述电路，第一比较器的反相输入端接入按照指定周期变化的比较电压，此时比较电压可以与第一电容上的电压进行比较，当第一电容上的电压升高到大于比较电压时，则抖频电路的抖频输出端输出高电平；当第一电容上的电压降低到小于比较电压时，则抖频输出端输出低电平，而由于比较电压是按周期变化的，因此抖频输出端输出的抖频信号的频率也是随着周期变化的，从而得到频率可变的抖频信号，将该抖频信号输入控制芯片的开关频率设置模块中，即可使得电池充电电路工作时的开关频率在一定范围内周期性地变化，从而将固定开关频率上的电磁干扰噪声分散到周围频段上，减小了电池充电电路的电磁干扰噪声。

上述方案中，还通过在抖频电路中设置多个作用不同的反相器，从而确保抖频电路快速且正确地响应，同时大大提高了抖频电路的输出电流能力；

上述方案中，通过对第一电容的充放电电路、第二电容的充放电电路和第三电容的充放电电路的充放电时间进行配合设计，从而确保抖频电路输出的正确性和可靠性；

上述方案中，还可以通过调节第二电容放电到0的时间，即可实现对输出的抖频信号高电平持续时间的调节。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了一种本领域常见的电池充电电路结构。

图2是根据本申请一个示例性实施例示出的一种低噪声的电路的结构示意图。

图3示出了本申请实施例涉及的一种比较电压的电压变化示意图。

图4示出了本申请实施例涉及的一种抖频电路的工作波形图。

图5是根据本申请一个示例性实施例示出的一种低噪声的电路的结构示意图。

图6示出了本申请实施例涉及的一种比较电压生成模块的结构示意图。

图7示出了本申请实施例涉及的一种比较电压生成模块所生成的比较电压的电压波形图。

具体实施方式

下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图2是根据本申请一个示例性实施例示出的一种低噪声的电路的结构示意图，且通过在电路中设置如图2所示的电路结构作为抖频电路，生成抖频信号以输入至控制芯片中的开关频率设置模块中，可降低电路的噪声。如图2所示，该电路包括输入电源VCC、第一比较器E1、第一反相模块、第二反相模块以及第三反相模块；

该输入电源依次通过第一电流源I1以及第一电容C1接地；

该输入电源还依次通过第一电流源I1以及第三开关管M3接地；

该输入电源还依次通过第一电流源I1与该第一比较器E1的同相输入端连接；该第一比较器E1的反相输入端接入按照指定周期变化的比较电压V5；

该第一比较器E1的输出端分别控制第一开关管M1以及第二开关管M2的导通状态；该输入电源还依次通过第一开关管M1、第一电阻R1以及第二开关管M2接地；该第一开关管M1与该第二开关管M2的导通条件相反；

该输入电源VCC还依次通过第一开关管M1以及第二电容C2接地；

该输入电源VCC还依次通过第一开关管M1以及第二反相模块连接至该第三开关管M3，以控制第三开关管M3的导通；

该输入电源VCC还依次通过第一开关管M1、第二反相模块以及第三反相模块连接至抖频输出端。

在一种可能的实现方式中，该第一反相模块包括奇数个的反相器；该第二反相模块包括偶数个的反相器；该第三反相模块包括偶数个的反相器。

在一种可能的实现方式中，该第一开关管M1为PMOS管；该第二开关管M2为NMOS管；该第三开关管M3为NMOS管；

该第一比较器的输出端通过第一反相模块分别与第一开关管M1以及第二开关管M2的栅极连接；

该输入电源VCC还依次通过第一开关管M1以及第二反相模块连接至第三开关管M3的栅极。

在一种可能的实现方式中，该第一开关管为PNP三极管；该第二开关管为NPN三极管；该第三开关管为NPN三极管。

上述电路的工作原理如下所示：

设第一反相模块通过第一反相器inv1实现，第二反相模块由第二反相器inv2以及第三反相器inv3串联实现，第三反相模块由第四反相器inv4以及第五反相器inv5实现；且该第一开关管为PMOS管；该第二开关管为NMOS管；该第三开关管为NMOS管；

输入电源VCC通过第一电流源I1向第一电容C1充电，此时，第一电容C1上的电压V6升高，且电压V6输入第一比较器E1的同相输入端，同时，比较电压V5输入第一比较器E1的反相输入端，因此，当第一电容C1上的电压V6低于比较电压V5时，第一比较器E1输出低电平，第一反相器inv1输出高电平，此时，第一开关管M1关断，第二开关管M2导通，第二反相器inv2输入端为低电平，该低电平经过第二反相器inv2和第三反相器inv3后，输入第三开关管M3的控制端和第四反相器inv4的输入端，因此，第三开关管M3为关断状态，且抖频输出端的抖频信号Vf为低电平；

当第一电容C1上的电压V6升高到大于比较电压V5时，第一比较器E1输出高电平，第一反相器inv1输出低电平，此时，第一开关管M1导通，第二开关管M2关断，输入电源VCC通过第一开关管M1向第二电容C2快速充电，第二反相器inv2输入端迅速变为高电平，因此，该高电平经过第二反相器inv2和第三反相器inv3后，输入第三开关管M3的控制端和第四反相器inv4的输入端，从而导通第三开关管M3，第一电容C1通过第三开关管M3迅速放电，且抖频输出端的抖频信号Vf为高电平；

此时，第一电容C1上的电压降低，当第一电容C1上的电压降低到低于比较电压V5时，第一比较器E1输出低电平，第一反相器inv1输出高电平，此时，第一开关管M1关断，第二开关管M2导通，第二电容C2通过第二开关管M2和第一电阻R1放电，当第二电容C2放电到0时，第二反相器inv2输入端变为低电平，因此，该低电平经过第二反相器inv2和第三反相器inv3后，输入第三开关管M3的控制端和第四反相器inv4的输入端，从而关断第三开关管M3，且使得抖频输出端的抖频信号Vf为低电平；

之后，输入电源VCC继续通过第一电流源I1向第一电容C1充电，抖频电路进入下一次循环的工作模态。

请参考图3，其示出了本申请实施例涉及的一种比较电压的电压变化示意图。如图3所示，该比较电压V5可以按照周期上下变化。

请参考图4，其示出了本申请实施例涉及的一种抖频电路的工作波形图。如图4所示，DS的波形为比较电压V5的波形；GND的波形为控制芯片地线的波形，即始终为低电平；DS与GND之间的波形为第一电容C1的充放电波形，其中上升波形为第一电容C1上的充电波形，该上升波形的斜率由第一电容C1和第一电流源I1决定；下降波形为第一电容C1的放电波形，该下降波形的斜率由第一电容C1决定，且由于第一电容C1直接通过第三开关管M3放电，因此，下降斜率大于充电斜率；Vf的波形为抖频输出端输出的抖频信号Vf的波形。

由图4可知，第一电容C1的充放电时间与比较电压V5的值相关，而比较电压V5又是随着时间变化的，因此第一电容C1的充放电时间也随着时间变化，从而使得抖频输出端输出的抖频信号Vf的频率也是随着时间变化的，此时若将该抖频信号输入控制芯片的开关频率设置模块中，即可使得电池充电电路工作时的开关频率在一定范围内周期性地变化，从而将固定开关频率上的电磁干扰噪声分散到周围频段上，减小了电池充电电路的电磁干扰噪声。

综上所述，在电池充电电路中设置抖频电路，在该抖频电路中输入电源依次通过第一电流源以及第一电容接地；输入电源还依次通过第一电流源以及第三开关管接地；输入电源还依次通过第一电流源与第一比较器的同相输入端连接；第一比较器的反相输入端接入按照指定周期变化的比较电压；第一比较器的输出端分别控制第一开关管以及第二开关管的导通状态；输入电源还依次通过第一开关管、第一电阻以及第二开关管接地；第一开关管与第二开关管的导通条件相反；输入电源还依次通过第一开关管以及第二电容接地；输入电源还依次通过第一开关管以及第二反相模块连接至第三开关管，以控制第三开关管的导通状态；输入电源还依次通过第一开关管、第二反相模块以及第三反相模块连接至抖频输出端。通过上述电路，第一比较器的反相输入端接入按照指定周期变化的比较电压，此时比较电压可以与第一电容上的电压进行比较，当第一电容上的电压升高到大于比较电压时，则抖频电路的抖频输出端输出高电平；当第一电容上的电压降低到小于比较电压时，则抖频输出端输出低电平，而由于比较电压是按周期变化的，因此抖频输出端输出的抖频信号的频率也是随着周期变化的，从而得到频率可变的抖频信号，将该抖频信号输入控制芯片的开关频率设置模块中，即可使得电池充电电路工作时的开关频率在一定范围内周期性地变化，从而将固定开关频率上的电磁干扰噪声分散到周围频段上，减小了电池充电电路的电磁干扰噪声。

请参考图5，图5是根据本申请一个示例性实施例示出的一种低噪声的电路的结构示意图，且在图5中，除了如图2所示的电路结构外，该低噪声的电路还包括如图6所示的比较电压生成模块，该比较电压生成模块用于生成周期变化的比较电压。

如图5所示，该第一比较器的反相输入端与比较电压生成模块的输出端连接；该比较电压生成模块用于输出按照指定周期变化的比较电压V5，也就是说，此时比较电压生成模块的输出电压，即为比较电压V5。

图6示出了本申请实施例涉及的一种比较电压生成模块的结构示意图。该比较电压生成模块中包括第二比较器E2、第三比较器E3以及SR触发器E4；

该输入电源VCC依次通过第二电流源I2以及第五开关管M5连接至该比较电压生成模块的输出端DS；

该比较电压生成模块的输出端DS还依次通过第四开关管M4以及第三电流源I3接地；

该比较电压生成模块的输出端分别与第二比较器E2的同相输入端以及第三比较器E3的反相输入端连接；

该第二比较器的反相输入端接入第一电压V1；该第三比较器E3的同相输入端接入第二电压V2；

该第二比较器E2的输出端接入SR触发器E4的第一端；该第三比较器E3的输出端接入SR触发器E4的第二端；

该SR触发器E4的第三端分别控制第四开关管M4以及第五开关管M5的导通状态；

该比较电压生成模块的输出端还通过第三电容C3接地。

在一种可能的实现方式中，如图6所示，该SR触发器E4的第一端为R端；该SR触发器的第二端为S端；该SR触发器的第三端为Q端。

在一种可能的实现方式中，该第四开关管M4为NMOS管；该第五开关管M5为PMOS管。

该输入电源VCC通过第二电流源I2连接至第五开关管M5的源极；该第五开关管M5的漏极通过该比较电压生成模块的输出端与第四开关管M4的漏极连接；该第四开关管M4的源极通过第三电流源I3接地；

该第五开关管M5的漏极还连接至第三比较器E3的反相输入端；

该SR触发器E4的Q端分别与第四开关管M4以及第五开关管M5的栅极连接。

在一种可能的实现方式中，该第四开关管M4为NPN三极管；该第五开关管M5为PNP三极管。

在一种可能的实现方式中，该第二电流源I2与该第三电流源I3的输出电流值相同。

请参考图7，其示出了本申请实施例涉及的一种比较电压生成模块所生成的比较电压的电压波形图。如图7所示，该比较电压生成模块所生成的比较电压V5，按周期在第一电压V1以及第二电压V2之间变化。

结合如图7所示的比较电压的电压波形图，对如图6所示的比较电压生成模块的运行原理进行解释说明：

初始状态时，第二比较器E2的同相输入端和第三比较器E3的反相输入端均为低，故此时，第二比较器E2的输出V3为低电平，第三比较器E3的输出V4为高电平，而当SR触发器E4的S端输入为高电平，R端输入为低电平时，SR触发器E4的Q端输出为低电平，当SR触发器E4的S端输入为低电平，R端输入为高电平时，SR触发器E4的Q端输出为高电平，因此，初始状态时，SR触发器E4的Q端输出为低电平，第五开关管M5导通，第四开关管M4关断，第二电流源I2通过第五开关管M5向第三电容C3充电，比较电压生成模块的输出电压V5逐渐上升；

当比较电压生成模块的输出电压V5上升到大于第二电压V2后，第二比较器E2的输出V3为高电平，第三比较器E3的输出V4为低电平，故此时，SR触发器E4的Q端输出变为高电平，第五开关管M5关断，第四开关管M4导通，第三电容C3通过第四开关管M4和第三电流源I3放电，比较电压生成模块的输出电压V5逐渐降低；

当比较电压生成模块的输出端输出电压V5降低到小于第一电压V1后，第二比较器E2的输出V3为低电平，第三比较器E3的输出V4为高电平，故此时，SR触发器E4的Q端输出变为低电平，第五开关管M5导通，第四开关管M4关断，第二电流源I2又通过第五开关管M5向第三电容C3充电，比较电压生成模块的输出电压V5逐渐上升；

之后比较电压生成模块进入下一次循环的工作模态。

将如图6所示的比较电压生成模块与如图2所示的电路结构结合，从而生成的如图5所示的一种低噪声的电路，可以使得如图5所示的一种低噪声的电路可以实现如图2所示的实施例中示出的全部功能。

在如图5所示的一种低噪声的电路中，第三电容C3可设置在控制芯片内部或外部；当将第三电容C3设置在芯片内部时，无需在芯片外部设置DS引脚，当将第三电容C3设置在芯片外部时，则需要在芯片外部设置DS引脚。

其次，由于第一比较器E1的输出电流能力有限，且输出端高低电平的切换速度较慢，因此，当比较电压V5和电压V6的大小关系转换后，为了确保抖频电路快速且正确地响应，可在第一比较器E1后端接第一反相器inv1，使得第一开关管M1和第二开关管M2的栅极所接的输入信号能够快速上升到高电平或者快速降低到低电平，同时接入第一反相器inv1后，提高了第一开关管M1和第二开关管M2的栅极所接的输入信号的电流能力，确保第一开关管M1和第二开关管M2顺利导通或关断。

并且，由于第二电容C2是RC充放电电路的电容，因此，第二电容C2上的电压并非标准的高低电平信号，故此时，为了确保第三开关管M3快速且正确地导通或关断，需要对第二电容C2上电压信号进行整理，因此，可在第二电容C2后端连接第二反相器inv2和第三反相器inv3，从而得到标准的高低电平信号。

另外，为了进一步提高抖频电路的输出电流能力，可在第三反相器inv3的输出端连接第四反相器inv4和第五反相器inv5，从而确保抖频电路输出的抖频信号Vf的输出电流能力。

并且，在本申请实施例中，抖频电路的工作波形图中的DS的波形，可以为比较电压生成模块中DS引脚处的波形，也就是比较电压生成模块的输出端处的电压波形。该波形的上升斜率和下降斜率由第三电容C3、第二电流源I2和第三电流源I3决定。

以下对本申请实施例所得到的抖频信号Vf的波形进行进一步地说明：

1、虽然当第一电容C1上的电压V6升高到大于比较电压生成模块的输出电压V5时，输入电源VCC通过第一开关管M1向第二电容C2快速充电后，抖频电路才输出高电平，但是由于输入电源VCC是直接通过第一开关管M1向第二电容C2充电，该充电回路并无电阻或电流源，因此，该充电速度极快，故图4中的波形将该充电过程以及反相器等带来的延迟均省略，认为当第一电容C1上的电压V6升高到大于比较电压生成模块的输出电压V5后，抖频电路的抖频信号Vf即为高电平；

2、第一电容C1上的电压降低到低于比较电压生成模块的输出电压V5后，第二电容C2即通过第二开关管M2和第一电阻R1放电，且当第二电容C2放电到0后，抖频信号Vf即转变为低电平，此过程中，为了确保第一电容C1放电到0后，才会进入下一次对第一电容C1的充电，必须使得第二电容C2放电到0的时间大于等于第一电容C1放电到0的时间，同时，由于当电压V5越高时，第一电容C1放电到0的时间越长，因此，第二电容C2放电到0的时间至少需要等于当第一电容C1的电压为电压V5的最大值时放电到0的时间；

故当第二电容C2放电到0的时间等于当第一电容C1的电压为电压V5的最大值时放电到0的时间时，图4中，当DS引脚的电压为最大值时，抖频信号Vf下降沿的触发时间等于第一电容C1放电到0的时间，而DS引脚的电压为其他电压值时，抖频信号Vf下降沿的触发时间大于第一电容C1放电到0的时间；

3、由1和2分析可知，抖频信号Vf高电平的持续时间即约为第二电容C2通过第二开关管M2和第一电阻R1放电到0的时间。

并且，由第一比较器E1的虚短特性可知，

，同时结合公式

，可得：

，

，因此，第 一电容C1充电到电压V5的中间频率

，由此可 知，抖频信号Vf切换为高电平的中间频率也为

，故可得，抖频信号Vf的中间频率即为

。

综上所述，在电池充电电路中设置抖频电路，在该抖频电路中输入电源依次通过第一电流源以及第一电容接地；输入电源还依次通过第一电流源以及第三开关管接地；输入电源还依次通过第一电流源与第一比较器的同相输入端连接；第一比较器的反相输入端接入按照指定周期变化的比较电压；第一比较器的输出端分别控制第一开关管以及第二开关管的导通状态；输入电源还依次通过第一开关管、第一电阻以及第二开关管接地；第一开关管与第二开关管的导通条件相反；输入电源还依次通过第一开关管以及第二电容接地；输入电源还依次通过第一开关管以及第二反相模块连接至第三开关管，以控制第三开关管的导通状态；输入电源还依次通过第一开关管、第二反相模块以及第三反相模块连接至抖频输出端。通过上述电路，第一比较器的反相输入端接入按照指定周期变化的比较电压，此时比较电压可以与第一电容上的电压进行比较，当第一电容上的电压升高到大于比较电压时，则抖频电路的抖频输出端输出高电平；当第一电容上的电压降低到小于比较电压时，则抖频输出端输出低电平，而由于比较电压是按周期变化的，因此抖频输出端输出的抖频信号的频率也是随着周期变化的，从而得到频率可变的抖频信号，将该输出信号输入控制芯片的开关频率设置模块中，即可使得电池充电电路工作时的开关频率在一定范围内周期性地变化，从而将固定开关频率上的电磁干扰噪声分散到周围频段上，减小了电池充电电路的电磁干扰噪声。

上述方案中，还通过在抖频电路中设置多个作用不同的反相器，从而确保抖频电路快速且正确地响应，同时大大提高了抖频电路的输出电流能力；

上述方案中，通过对第一电容的充放电电路、第二电容的充放电电路和第三电容的充放电电路的充放电时间进行配合设计，从而确保抖频电路输出的正确性和可靠性；

上述方案中，还可以通过调节第二电容放电到0的时间，即可实现对输出的抖频信号高电平持续时间的调节。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (11)

1.一种低噪声的电路，其特征在于，所述电路包括输入电源、第一比较器、第一反相模块、第二反相模块以及第三反相模块；

所述输入电源依次通过第一电流源以及第一电容接地；

所述输入电源还依次通过第一电流源以及第三开关管接地；

所述输入电源还依次通过第一电流源与所述第一比较器的同相输入端连接；所述第一比较器的反相输入端接入按照指定周期变化的比较电压；

所述第一比较器的输出端分别控制第一开关管以及第二开关管的导通状态；所述输入电源还依次通过第一开关管、第一电阻以及第二开关管接地；所述第一开关管与所述第二开关管的导通条件相反；

所述输入电源还依次通过第一开关管以及第二电容接地；

所述输入电源还依次通过第一开关管以及第二反相模块连接至所述第三开关管，以控制所述第三开关管的导通状态；

所述输入电源还依次通过第一开关管、第二反相模块以及第三反相模块连接至抖频输出端。

2.根据权利要求1所述的电路，其特征在于，所述第一反相模块包括奇数个的反相器；所述第二反相模块包括偶数个的反相器；所述第三反相模块包括偶数个的反相器。

3.根据权利要求2所述的电路，其特征在于，所述第一开关管为PMOS管；所述第二开关管为NMOS管；所述第三开关管为NMOS管；

所述第一比较器的输出端通过第一反相模块分别与第一开关管以及第二开关管的栅极连接；

所述输入电源还依次通过第一开关管以及第二反相模块连接至第三开关管的栅极。

4.根据权利要求2所述的电路，其特征在于，所述第一开关管为PNP三极管；所述第二开关管为NPN三极管；所述第三开关管为NPN三极管。

5.根据权利要求1至4任一所述的电路，其特征在于，所述第一比较器的反相输入端与比较电压生成模块的输出端连接；所述比较电压生成模块用于输出按照指定周期变化的比较电压。

6.根据权利要求5所述的电路，其特征在于，所述比较电压生成模块中包括第二比较器、第三比较器以及SR触发器；

所述输入电源依次通过第二电流源以及第五开关管连接至所述比较电压生成模块的输出端；

所述比较电压生成模块的输出端还依次通过第四开关管以及第三电流源接地；

所述比较电压生成模块的输出端分别与第二比较器的同相输入端以及第三比较器的反相输入端连接；

所述第二比较器的反相输入端接入第一电压；所述第三比较器的同相输入端接入第二电压；

所述第二比较器的输出端接入SR触发器的第一端；所述第三比较器的输出端接入SR触发器的第二端；

所述SR触发器的第三端分别控制第四开关管以及第五开关管的导通状态；

所述比较电压生成模块的输出端还通过第三电容接地。

7.根据权利要求6所述的电路，其特征在于，所述SR触发器的第一端为R端；所述SR触发器的第二端为S端；所述SR触发器的第三端为Q端。

8.根据权利要求7所述的电路，其特征在于，所述第四开关管为NMOS管；所述第五开关管为PMOS管。

9.根据权利要求8所述的电路，其特征在于，所述输入电源通过第二电流源连接至第五开关管的源极；所述第五开关管的漏极通过所述比较电压生成模块的输出端与第四开关管的漏极连接；所述第四开关管的源极通过第三电流源接地；

所述第五开关管的漏极还连接至第三比较器的反相输入端；

所述SR触发器的Q端分别与第四开关管以及第五开关管的栅极连接。

10.根据权利要求6所述的电路，其特征在于，所述第四开关管为NPN三极管；所述第五开关管为PNP三极管。

11.根据权利要求6所述的电路，其特征在于，所述第二电流源与所述第三电流源的输出电流值相同。

Images