CN113452353A - 一种频率可调且提供外同步时钟功能的振荡器 - Google Patents

Abstract

本发明公开了一种频率可调且提供外同步时钟功能的振荡器，该电路为开关电源产生开关频率的实现PWM调节目的的张弛振荡器电路。通过设置片外电阻来调节充放电电流，实现了频率可调。为了满足同系统的时钟频率同步，设计了同步外部时钟电路，片外电阻连接片外电容，片外电容一端可接时钟发生器。片外电阻仍然产生充放电电流，当时钟发生器发出时钟后，该脉冲为高电平时，RT_SYNC脚电压升高，大于内部施密特触发器的阈值电压时，此脉冲的下降沿触发D触发器，进而触发内部RS触发器，实现频率同步。同时可改变片外电阻来调节同步时钟的占空比。

Description

一种频率可调且提供外同步时钟功能的振荡器

技术领域

本发明属于电子电路技术领域，具体涉及到一种频率可调且提供外同步时钟功能的振荡器。

背景技术

在电子电路技术领域，振荡器通常用于为系统电路提供稳定可靠的时钟信号，确保电路系统稳定协调的工作。

传统振荡器的电路如图1所示。该电路组成为：一个充放电电容C，一个限流电阻R，一个下限比较器COMP1，一个上限比较器COMP2，一个RS触发器，一个反相器INV1，以及一个NMOS管M1。其中上限比较器COMP2同相端与下限比较器COMP1反相端连接，反相端接上限比较电压Vth_L，输出端连接RS触发器S输入端，下限比较器COMP1同相端接下限电压Vth_L,输出端接RS触发器R输入端，RS触发器输出端接反相器INV1输入端，反相器INV1输出端接NMOS管M1的栅极，NMOS管M1的漏极接下限比较器COMP1反相端与上限比较器COMP2同相端，电容C上板极接下限比较器COMP1反相端与上限比较器COMP2同相端，下板极接地，限流电阻R一端接电源电压VDD，一端接电容C上板极。

对于电容C上板极电压初始状态为0V时，下限比较器COMP1输出高，上限比较器COMP2输出低，于是RS触发器输出为高电平经反相器输出为低，M1管截止，VDD通过电阻R给电容C充电，电容C上板极电压升高，先会使下限比较器COMP1输出翻低，这时RS触发器输出仍为高，电容C继续充电。当电容C上板极达到上限阈值Vth_H时，上限比较器输出翻高，导致RS触发器输出端Q翻低，则M1管导通，电容C上的电荷通过M1管迅速放掉，电容C上板极电压降低。当电容C上板极电压降低到下阈值Vth_L时，下限比较器翻高，导致RS触发器输出端Q翻高，M1管截止，VDD又开始通过RC串联支路，对电容C进行充电，电容C上板极电压又开始升高，开始下一个周期。如此周而复始的振荡，产生振荡信号OSC。

但是对于图1传统的振荡器电路，其充放电频率不能控制。而且由于电子系统中各个电路模块都有自己的振荡频率，从而使得电路存在互调干扰和电磁干扰等问题，严重时可能为影响电路设计。

发明内容

该电路为开关电源产生开关频率的实现PWM调节目的的张弛振荡器电路。为了实现频率可调，采用片外电阻来调节充放电电流以适应工作频率要求，同时为了和外部系统时钟同步，增加了外同步时钟电路，进一步增加了电路频率选择的灵活性。

本发明的技术方案为：

一种频率可调且提供外同步时钟功能的振荡器，其特征在于，包括比较器COMP1、比较器COMP2、单位增益缓冲器AMP、D触发器、RS触发器、反相器、或门、第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M8、第一NMOS管M4、第二NMOS管M5、第三NMOS管M6、第四NMOS管M7、第一电阻R1、外挂电阻Rex、第一电容C1、第二电容C2、第三电容C3和第四电容C、第一反相器INV1，第二反相器INV2、外同步时钟模块；

所述单位增益缓冲器AMP的同相输入端连接基准电压VREF，其反相端作为第一PIN脚RT_SYNC，其输出端连接第三NMOS管M6和第四NMOS管M7的栅极；

所诉第三NMOS管M6和第四NMOS管M7的栅极，其源极接第一PIN脚RT_SYNC；

所述第四PMOS管M8栅漏短接并连接第四NMOS管M7的漏极，其源极和第一PMOS管M1、第二PMOS管M2、第三PMOS管M3的源极接电源电压；

所述第一PMOS管M1的漏极连接第三NMOS管M6的漏极，其栅极连接第一电容C1、第一电阻R1，其中第一电容C1另一端连接电源电压，第一电阻R1另一端连接第二PMOS管M2、第三PMOS管M3的栅极；

所述第二PMOS管M2漏极连接第二NMOS管M5漏极、第三电容C3、比较器COMP2同相端，其中第二NMOS管M5源极接地，其栅极作为第二PIN脚Reset，第三电容C3另一端接地，比较器COMP2反相端接VREF，其输出端接RS触发器S输入端；

所述第三PMOS管M3漏极连接第一NMOS管M4漏极、第二电容C2、比较器COMP1同相端，其中第一NMOS管M4源极接地，其栅极连接第二反相器INV2输出端，第二电容C2另一端接地，比较器COMP1反相端接VREF，其输出端连接或门第二输入端，其中或门输出端接RS触发器R输入端；

所述RS触发器Q输出端连接第一反相器INV1输入端，其中第一反相器INV1输出端连接第二反相器INV2输入端、第二NMOS管M5的栅极和第二PIN脚Reset；

所诉第二反相器INV2，其输出端连接第一NMOS管M4栅极。

所述同步电路包括第四电容C、D触发器、或门、第三反相器INV3，

所述第一PIN脚RT_SYNC接第三反相器INV3输入端，其中第三反相器INV3输出端接D触发器Clk输入端；

所述D触发器，其D输入端连接VCC，Reset输入端连接第二PIN脚Reset，Q输出端连接权利要求书1所述或门第一输入端。

所述频率可调及外同步时钟功能皆位于芯片外部包括外挂电阻Rex、第四电容C；

所述外挂电阻Rex一端连接第一PIN脚RT_SYNC，另一端接地；

所述第四电容C一端连接第一PIN脚RT_SYNC，另一端连接外同步信号SYNC。

与现有技术相比，本发明具有以下优点：

1.振荡器可通过调节外挂电阻Rex实现自身频率的调节

2.该电路在外接电阻的RT_SYNC pin脚使用单位增益缓冲器链接，此单位增益缓冲器的输入参考电压为零温度系数电压，通过此电压除以外界零温度电阻产生零温度充放电电流。又由于电容C1/C2为零温度电容，这样可得到不随温度变化的频率。

3.片外电容一端可接时钟发生器。片外电阻仍然产生充放电电流，当时钟发生器发出时钟后，该脉冲为高电平时，第一PIN脚(RT_SYNC)电压升高，大于内部施密特触发器的阈值电压时，此脉冲的下降沿触发D触发器，进而触发内部RS触发器，实现频率同步，同时可改变片外电阻改变充放电电流可改变同步时钟的占空比。

附图说明

图1为传统振荡器的电路示意图；

图2为本发明提供的一种频率可调且提供外同步时钟功能的振荡器。

具体实施方式

下面结合附图和具体实施例详细描述本发明。

如图2所示为本发明提供的一种频率可调且提供外同步时钟功能的振荡器图，该电路为开关电源产生开关频率的实现PWM调节目的的张弛振荡器电路。为了实现频率可调，采用片外电阻来调节充放电电流以适应工作频率要求。

该电路在外接电阻的第一PIN脚(RT_SYNC)使用单位增益缓冲器链接，此单位增益缓冲器的输入参考电压为零温度系数电压，通过此电压除以外界零温度电阻产生零温度充放电电流。又由于电容C2/C3为零温度电容，这样可得到不随温度变化的频率。可调节片外电阻的大小，改变充放电电流，实现频率的调节，其频率与Rex电阻满足关系：

为了满足同系统的时钟频率同步，设计了同步外部时钟电路，片外电阻连接片外电容，片外电容一端可接时钟发生器。片外电阻仍然产生充放电电流，当时钟发生器发出时钟后，该脉冲为高电平时，第一PIN脚(RT_SYNC)电压升高，大于内部施密特触发器的阈值电压时，此脉冲的下降沿触发D触发器，进而触发内部RS触发器，实现频率同步，同时可改变片外电阻改变充放电电流可改变同步时钟的占空比。

假设初始时刻Reset信号为0(低电平)，OSC的输出为1(高电平)，则M4截止，M5导通。M3的电流给电容C2充电，M2的电流通过M5流至GND。当电容C2上端的电压从低电平增加到高电平，COMP1翻转，即A点电压由低变高。而此时A点输出为1(高电平)，且D触发器的输出恒为低电平，因此RS触发器的R端为高电平。此时B点为低电平，即RS触发器的R端为高电平，而S端为低电平，因此Q端输出低电平，Reset信号变为高电平，OSC的输出变为低电平。

当Reset信号变为高电平，OSC的输出变为低电平后，M4导通，M5截止。M3的电流通过M4流至GND，M2的电流给电容C3充电。当电容C3上端的电压从低电平增加到高电平，COMP2翻转，即B点电压由低变高。而此时B点输出为1(高电平)，且D触发器的输出恒为低电平，因此RS触发器的S端为高电平。此时A点为低电平，即RS触发器的R端为低电平，而S端为高电平，因此Q端输出高电平，Reset信号变为低电平，OSC的输出变为高电平。

以上描述仅是本发明的最佳实例，不构成对本发明的任何限制，显然对于本领域的技术人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (3)

1.一种频率可调且提供外同步时钟功能的振荡器，其特征在于，包括比较器COMP1、比较器COMP2、单位增益缓冲器AMP、D触发器、RS触发器、或门、第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M8、第一NMOS管M4、第二NMOS管M5、第三NMOS管M6、第四NMOS管M7、第一电阻R1、外挂电阻Rex、第一电容C1、第二电容C2、第三电容C3和第四电容C、第一反相器INV1，第二反相器INV2、外同步时钟模块；

所述单位增益缓冲器AMP的同相输入端连接基准电压VREF，其反相端作为第一PIN脚RT_SYNC，其输出端连接第三NMOS管M6和第四NMOS管M7的栅极；

所诉第三NMOS管M6和第四NMOS管M7的栅极，其源极接第一PIN脚RT_SYNC；

所述第四PMOS管M8栅漏短接并连接第四NMOS管M7的漏极，其源极和第一PMOS管M1、第二PMOS管M2、第三PMOS管M3的源极接电源电压；

所述第一PMOS管M1的漏极连接第三NMOS管M6的漏极，其栅极连接第一电容C1、第一电阻R1，其中第一电容C1另一端连接电源电压，第一电阻R1另一端连接第二PMOS管M2、第三PMOS管M3的栅极；

所述第二PMOS管M2漏极连接第二NMOS管M5漏极、第三电容C3、比较器COMP2同相端，其中第二NMOS管M5源极接地，其栅极作为第二PIN脚Reset，第三电容C3另一端接地，比较器COMP2反相端接VREF，其输出端接RS触发器S输入端；

所述第三PMOS管M3漏极连接第一NMOS管M4漏极、第二电容C2、比较器COMP1同相端，其中第一NMOS管M4源极接地，其栅极连接第二反相器INV2输出端，第二电容C2另一端接地，比较器COMP1反相端接VREF，其输出端连接或门第二输入端，其中或门输出端接RS触发器R输入端；

所述RS触发器Q输出端连接第一反相器INV1输入端，其中第一反相器INV1输出端连接第二反相器INV2输入端、第二NMOS管M5的栅极和第二PIN脚Reset；

所诉第二反相器INV2，其输出端连接第一NMOS管M4栅极。

2.根据权利要求1所述的一种频率可调且提供外同步时钟功能的振荡器，其特征在于，所述同步电路包括第四电容C、D触发器、或门、第三反相器INV3，

所述第一PIN脚RT_SYNC接第三反相器INV3输入端，其中第三反相器INV3输出端接D触发器Clk输入端；

所述D触发器，其D输入端连接VCC，Reset输入端连接第二PIN脚Reset，Q输出端连接权利要求书1所述或门第一输入端。

3.根据权利要求1所述的一种频率可调且提供外同步时钟功能的振荡器，其特征在于，所述频率可调及外同步时钟功能皆位于芯片外部包括外挂电阻Rex、第四电容C；

所述外挂电阻Rex一端连接第一PIN脚RT_SYNC，另一端接地；

所述第四电容C一端连接第一PIN脚RT_SYNC，另一端连接外同步信号SYNC。

Images