CN115116883A - 多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法 - Google Patents
多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法 Download PDFInfo
- Publication number
- CN115116883A CN115116883A CN202110297799.5A CN202110297799A CN115116883A CN 115116883 A CN115116883 A CN 115116883A CN 202110297799 A CN202110297799 A CN 202110297799A CN 115116883 A CN115116883 A CN 115116883A
- Authority
- CN
- China
- Prior art keywords
- titanium
- multilayer composite
- composite ceramic
- solder
- copper alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 120
- 239000002131 composite material Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 40
- 229910000679 solder Inorganic materials 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000010438 heat treatment Methods 0.000 claims abstract description 39
- 238000003466 welding Methods 0.000 claims abstract description 35
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000004907 flux Effects 0.000 claims abstract description 17
- 239000010936 titanium Substances 0.000 claims abstract description 17
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- AHGIVYNZKJCSBA-UHFFFAOYSA-N [Ti].[Ag].[Cu] Chemical compound [Ti].[Ag].[Cu] AHGIVYNZKJCSBA-UHFFFAOYSA-N 0.000 claims description 18
- KCGHDPMYVVPKGJ-UHFFFAOYSA-N [Ti].[Cu].[Sn] Chemical compound [Ti].[Cu].[Sn] KCGHDPMYVVPKGJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 15
- 229910000597 tin-copper alloy Inorganic materials 0.000 claims description 14
- 239000000843 powder Substances 0.000 claims description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 239000011159 matrix material Substances 0.000 claims 1
- 238000005476 soldering Methods 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000010344 co-firing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B3/00—Ohmic-resistance heating
- H05B3/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B3/00—Ohmic-resistance heating
- H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Products (AREA)
Abstract
本发明实施例提供一种多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法。该多层复合陶瓷盘包括一陶瓷基体以及包裹在陶瓷基体内的导电层。该方法包括：在所述陶瓷基体上形成一沉孔，所述沉孔将所述导电层部分裸露；以及在所述沉孔内放置含有活性钛金属的焊料和外引线，并进行加热焊接，以在所述沉孔内形成所述多层复合陶瓷盘的导电层的外接电接头，在所述外接电接头中，所述焊料与所述导电层电连接，所述外引线与所述焊料电连接。本申请的方法采用了包含活性金属钛的焊料以硬焊接的方式与导电层形成电连接。在加热焊接时，焊料熔融并与沉孔内壁发生化学反应从而形成一层结合牢固的结合层，从而为导电层提供一个牢固稳定的外接电接头。
Description
技术领域
本发明涉及半导体和材料科学领域，特别涉及一种多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法。
背景技术
多层复合陶瓷盘被广泛应用于半导体加工设备中，根据其具体功能和结构的差别，半导体加工领域中的多层复合陶瓷盘一般包括静电吸盘和陶瓷加热盘，其中有些静电吸盘还同时具有加热的功能。在半导体加工设备中，如刻蚀、PVD、CVD、离子植入等半导体工艺中，静电吸盘被用于通过静电引力实现对半导体材料例如硅晶片(wafer)的平稳夹持。一种高温共烧制备(HTCC)的静电吸盘的基本结构如图1所示：类似于三明治的结构，包括陶瓷介质层11、陶瓷基体层14和位于两者之间的内电极层。陶瓷介质层11与陶瓷基体层14的外围部分结合成一体从而将内电极层整体封闭在三明治结构内；内电极层包括隔开设置的第一内电极12和第二内电极13，在使用时，需把内电极引出，来外加一定电压，从而产生静电吸力。具体地，第一内电极12上由第一内电极引线16引出，第二内电极13上由第二内电极引线15引出，图1中还示出了内电极与外引线的连接处17。
为了实现加热功能，就需要在三明治结构的陶瓷静电吸盘或陶瓷加热盘上设置一个加热单元。高温共烧制备(HTCC)的加热单元基本结构如图2所示：加热内电阻，也即内电阻22被陶瓷基体21整体封闭在三明治结构内；使用时，需要把内电阻引出，来外加一定电源，从而实现加热。具体地，内电阻22由电阻引线24引出，图2中还示出了内电阻与外引线的连接处23。
目前，静电吸盘或陶瓷加热盘的内电极或内电阻引出的常规方法是软焊接连接，即通常在200℃到400℃之间，并且使用像锡、铅、铟等低熔点材料及其合金作为焊料进行焊接。尽管该方法在常规电路焊接中，具有简便、易操作的优点，然而，使用像锡、铅、铟等低熔点材料及其合金作为焊料进行焊接时，焊料与导电层之间属于物理连接，通常连接强度有限达不到使用要求。而且，对于通过高温共烧技术(HTCC)制备的静电吸盘或者陶瓷加热盘，由于其内电极或内电阻的厚度仅为几微米到几十微米，要精确控制加工精度从而刚好将内电极和内电阻露出而不穿透内电极或内电阻层难度很大。当去除陶瓷基体形成的沉孔穿透了内电极或内电阻层时，内电极层或内电阻层的电连接将仅仅依靠纤薄的内电极层或内电阻层的孔径内缘，由于其电接触面积太小，使得内电极层或内电阻层与通过软焊接连接的引线的电连接可能变得不稳定，不可靠。而且，即便在加工沉孔的过程中，内电极层或内电阻层未被穿透，由于内电极或内电阻的厚度很薄，依然存在焊接不牢，可靠性不高的隐患。这将直接导致静电吸盘或陶瓷加热盘的制备良率难以进一步提升，并且用户在使用静电吸盘时，时常由于脱焊而降低静电吸盘的使用寿命。
发明内容
有鉴于此，本申请提出一种可提高焊接可靠性从而提升制备良率的多层复合陶瓷盘。
本申请还提出一种可提高焊接可靠性从而提升制备良率的引出多层复合陶瓷盘的导电层的方法。
本申请的多层复合陶瓷盘包括一陶瓷基体以及包裹在所述陶瓷基体内的导电层。在一些实施例中，该多层复合陶瓷盘可以是半导体加工领域的静电吸盘或陶瓷加热盘，该导电层可以是内电极层或内电阻层。
本申请提出的方法包括：
在所述陶瓷基体上形成一沉孔，所述沉孔将所述导电层部分裸露；以及
在所述沉孔内放置含有活性钛金属的焊料和外引线，并进行加热焊接，以在所述沉孔内形成所述多层复合陶瓷盘的导电层的外接电接头，在所述外接电接头中，所述焊料与所述导电层电连接，所述外引线与所述焊料电连接。
在本申请提出的多层复合陶瓷盘中，在所述沉孔的底部形成有一与所述导电层电连接的外接电接头。所述外接电接头包括一与所述导电层电连接的焊接结构，所述焊接结构由位于所述沉孔的底部的焊料和外引线加热焊接形成，其中，所述焊料含活性金属钛，所述焊料与所述导电层电连接，所述外引线与所述焊料电连接。
在一些实施例中，所述焊料包括钛-银-铜合金和钛-锡-铜合金其中之一。其中，所述钛-银-铜合金为钛-银-铜合金片和钛-银-铜合金粉末其中之一；所述钛-锡-铜合金为钛-锡-铜合金片和钛-锡-铜合金粉末其中之一。
在一些实施例中，所述焊料为厚度为0.005mm至0.05mm之间的钛-银-铜合金片，或者为厚度为0.005mm至0.05mm之间的钛-锡-铜合金片。
在一些实施例中，所述焊料中钛的含量在1％-15％之间。
在一些实施例中，形成所述沉孔包括：
从所述陶瓷基体的表面预留的导电层引出位置处进行沉孔加工，直至加工到所述导电层所处深度的位置，或者超出所述导电层所处深度的位置一预设距离；以及
用测量工具检测所述导电层是否已露出所述陶瓷基体，如检测未露出，则继续加工直至所述导电层露出所述陶瓷基体。
其中，所述预设距离为0.002mm至0.05mm。
在一些实施例中，所述沉孔在所述陶瓷基体内的深度超出所述导电层所处位置的深度。
综上所述，本申请提供一种多层复合陶瓷盘以及引出多层复合陶瓷盘的导电层的方法。使用该方法，在去除陶瓷基体时，即使是去除深度超过了内电极或内电阻的位置，只要内电极或内电阻从侧面露出陶瓷基体，利用活性封接工艺焊接时，熔融态的焊料流散到内电极或内电阻上与之充分结合，从而实现内电极或内电阻的引出。本申请的方法采用了包含活性金属钛的焊料以硬焊接的方式与导电层形成电连接。在加热焊接时，焊料熔融并与沉孔内壁发生化学反应从而形成一层结合牢固的结合层，从而为导电层提供一个牢固稳定的外接电接头。
附图说明
图1为现有技术中高温共烧制备(HTCC)的静电吸盘的基本三明治式结构的示意图。
图2为现有技术中高温共烧制备(HTCC)的加热单元的基本结构的示意图。
图3为本发明一实施例利用钛-银-铜焊料片的工艺焊接多层加热单元瓷片内电阻的工艺流程示意图。
图4为本发明一实施例引出多层复合陶瓷盘的导电层的方法的流程图。
元件标号列表
图1中，11：陶瓷介质层；12：内电极Ⅰ；13：内电极Ⅱ；14：陶瓷基体层；15：内电极Ⅱ引线；16：内电极Ⅰ引线；17：内电极与外引线的连接处。
图2中，21：陶瓷基体；22：内电阻层；23：内电阻与外引线的连接处；24：电阻引线。
图4中，41：多层加热陶瓷片未加工沉孔的结构示意图；42：多层加热陶瓷片形成有沉孔的结构示意图；43：多层加热陶瓷片焊接后的结构示意图；45：陶瓷基体；46：内电阻；48：沉孔；482：焊料；484：外引线。
具体实施方式
在详细描述实施例之前，应该理解的是，本发明不限于本申请中下文或附图中所描述的详细结构或元件排布。本发明可为其它方式实现的实施例。而且，应当理解，本文所使用的措辞及术语仅仅用作描述用途，不应作限定性解释。本文所使用的“包括”、“包含”、“具有”等类似措辞意为包含其后所列出之事项、其等同物及其它附加事项。特别是，当描述“一个某元件”时，本发明并不限定该元件的数量为一个，也可以包括多个。
本申请提供一种引出多层复合陶瓷盘的导电层的方法以及用该方法制备的多层复合陶瓷盘。本申请的多层复合陶瓷盘包括一陶瓷基体以及包裹在陶瓷基体内的导电层。作为一种行业习惯，导电层上的一层陶瓷材料有时也称为陶瓷介质层。因此，在本申请中，复合陶瓷盘有时也被描述为包括一由陶瓷基体层、导电层和陶瓷介质层依次排列形成的三明治结构，其中所述导电层位于所述陶瓷基底层和所述陶瓷介质层之间，导电层的外缘被陶瓷基底层和陶瓷介质层的外缘封装起来。在一些实施例中，该多层复合陶瓷盘可以是半导体加工领域的静电吸盘或陶瓷加热盘，该导电层可以是内电极层或内电阻层。
如图3，该方法包括：
S310：在所述陶瓷基体上形成一沉孔，所述沉孔将所述导电层部分裸露；以及
S320：在所述沉孔内放置含有活性钛金属的焊料和外引线，并进行加热焊接，以在所述沉孔内形成所述多层复合陶瓷盘的导电层的外接电接头，在所述外接电接头中，所述焊料与所述导电层电连接，所述外引线与所述焊料电连接。
下面以具体实施例来详细介绍。
图4为利用钛-银-铜(Ti-Ag-Cu)焊料片的工艺焊接多层加热陶瓷片内电阻的工艺流程示意图。通过高温共烧技术(HTCC)制备的多层加热单元瓷片41，可采用类似图2中所示的加热单元基本结构，多层加热单元瓷片41为一种陶瓷加热盘，包括陶瓷基体45及由陶瓷基体45包裹的内电阻46，加热内电阻46被陶瓷基体45整体封闭在三明治结构内。在使用时，需要把内电阻46引出，来外加一定电源，从而实现加热。在此实施例中，导电层为内电阻46。多层加热单元瓷片的加工过程按以下步骤进行：
1、形成沉孔
在本步骤中，在陶瓷基体上形成一沉孔，所述沉孔将所述导电层部分裸露。
具体实施方式是，在加工装置上，从陶瓷基体的表面预留的导电层引出位置处加工沉孔48，直至加工到导电层所处深度的位置，或者超出导电层的内电阻46所处深度的位置一预设距离。该预设距离例如为0.002mm至0.05mm，本实施例为0.005mm，结构示意图如42。
然后，用测量工具检测导电层是否已露出陶瓷基体，如检测未露出，则继续加工该沉孔直至导电层露出所述陶瓷基体。具体可以是，将万用表两接头在沉孔底部的周边处移动，且两接头不接触，若万用表导通，则表明导电层已露出陶瓷基体，停止沉孔加工。
在本实施例中，测量装置为万用表，以万用表测量电路是否导通来判断导电层是否已露出。具体是将万用表的两接头在沉孔48底部的周边处移动，且两接头不接触，直至万用表导通，否则需继续研磨沉孔，但最终沉孔深度以不超出导电层的内电阻46所处深度的位置0.02mm为宜。在其他实施例中，也可以采用放电镜观察判断或其他能够判断导电层是否裸露的判断方式。
此实施例选用铣床加工，用金刚石模具在陶瓷基体上加工沉孔38。在其他实施例中，该加工装置可以是磨床，铣床、钻床或者加工中心。
2、焊接
在此步骤中，在所述沉孔内放置含有活性钛金属的焊料482和外引线484，并进行加热焊接，以在所述沉孔内形成所述多层复合陶瓷盘的导电层的外接电接头。
在真空炉中，加热焊料，熔融态的焊料流散到外引线484和导电层与之充分结合，形成导电层的外接电接头，从而实现导电层的引出。其中，焊料482与导电层电连接，外引线484与焊料482电连接。
本实施例中，包含活性金属钛的焊料482以硬焊接的方式与导电层形成电连接。在加热焊接时，焊料熔融并与沉孔48的内壁发生化学反应从而形成一层结合牢固的结合层，从而为导电层提供一个牢固稳定的外接电接头。
含有活性钛金属的焊料包括钛-银-铜(Ti-Ag-Cu)合金或者钛-锡-铜(Ti-Sn-Cu)合金。本实施例是采用厚度为0.01mm的钛-银-铜合金片，放到清洗干净的多层加热单元瓷片露出内电阻46的沉孔48底部作为焊料，再将外引线484放在焊料片的上面，装架结构示意图如43。在其他实施例中，也可以采用0.01mm的钛-锡-铜合金片。焊料合金片也可以具有其他合适的厚度，例如在各种实施例中，所述焊料为厚度为0.005mm至0.05mm之间的钛-银-铜合金片，或者为厚度为0.005mm至0.05mm之间的钛-锡-铜合金片。在他实施例中，焊料也可以采用钛-银-铜合金粉末或者钛-锡-铜(Ti-Sn-Cu)合金粉末。在各种实施例中，焊料中钛的含量在1％-15％之间。
外引线484可以是铜、或者镍、或者银等金属的任何一种，也可以是外表涂覆有金属层的陶瓷材料。本实施例中，外引线484为直径0.8mm的无氧铜线，但在其他实施例中，外引线484可以具有其他直径，采用其他合适的导电材料。
在真空炉中，加热焊料482至熔化的目的是，让焊料通过流散与导电层结合。达到焊料熔化的温度后，再提高适量温度，以提高5℃至50℃为优。本实施例是再适量提高30℃。
本申请提出的硬焊接方法同样适用于静电吸盘，只不过在静电吸盘中引出的是内电极，其具体引出方法可由上述描述中直接得出。
由上述描述可知，本申请也提供了利用上述引出方法制备的多层复合陶瓷盘，例如，多层加热单元瓷片43或静电吸盘。该多层复合陶瓷盘包括一陶瓷基体45以及包裹在所述陶瓷基体45内的导电层46，所述陶瓷基体45上形成有一沉孔48，在所述沉孔48的底部形成有一与所述导电层电连接的外接电接头。所述外接电接头包括一与所述导电层电连接的焊接结构，所述焊接结构由位于所述沉孔48的底部的焊料482和外引线484加热焊接形成。其中，所述焊料含活性金属钛，所述焊料482与所述导电层电连接，所述外引线484与所述焊料482电连接。通过加热焊接，熔融的焊料与沉孔内壁发生化学反应从而形成一层结合牢固的结合层，从而为导电层提供一个牢固稳定的外接电接头。焊料482，外引线484及沉孔的一些特点可参考前面的方法描述，在此不再赘述。
综上所述，本申请提供一种多层复合陶瓷盘以及引出多层复合陶瓷盘的导电层的方法。使用该方法，在去除陶瓷基体时，即使是去除深度超过了内电极或内电阻的位置，只要内电极或内电阻从侧面露出陶瓷基体，利用活性封接工艺焊接时，熔融态的焊料流散到内电极或内电阻上与之充分结合，从而实现内电极或内电阻的引出。本申请的方法采用了包含活性金属钛的焊料以硬焊接的方式与导电层形成电连接。在加热焊接时，焊料熔融并与沉孔内壁发生化学反应从而形成一层结合牢固的结合层，从而为导电层提供一个牢固稳定的外接电接头。
本文所描述的概念在不偏离其精神和特性的情况下可以实施成其它形式。所公开的具体实施例应被视为例示性而不是限制性的。因此，本发明的范围是由所附的权利要求，而不是根据之前的这些描述进行确定。在权利要求的字面意义及等同范围内的任何改变都应属于这些权利要求的范围。
Claims (12)
1.一种引出多层复合陶瓷盘的导电层的方法，所述多层复合陶瓷盘包括一陶瓷基体以及包裹在所述陶瓷基体内的导电层，其特征在于，所述方法包括：
在所述陶瓷基体上形成一沉孔，所述沉孔将所述导电层部分裸露；以及
在所述沉孔内放置含有活性钛金属的焊料和外引线，并进行加热焊接，以在所述沉孔内形成所述多层复合陶瓷盘的导电层的外接电接头，在所述外接电接头中，所述焊料与所述导电层电连接，所述外引线与所述焊料电连接。
2.如权利要求1所述的引出多层复合陶瓷盘的导电层的方法，其特征在于，所述焊料包括钛-银-铜合金和钛-锡-铜合金其中之一。
3.如权利要求2所述的引出多层复合陶瓷盘的导电层的方法，其特征在于，所述焊料包括钛-银-铜合金，所述钛-银-铜合金为钛-银-铜合金片和钛-银-铜合金粉末其中之一。
4.如权利要求3所述的引出多层复合陶瓷盘的导电层的方法，其特征在于，所述焊料为厚度为0.005mm至0.05mm之间的钛-银-铜合金片。
5.如权利要求2所述的引出多层复合陶瓷盘的导电层的方法，其特征在于，所述焊料包括钛-锡-铜合金，所述钛-锡-铜合金为钛-锡-铜合金片和钛-锡-铜合金粉末其中之一。
6.如权利要求5所述的引出多层复合陶瓷盘的导电层的方法，其特征在于，所述焊料为厚度为0.005mm至0.05mm之间的钛-锡-铜合金片。
7.如权利要求1-6任意一项所述的引出多层复合陶瓷盘的导电层的方法，其特征在于，所述焊料中钛的含量在1％-15％之间。
8.如权利要求1所述的引出多层复合陶瓷盘的导电层的方法，其特征在于，形成所述沉孔包括：
从所述陶瓷基体的表面预留的导电层引出位置处进行沉孔加工，直至加工到所述导电层所处深度的位置，或者超出所述导电层所处深度的位置一预设距离；以及
用测量工具检测所述导电层是否已露出所述陶瓷基体，如检测未露出，则继续加工直至所述导电层露出所述陶瓷基体。
9.一种多层复合陶瓷盘，包括一陶瓷基体以及包裹在所述陶瓷基体内的导电层，所述陶瓷基体上形成有一沉孔，在所述沉孔的底部形成有一与所述导电层电连接的外接电接头，其特征在于，所述外接电接头包括一与所述导电层电连接的焊接结构，所述焊接结构由位于所述沉孔的底部的焊料和外引线加热焊接形成，其中，所述焊料含活性金属钛，所述焊料与所述导电层电连接，所述外引线与所述焊料电连接。
10.如权利要求9所述的多层复合陶瓷盘，其特征在于，所述焊料包括钛-银-铜合金和钛-锡-铜合金其中之一。
11.如权利要求9或10所述的多层复合陶瓷盘，其特征在于，所述焊料中钛的含量在1％-15％之间。
12.如权利要求9所述的多层复合陶瓷盘，其特征在于，所述沉孔在所述陶瓷基体内的深度超出所述导电层所处位置的深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110297799.5A CN115116883A (zh) | 2021-03-19 | 2021-03-19 | 多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110297799.5A CN115116883A (zh) | 2021-03-19 | 2021-03-19 | 多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115116883A true CN115116883A (zh) | 2022-09-27 |
Family
ID=83323677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110297799.5A Pending CN115116883A (zh) | 2021-03-19 | 2021-03-19 | 多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115116883A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115116884A (zh) * | 2021-03-19 | 2022-09-27 | 烟台睿瓷新材料技术有限公司 | 多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267496A (ja) * | 1992-03-24 | 1993-10-15 | Ngk Insulators Ltd | セラミックス配線基板の製造方法 |
| US5368220A (en) * | 1992-08-04 | 1994-11-29 | Morgan Crucible Company Plc | Sealed conductive active alloy feedthroughs |
| JPH1174336A (ja) * | 1997-08-29 | 1999-03-16 | Kyocera Corp | ウエハ支持部材 |
| JPH11163108A (ja) * | 1997-11-28 | 1999-06-18 | Kyocera Corp | 端子構造 |
| CN115116884A (zh) * | 2021-03-19 | 2022-09-27 | 烟台睿瓷新材料技术有限公司 | 多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法 |
-
2021
- 2021-03-19 CN CN202110297799.5A patent/CN115116883A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267496A (ja) * | 1992-03-24 | 1993-10-15 | Ngk Insulators Ltd | セラミックス配線基板の製造方法 |
| US5368220A (en) * | 1992-08-04 | 1994-11-29 | Morgan Crucible Company Plc | Sealed conductive active alloy feedthroughs |
| JPH1174336A (ja) * | 1997-08-29 | 1999-03-16 | Kyocera Corp | ウエハ支持部材 |
| JPH11163108A (ja) * | 1997-11-28 | 1999-06-18 | Kyocera Corp | 端子構造 |
| CN115116884A (zh) * | 2021-03-19 | 2022-09-27 | 烟台睿瓷新材料技术有限公司 | 多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115116884A (zh) * | 2021-03-19 | 2022-09-27 | 烟台睿瓷新材料技术有限公司 | 多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100279650B1 (ko) | 세라믹 부재와 전력 공급용 커넥터의 접합 구조체 | |
| US7326886B2 (en) | Wafer support member and semiconductor manufacturing system using the same | |
| KR100333785B1 (ko) | 금속부재와세라믹부재의접합구조및그제조방법 | |
| EP0654174B1 (en) | Sealed conductive active alloy feedthroughs | |
| JP2003160874A (ja) | 被処理物保持体、半導体製造装置用サセプタおよび処理装置 | |
| WO2002101816A1 (fr) | Dispositif d'etalonnage de tranche | |
| JP6228031B2 (ja) | 試料保持具およびこれを用いたプラズマエッチング装置 | |
| IE52529B1 (en) | Method of simultaneously manufacturing multiple electrical connections between two elements | |
| TWI395233B (zh) | Resistive metal plate low resistance chip resistor and its manufacturing method | |
| US20080303626A1 (en) | Fuse For a Chip | |
| KR20100003707A (ko) | 접합 구조체 및 그 제조 방법 | |
| CN115116883A (zh) | 多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法 | |
| JP2006186304A (ja) | 半導体装置 | |
| JP4331983B2 (ja) | ウェハ支持部材およびその製造方法 | |
| CN115116884A (zh) | 多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法 | |
| JP6668645B2 (ja) | 熱電変換モジュール及びその製造方法 | |
| CN109166679B (zh) | 一种ntc热敏电阻加工方法 | |
| KR20210090679A (ko) | 개선된 성능을 갖는 열전기 발생기용 열 렌즈화 전극 | |
| KR100934827B1 (ko) | 처리 장치용 워크피스 지지체 및 이를 사용하는 처리 장치 | |
| JP4724355B2 (ja) | 半導体装置 | |
| US20050121420A1 (en) | Electric welder, electrode and method of use thereof for spot-weld tacking eutectic solder to thin film depositions on non-conductive substrates | |
| JP4184829B2 (ja) | 静電チャックの製造方法 | |
| KR101941752B1 (ko) | 알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법 | |
| CN109192672A (zh) | 一种硅芯片的烧结方法 | |
| JPH02244531A (ja) | 基板型温度ヒューズ・抵抗体及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |