CN115113113A - 磁传感器 - Google Patents

Abstract

本发明的技术问题在于，在具有用于将磁通集中于传感器芯片的聚磁体的磁传感器中，提高磁场的检测灵敏度。本发明的磁传感器(10)具备：传感器芯片(20)，其具有磁性体层(M1～M3)以及磁敏元件(R1～R4)；聚磁体(30)，其覆盖磁性体层(M1)；以及聚磁体(40)，其包含覆盖传感器芯片(20)的背面(22)的主体部(A)、覆盖传感器芯片的侧面(23、24)的突出部(B1、B2)、和覆盖磁性体层(M2、M3)的突出部(C1、C2)。突出部(C1、C2)具有面向磁性体层(M2、M3)的内面(47)，内面(47)的平坦性高于聚磁体(40)的其他至少一个表面。如上所述，由于聚磁体(40)的内面(47)的平坦性提高，因此，能够减小聚磁体(40)的内面(47)与传感器芯片(20)的间隙，由此能够提高磁场的检测灵敏度。

Description

磁传感器

技术领域

本发明涉及一种磁传感器，特别地，涉及一种具备用于将磁通集中于传感器芯片的聚磁体的磁传感器。

背景技术

磁传感器广泛用于电流计和磁编码器等中。为了提高检测灵敏度，有时在磁传感器中设置有用于将磁通集中于传感器芯片的聚磁体。例如，在专利文献1中公开了一种磁传感器，其具有：第1聚磁体(top splitter：上部分离器)，其覆盖配置于元件形成面的中央部的磁性体层；和第2聚磁体(back splitter：背部分离器)，其覆盖传感器芯片的背面及侧面，并且覆盖配置于元件形成面的两端部的磁性体层。

专利文献1中记载的磁传感器使用上部分离器和背部分离器双方，因此，与仅使用上部分离器的情况相比，能够高灵敏度地检测与元件形成面垂直方向的磁场。

现有技术文献

专利文献

专利文献1：日本特开2019-158508号公报

发明内容

发明所要解决的问题

但是，在仅对由铁氧体等构成的块(block)进行切削加工来制作背部分离器的方法中，难以高灵敏度地检测极微弱的磁场。

因此，本发明的目的在于，在具有用于将磁通集中于传感器芯片的聚磁体的磁传感器中，提高磁场的检测灵敏度。

用于解决问题的手段

本发明的磁传感器，其特征在于，具备：传感器芯片，其具有：形成于元件形成面上的第1磁性体层、第2磁性体层、位于由第1磁性体层以及第2磁性体层之间的磁隙形成的磁路上的磁敏元件；第1聚磁体，其覆盖第1磁性体层；以及第2聚磁体，其包含：主体部，覆盖位于传感器芯片的元件形成面的相反侧的背面；第1突出部，与主体部连接且覆盖与传感器芯片的元件形成面以及背面正交的侧面；和第2突出部，与第1突出部连接且覆盖第2磁性体层，第2突出部具有面向第2磁性体层的第1表面，第1表面的平坦性高于第2聚磁体的其他至少一个表面。

根据本发明，由于第2聚磁体的第1表面的平坦性提高，因此，能够减小第2聚磁体的第1表面与传感器芯片之间的间隙，由此能够磁场的检测灵敏度提高。

在本发明中，也可以为，第1表面与传感器芯片之间的距离为50μm以下。由此，能够进一步提高磁场的检测灵敏度。

在本发明中，也可以为，第1表面的算术平均波度Wa为50μm以下。由此，在将第1表面推压到传感器芯片的情况下，能够减小两者间的间隙。

也可以为，本发明的磁传感器还具备：搭载有传感器芯片、第1聚磁体以及第2聚磁体的基板，第2聚磁体还具有面向基板的第2表面，第2表面的平坦性高于第2聚磁体的其他至少一个表面。由此，由于第2聚磁体的第2表面几乎没有间隙地紧贴于基板，因此，减少第2聚磁体与基板的摩擦，并且在组装时变得很容易进行使第2聚磁体在基板上滑动而与传感器芯片抵接的操作。

在本发明中，也可以为，第2聚磁体由铁氧体材料构成。铁氧体材料在切断加工的状态下平坦性较低，但是可以通过磨削或研磨选择性地将第1表面实施平坦化。

发明效果

如上所述，根据本发明，在具有用于将磁通集中于传感器芯片的聚磁体的磁传感器中，能够提高磁场的检测灵敏度。

附图说明

图1是示出本发明的优选实施方式的磁传感器10的外观的立体示意图。

图2是用于说明传感器芯片20的结构的立体示意图。

图3是用于说明传感器芯片20与聚磁体30、40的位置关系的立体示意图。

图4是用于说明磁敏元件R1～R4的连接关系的电路图。

图5是用于说明聚磁体30的结构的概略立体图。

图6是用于说明聚磁体40的结构的概略立体图。

图7是示出内面47的算术平均波度与聚磁体40的内面47及传感器芯片20的间隙之间的关系的图表。

图8是示出聚磁体40的内面47与传感器芯片20的间隙和传感器灵敏度的关系的图表。

符号说明

2 基板

4 基板的表面

10 磁传感器

20 传感器芯片

21 元件形成面

22 背面

23、24 侧面

25 下表面

26 上表面

30 第1聚磁体

31～36 表面

40 第2聚磁体

41 上表面

42 下表面

43、44 侧面

45～47 内面

48、49 端面

51～56 端子电极

61 差动放大器

62 检测电路

63 补偿线圈

A 主体部

B1、B2 第1突出部

C1、C2 第2突出部

M1～M3 磁性体层

R1～R4 磁敏元件

具体实施方式

以下，参照附图，对本发明的优选实施方式进行详细的说明。

图1是示出本发明的优选实施方式的磁传感器10的外观的立体示意图。

如图1所示，本实施方式的磁传感器10具备：表面4构成xz面的基板2、载置于基板2的表面4上的传感器芯片20、第1聚磁体30及第2聚磁体40。传感器芯片20具有构成xy面的元件形成面21，聚磁体30的z方向上的一端面向元件形成面21。聚磁体40设置于传感器芯片20的背面侧。聚磁体30、40是由铁氧体等磁导率高的软磁材料构成的块。

如图1所示，在本实施方式中，以传感器芯片20的元件形成面21与基板2的表面4垂直的方式，搭载传感器芯片20。即，在相对于基板2呈90°放平的状态下搭载传感器芯片20。因此，即使在聚磁体30、40的z方向上的长度长的情况下，也能够将聚磁体30、40稳定地固定于基板2。

图2是用于说明传感器芯片20的结构的立体示意图。

如图2所示，传感器芯片20具有大致长方体形状，在构成xy平面的元件形成面21形成有4个磁敏元件R1～R4。元件形成面21的相反侧是构成xy平面的背面22。另外，传感器芯片20具有：构成yz面且位于彼此相反侧的侧面23、24；以及构成xz面且位于彼此相反侧的下表面25和上表面26。传感器芯片20，以下表面25面向基板2的表面4的方式，搭载于基板2。

只要磁敏元件R1～R4是根据磁场的方向或强度而特性变化的元件，则没有特别限制，例如，可以使用磁阻元件。在以下的说明中，以磁敏元件R1～R4为磁阻元件并且具有彼此相同的磁化固定方向的情况为例进行说明。此处，磁敏元件R1、R3的x方向上的位置相同，磁敏元件R2、R4的x方向上的位置相同。此外，磁敏元件R1、R4的y方向上的位置相同，磁敏元件R2、R3的y方向上的位置相同。

在传感器芯片20的元件形成面21上，形成有磁性体层M1～M3。磁性体层M1，在俯视时位于元件形成面21上的大致中央，在其x方向上的两侧配置磁性体层M2、M3。没有特别的限制，作为磁性体层M1～M3，可以是由磁性填充物分散于树脂材料的磁性复合材料构成的膜，也可以是由镍或坡莫合金等软磁材料构成的薄膜或箔，也可以是由铁氧体等构成的薄膜或块状片(bulk sheet)。磁敏元件R1、R3配置在由磁性体层M1和磁性体层M2形成的磁隙的附近，磁敏元件R2、R4配置在由磁性体层M1和磁性体层M3形成的磁隙的附近。磁敏元件R1～R4不需要位于上述磁隙内，只要配置在由上述磁隙形成的磁路上，即，能够检测通过磁隙的检测对象磁场的位置即可。

图3是用于说明传感器芯片20与聚磁体30、40的位置关系的立体示意图。

如图3所示，聚磁体30具有将z方向作为长边方向的长方体形状，在俯视时，即，从z方向观察，其z方向上的端部配置于与磁性体层M1重叠的位置。聚磁体30作为上部分离器发挥功能，该上部分离器向磁性体层M1赋予z方向的磁通，并且将其分配给位于x方向两侧的磁性体层M2、M3。对于聚磁体30的z方向上的高度没有特别的限制，通过进一步增加z方向上的高度，能够提高z方向上的磁通的选择性。在本实施方式中，聚磁体30的y方向上的宽度与传感器芯片20的y方向上的宽度大致一致，但本发明不限于此。

传感器芯片20的背面22及侧面23、24被聚磁体40覆盖。聚磁体40包含：覆盖传感器芯片20的背面22的主体部A；与主体部A连接且分别覆盖传感器芯片20的侧面23、24的第1突出部B1、B2；分别与第1突出部B1、B2连接且覆盖传感器芯片20的元件形成面21的第2突出部C1、C2。突出部C1覆盖磁性体层M2，突出部C2覆盖磁性体层M3。

根据上述结构，从z方向观察，磁敏元件R1、R3位于聚磁体30与聚磁体40的突出部C1之间，磁敏元件R2、R4位于聚磁体30与聚磁体40的突出部C2之间。因此，由聚磁体30集中于磁性体层M1的磁通，被大致均等地分配给磁性体层M2、M3后，经由突出部C1、C2吸入聚磁体40的主体部A。此时，由于磁通的一部分通过磁敏元件R1～R4，因此，赋予磁敏元件R1、R3和磁敏元件R2、R4相互反方向的磁通。如上所述，聚磁体40作为收集由聚磁体30分离的磁通的背部分离器发挥功能。

图4是用于说明磁敏元件R1～R4的连接关系的电路图。

如图4所示，磁敏元件R1连接于端子电极53、56之间，磁敏元件R2连接于端子电极53、54之间，磁敏元件R3连接于端子电极54、55之间，磁敏元件R4连接于端子电极55、56之间。此处，对端子电极56赋予电源电位Vcc，对端子电极54赋予接地电位GND。并且，磁敏元件R1～R4全部具有相同的磁化固定方向，在从聚磁体30观察位于一侧的磁敏元件R1、R3的电阻变化量与从聚磁体30观察位于另一侧的磁敏元件R2、R4的电阻变化量之间产生差异。由此，磁敏元件R1～R4构成差动桥式电路，在端子电极53、55出现与磁通密度对应的磁敏元件R1～R4的电阻的变化。

从端子电极53、55输出的差动信号被输入设置于基板2或其外部的差动放大器61。差动放大器61的输出信号被反馈到端子电极52。如图4所示，在端子电极51和端子电极52之间连接有补偿线圈63，由此，补偿线圈63产生与差动放大器61的输出信号对应的磁场。补偿线圈63能够集成于传感器芯片20。根据上述结构，如果在端子电极53、55出现与磁通密度对应的磁敏元件R1～R4的电阻的变化，则与磁通密度对应的电流在补偿线圈63流动，产生反方向的磁通。由此，外部磁通被消除。并且，如果将从差动放大器61输出的电流通过检测电路62进行电流电压转换，则能够检测外部磁通的方向以及强度。

图5是用于说明聚磁体30的结构的概略立体图。

如图5所示，聚磁体30是具有六个表面31～36的大致长方体。其中，表面31是构成xy面的面，在封装时，面向传感器芯片20的元件形成面21。表面33是构成xz面的面，在封装时，面向基板2的表面4。表面32是位于表面31的相反侧的xy面。表面34是位于表面33的相反侧的xz面。表面35、36是位于彼此相反侧的yz面。

图6是用于说明聚磁体40的结构的大致立体图。

如图1、图3及图6所示，聚磁体40具有：具有大致长方体形状的主体部A；与主体部A连接并且沿z方向突出的突出部B1、B2；分别与突出部B1、B2连接并且向x方向折弯的突出部C1、C2。如上所述，突出部C1与磁性体层M2在z方向上重叠，突出部C2与磁性体层M3在z方向上重叠。

另外，聚磁体40的表面具有：构成xz面的上表面41及下表面42；构成yz面的侧面43、44；构成xy面的内面45；构成yz面的内面46；构成xy面的内面47；构成yz面的端面48；以及构成xy面的端面49。其中，下表面42在封装时面向基板2的表面4。内面45面向传感器芯片20的背面22。内面46面向传感器芯片20的侧面23、24的侧面。内面47以与磁性体层M2、M3重叠的方式，面向传感器芯片20的元件形成面21。特别地，内面47优选与覆盖磁性体层M2、M3的保护膜，即，传感器芯片20的表面相接。

聚磁体40的内面45也可以与传感器芯片20的背面22接触，但是也可以在两者间设置间隙，以将聚磁体40的突出部C1、C2推压到传感器芯片20的元件方式形成面21。对于聚磁体40的内面46，也可以相对于传感器芯片20的侧面23、24稍微分离，以能够调整传感器芯片20和聚磁体40的z方向上的相对位置。

在本实施方式中，至少聚磁体40的内面47被平坦化。这是对聚磁体40的内面47进行了磨削或研磨的结果。由此，如果将聚磁体40的内面47推压到传感器芯片20，则聚磁体40的内面47与传感器芯片20几乎没有缝隙地紧贴，因此，能够抑制因两者间的间隙引起的检测灵敏度的下降，并且能够减少制品之间检测灵敏度的偏差。具体而言，优选进行磨削或研磨，以使内面47的算术平均波度Wa(JIS B0601：2013中定义的)为50μm以下，更优选进行磨削或研磨，以使其为20μm以下。

如图7所示，如果内面47的算术平均波度Wa为50μm以下，则在将聚磁体40的突出部C1、C2推压到传感器芯片20的表面的情况下，能够将聚磁体40的内面47与传感器芯片20的间隙缩短至50μm以下。另外，如果内面47的算术平均波度Wa为20μm以下，则在将聚磁体40的突出部C1、C2推压到传感器芯片20的表面的情况下，能够将聚磁体40的内面47与传感器芯片20的间隙缩短至20μm以下。

图8是示出聚磁体40的内面47与传感器芯片20的间隙和传感器灵敏度的关系的图表。在将铁氧体用作聚磁体40的材料的情况下，如果不进行平坦化，则内面47的算术平均波度Wa为300μm程度。如果在这种情况下获得的传感器灵敏度约为45000μV/nT，在聚磁体40的内面47与传感器芯片20的间隙为50μm程度时，传感器灵敏度提高至约46000μV/nT。而且，如果聚磁体40的内面47与传感器芯片20的间隙为20μm左右，传感器灵敏度提高至约48000μV/nT。

此处，也可以不仅对聚磁体40的内面47，对聚磁体40的其他表面也进行平坦化。但是，对于上表面41或侧面43、44，其表面性不会影响传感器灵敏度，因此，不对这些面平坦化，而是保持从由铁氧体等磁性材料构成的块切割出的状态，由此能够削减加工成本。但是，对下表面42，优选与内面47同样地进行平坦化。在下表面42被平坦化的情况下，如果将聚磁体40搭载于基板2，则表面42几乎没有间隙地紧贴于基板2的表面4。由此，由于减少聚磁体40的下表面42与基板2的表面4的摩擦，因此，在组装时变得很容易进行使聚磁体40在基板2的表面4上滑动而与传感器芯片20抵接的操作。对于下表面42的算术平均波度Wa，也可以与内面47相同，也可以大于内面47。

而且，优选地，不仅对聚磁体40，也对聚磁体30的表面平坦化。特别地，如果将聚磁体30的表面31平坦化，则能够大幅减少由元件形成面21与聚磁体30的间隙而引起的检测灵敏度的下降，并且能够大幅抑制制品间的检测灵敏度的差异。另外，如果将聚磁体30的表面33平坦化，则表面33几乎没有间隙地紧贴于基板2的表面，表面31与表面33所形成的角度接近90°，因此，能够减少传感器芯片20的元件形成面21与聚磁体30的间隙的偏差。而且，由于聚磁体30的表面33与基板2的摩擦减少，因此，在组装时变得很容易进行使聚磁体30在基板2上滑动而与传感器芯片20抵接的操作。

如以上所说明的那样，本实施方式的磁传感器10具有：使用作为上部分离器发挥功能的聚磁体30与作为背部分离器发挥功能的聚磁体40，将磁通集中于传感器芯片20的结构，并且，由于对包含于聚磁体40的突出部C1、C2的内面47选择性地平坦化，因此，能够抑制加工成本的增大，并且提高检测灵敏度。

以上对本发明的优选实施方式进行了说明，但本发明并非限于上述的实施方式，在不脱离本发明主旨的范围内可以进行各种变更，当然这些变更也包含在本发明的范围之内。

Claims (5)

1.一种磁传感器，其特征在于，

具备：

传感器芯片，其具有：形成于元件形成面上的第1磁性体层、第2磁性体层、位于由所述第1磁性体层以及所述第2磁性体层之间的磁隙形成的磁路上的磁敏元件；

第1聚磁体，其覆盖所述第1磁性体层；以及

第2聚磁体，其包含：主体部，覆盖位于所述传感器芯片的所述元件形成面的相反侧的背面；第1突出部，与所述主体部连接且覆盖与所述传感器芯片的所述元件形成面以及所述背面正交的侧面；和第2突出部，与所述第1突出部连接且覆盖所述第2磁性体层，

所述第2突出部具有面向所述第2磁性体层的第1表面，

所述第1表面的平坦性高于所述第2聚磁体的其他至少一个表面。

2.根据权利要求1所述的磁传感器，其特征在于，

所述第1表面与所述传感器芯片的间隙为50μm以下。

3.根据权利要求1所述的磁传感器，其特征在于，

所述第1表面的算术平均波度Wa为50μm以下。

4.根据权利要求1所述的磁传感器，其特征在于，

还具备：搭载有所述传感器芯片、所述第1聚磁体以及所述第2聚磁体的基板，

所述第2聚磁体还具有面向所述基板的第2表面，

所述第2表面的平坦性高于所述第2聚磁体的其他至少一个表面。

5.根据权利要求1～4中任一项所述的磁传感器，其特征在于，

所述第2聚磁体由铁氧体材料构成。

Images