CN115102513B - 时钟芯片以及时钟芯片的封装方法 - Google Patents

时钟芯片以及时钟芯片的封装方法 Download PDF

Info

Publication number
CN115102513B
CN115102513B CN202211023139.9A CN202211023139A CN115102513B CN 115102513 B CN115102513 B CN 115102513B CN 202211023139 A CN202211023139 A CN 202211023139A CN 115102513 B CN115102513 B CN 115102513B
Authority
CN
China
Prior art keywords
crystal
substrate
frame
wafer
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211023139.9A
Other languages
English (en)
Other versions
CN115102513A (zh
Inventor
石图斌
邱文才
林满院
刘启昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Daguangxin Technology Co ltd
Original Assignee
Guangdong Daguangxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Daguangxin Technology Co ltd filed Critical Guangdong Daguangxin Technology Co ltd
Priority to CN202211023139.9A priority Critical patent/CN115102513B/zh
Publication of CN115102513A publication Critical patent/CN115102513A/zh
Application granted granted Critical
Publication of CN115102513B publication Critical patent/CN115102513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Electric Clocks (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明公开一种时钟芯片以及时钟芯片的封装方法，包括晶圆、基板或框架、晶体、缓释胶以及封装料，所述晶体设置在所述基板或框架上，用以与所述晶圆电连接，所述缓释胶设于所述晶体表面和/或所述晶体和所述基板或框架之间，所述封装料包覆于所述晶圆、所述晶体以及所述缓释胶外。本发明技术方案中，晶体与封装料之间设置有缓释胶，利用所述缓释胶的弹性，对来自所述封装料的应力进行吸收，以减小所述封装料由于冷却所产生的应力对于晶体的影响。

Description

时钟芯片以及时钟芯片的封装方法
技术领域
本发明涉及芯片封装技术领域，特别涉及一种时钟芯片以及时钟芯片的封装方法。
背景技术
时钟芯片在封装时通常需要将晶圆和晶体一起进行封装，然而，在塑封过程中，由于晶体器件自身的热膨胀系数与封装料有一定的差异，导致在塑封冷却时会产生应力对晶体造成损伤。
发明内容
本发明的主要目的是提供一种时钟芯片以及时钟芯片的封装方法，旨在提供一种不易损伤晶体的时钟芯片。
为实现上述目的，本发明提出的时钟芯片，包括：
晶圆以及基板或框架；
晶体，设置在所述基板或框架或框架上，用以与所述晶圆电连接；以及，
缓释胶，设于所述晶体表面和/或所述晶体和所述基板或框架或框架之间；
封装料，包覆于所述晶圆、所述晶体以及所述缓释胶外。
可选地，所述缓释胶包括电子级液体硅橡胶。
可选地，所述晶体用以与所述晶圆键合连接。
可选地，所述晶体包括一端设置有开口的陶瓷外壳和设于所述开口的金属盖；
所述晶体通过所述缓释胶粘贴于所述基板或框架时，所述金属盖与所述基板或框架表面相贴合。
本发明还提出一种时钟芯片的封装方法，旨在提供一种不易损伤晶体的时钟芯片的封装方法，所述时钟芯片的封装方法包括如下步骤：
提供晶圆、基板或框架、晶体、缓释胶以及封装料；
将所述晶体粘接于所述基板或框架上，并与所述晶圆键合；
采用缓释胶点胶于所述晶体表面和/或除与基板或框架贴合之外的其余面，以形成预装芯片；
采用封装料对所述预装芯片进行封装，以形成时钟芯片。
可选地，在所述采用缓释胶点胶于所述晶体表面和/或除与基板或框架贴合之外的其余面，以形成预装芯片的步骤之前还包括如下步骤：
对所述缓释胶以第一预设温度回温预设时长。
可选地，所述第一预设温度为T，且23°≤T≤25°；和/或，
所述预设时长为H，且23.5h≤H≤24.5h。
可选地，在所述采用缓释胶点胶于所述晶体表面和/或除与基板或框架贴合之外的其余面，以形成预装芯片的步骤之后还包括如下步骤：
对所述缓释胶进行加热固化。
可选地，采用缓释胶点胶于所述晶体表面和/或除与基板或框架贴合之外的其余面，以形成预装芯片的步骤之前还包括如下步骤：
准备蓝膜；
将所述晶体的金属盖侧粘贴于所述蓝膜上，以形成扩晶预备件；
采用扩晶机对所述扩晶预备件进行扩晶处理，以形成固晶预备件；
采用固晶机对所述扩晶预备件进行固晶处理，以形成点胶预备件。
可选地，采用扩晶机对所述扩晶预备件进行扩晶处理，以形成固晶预备件的步骤之后还包括如下步骤：
采用扩晶环对扩晶后的蓝膜进行拉直。
本发明技术方案中，晶体与封装料之间设置有缓释胶，利用所述缓释胶的弹性，对来自所述封装料的应力进行吸收，以减小所述封装料由于冷却所产生的应力对于晶体的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明所提供的时钟芯片的一实施例的结构简图；
图2为本发明所提供的时钟芯片的封装方法的第一实施例的流程示意图；
图3为本发明所提供的时钟芯片的封装方法的第二实施例的流程示意图；
图4为本发明所提供的时钟芯片的封装方法的第三实施例的流程示意图；
图5为本发明所提供的时钟芯片的封装方法的第四实施例的流程示意图；
图6为本发明所提供的时钟芯片的封装方法的第五实施例的流程示意图。
附图标号说明：
标号 名称 标号 名称
100 时钟芯片 2 晶圆
1 晶体 3 基板或框架
11 陶瓷外壳 4 缓释胶
12 金属盖 5 封装料
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
时钟芯片在封装时通常需要将晶圆和晶体一起进行封装，然而，在塑封过程中，由于晶体器件自身的热膨胀系数与封装料有一定的差异，导致在塑封冷却时会产生应力对晶体造成损伤。
为解决上述问题，本发明提出一种时钟芯片，旨在提供一种不易损伤晶体的时钟芯片的封装方法，其中，图1为本发明所提供的时钟芯片的一实施例的结构简图。
请参照图1，本发明提出了一种时钟芯片100，包括晶圆2、基板或框架3、晶体1、缓释胶4以及封装料，所述晶体1设置在所述基板或框架3上，用以与所述晶圆2电连接，所述缓释胶4设于所述晶体1表面和/或所述晶体1和所述基板或框架3之间，所述封装料包覆于所述晶圆2、所述晶体1以及所述缓释胶4外。
本发明技术方案中，晶体1与封装料5之间设置有缓释胶4，利用所述缓释胶4的弹性，对来自所述封装料5的应力进行吸收，以减小所述封装料5由于冷却所产生的应力对于晶体1的影响。
可以理解的，在本发明中，缓释胶4的本质是利用缓释胶4本身的弹性，在所述晶体1与所述封装料5之间形成缓冲层，以吸收来自所述封装料5的内应力，从而减小所述封装料5的变形对所述晶体1所造成的影响，因此，所述缓释胶4应包括但不限于橡胶、硅胶等所有能带有缓冲作用的弹性液体胶，在本发明的一实施例中，优选电子级液体硅橡胶，作为本发明提供缓冲的胶水。
为实现所述晶体1与所述晶圆2的导电连接，所述晶体1和所述晶圆2可以采用包括但不限于键合、导线等方式进行电连接，为使所述晶体1与晶圆2连接牢固，在本发明的一实施例中，所述晶体1和所述晶圆2采用键合连接，以防止所述晶体1与所述晶圆2在时钟芯片100摇晃中脱落，保证所述晶圆2与所述晶体1之间电源连接的稳定性。
需要解释地，所述晶体1可正贴于所述基板或框架3上，也可反贴于基板或框架3上，所述晶体1包括一端设置有开口的陶瓷外壳11和设于所述开口的金属盖12，当所述晶体1金属盖12面朝上贴于所述基板或框架3上时，所述晶体1呈正贴状态，当所述晶体1金属盖12朝下贴于所述基板或框架3时，所述晶体1呈反贴状态。
所述晶体1既可以正贴于所述基板或框架3上，也可以反贴于所述基板或框架3上，本发明对此不做限制。当所述晶体1采用正贴的方式贴于所述基板或框架3时，所述金属盖12与所述封装料5相接触，用以承受来自所述封装料5的压力，而当所述晶体1采用反贴时，所述金属盖12被所述陶瓷外壳11和所述基板或框架3所遮挡，所述陶瓷外壳11与所述封装料5所接触，封装料5的内应力作用于所述陶瓷外壳11上，考虑到陶瓷外壳11硬度高于所述金属盖12，因此，在本发明的一实施例中，所述晶体1反贴于所述基板或框架3上，具体地，所述晶体1包括一端设置有开口的陶瓷外壳11和设于所述开口的金属盖12，所述晶体1通过所述缓释胶4粘贴于所述基板或框架3时，所述金属盖12与所述基板或框架3表面相贴合，如此，以使所述陶瓷外壳11与所述封装料5相接触，并承受来自所述封装料5的应力，使所述封装料5对于所述晶体1的影响降至最低。
本发明还提出一种时钟芯片的封装方法，请参考图2，图2为本发明所提供的时钟芯片的封装方法的第一实施例的流程示意图，时钟芯片的封装方法包括如下步骤：
S10提供晶圆、基板或框架、晶体、缓释胶以及封装料；
S20采用缓释胶点胶于所述晶体表面和/或除与基板或框架贴合之外的其余面，以形成预装芯片；
S30采用封装料对所述预装芯片进行封装，以形成时钟芯片。
本实施例中，所述晶体被粘接于所述基板或框架上并与所述晶圆完成键合连接后，采用缓释胶点胶于所述晶体表面，如此，以在所述晶体与所述封装料之间设置一层缓冲，减小所述封装料因冷却后，产生的应力变形对所述晶体产生的影响。
请参考图3，图3为本发明所提供的时钟芯片的封装方法的第二实施例的流程示意图，在所述采用缓释胶点胶于所述晶体表面和/或除与基板或框架贴合之外的其余面，以形成预装芯片的步骤之前还包括如下步骤：
S16对所述缓释胶以第一预设温度回温预设时长。
本实施例中，为保证所述缓释胶可更好的发挥作用，需对所述缓释胶以第一预设温度回温预设时长，具体地，所述第一预设温度为T，且23°≤T≤25°，所述预设时长为H，且23.5h≤H≤24.5h，更进一步地，T=25°、H=24h时效果最佳。
请参考图4，图4为本发明所提供的时钟芯片的封装方法的第三实施例的流程示意图，在所述采用缓释胶点胶于所述晶体表面和/或除与基板或框架贴合之外的其余面，以形成预装芯片的步骤之后还包括如下步骤：
S25对所述缓释胶进行加热固化。
本实施中，为使点胶后的缓释胶加快凝固成为具有弹性的硅胶体，需对所述缓释胶进行加热处理，通过高温以加快所述缓释胶的凝固。
请参考图5，图5为本发明所提供的时钟芯片的封装方法的第四实施例的流程示意图，采用缓释胶点胶于所述晶体表面和/或除与基板或框架贴合之外的其余面，以形成预装芯片包括如下步骤：
S21准备蓝膜；
S22将所述晶体的金属盖侧粘贴于所述蓝膜上，以形成扩晶预备件；
S23采用扩晶机对所述扩晶预备件进行扩晶处理，以形成固晶预备件；
S24采用固晶机对所述扩晶预备件进行固晶处理，以形成所述点胶预备件。
本实施中，为将所述晶体粘贴于基板或框架上，首先需要将所述晶体粘贴在所述蓝膜上，需要解释地，在执行此步骤时，当所述晶体需要正贴于所述基板或框架上时，则将所述陶瓷外壳粘接于所述蓝膜，当所述晶体需要反贴于所述基板或框架上时，则将所述金属盖粘接于所述蓝膜上。所述晶体于所述蓝膜上粘接完毕后，由于晶体与晶体之间距离较近，固晶机无法很好的完成对芯片的搬运，因此，在固晶之前，需要对蓝膜上的晶体之间的距离进行扩大，即为扩晶处理，当所述晶体间的距离适当后，所述晶体将在所述固晶机的作用下，由蓝膜上取下粘贴在所述基板或框架上。
请参考图6，图6为本发明所提供的时钟芯片的封装方法的第五实施例的流程示意图，采用扩晶机对所述扩晶预备件进行扩晶处理，以形成固晶预备件的步骤之后还包括如下步骤：
S14采用扩晶环对扩晶后的蓝膜进行拉直。
需要解释地，扩晶的实质是对蓝膜进行拉扯，以增大蓝膜上晶体间的距离，扩大后的蓝膜将变得松弛，因此，在本实施例中，需在扩晶后的蓝膜上套上扩晶环，以使蓝膜重新紧绷，方便后续固晶机的固晶工作。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (3)

1.一种时钟芯片的封装方法，其特征在于，所述时钟芯片包括：
晶圆以及基板或框架；
晶体，设置在所述基板或框架上，用以与所述晶圆电连接；
缓释胶，设于所述晶体表面和/或所述晶体和所述基板或框架之间；以及，
封装料，包覆于所述晶圆、所述晶体以及所述缓释胶外；
所述缓释胶包括电子级液体硅橡胶；
所述晶体用以与所述晶圆键合连接；
所述晶体包括一端设置有开口的陶瓷外壳和设于所述开口的金属盖；
所述晶体通过所述缓释胶粘贴于所述基板或框架时，所述金属盖与所述基板或框架表面相贴合；
所述时钟芯片的封装方法包括如下步骤：
提供晶圆、基板或框架、晶体、缓释胶以及封装料；
将所述晶体金属盖面朝下粘接与所述基板或框架上，并与所述晶圆键合；
采用缓释胶点胶于所述晶体表面和/或除与基板或框架贴合之外的其余面，以形成预装芯片；
采用封装料对所述预装芯片进行封装，以形成时钟芯片；
对所述缓释胶以第一预设温度回温预设时长；
所述第一预设温度为T，且23°≤T≤25°；和/或，
所述预设时长为H，且23.5h≤H≤24.5h；
对所述缓释胶进行加热固化。
2.如权利要求1所述的时钟芯片的封装方法，其特征在于，采用缓释胶点胶于所述晶体表面和/或除与基板或框架贴合之外的其余面，以形成预装芯片的步骤之前还包括如下步骤：
准备蓝膜；
将所述晶体的金属盖侧粘贴于所述蓝膜上，以形成扩晶预备件；
采用扩晶机对所述扩晶预备件进行扩晶处理，以形成固晶预备件；
采用固晶机对所述扩晶预备件进行固晶处理，以形成点胶预备件。
3.如权利要求2所述的时钟芯片的封装方法，其特征在于，采用扩晶机对所述扩晶预备件进行扩晶处理，以形成固晶预备件的步骤之后还包括如下步骤：
采用扩晶环对扩晶后的蓝膜进行拉直。
CN202211023139.9A 2022-08-25 2022-08-25 时钟芯片以及时钟芯片的封装方法 Active CN115102513B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211023139.9A CN115102513B (zh) 2022-08-25 2022-08-25 时钟芯片以及时钟芯片的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211023139.9A CN115102513B (zh) 2022-08-25 2022-08-25 时钟芯片以及时钟芯片的封装方法

Publications (2)

Publication Number Publication Date
CN115102513A CN115102513A (zh) 2022-09-23
CN115102513B true CN115102513B (zh) 2022-12-09

Family

ID=83301425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211023139.9A Active CN115102513B (zh) 2022-08-25 2022-08-25 时钟芯片以及时钟芯片的封装方法

Country Status (1)

Country Link
CN (1) CN115102513B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155062A (ja) * 1997-08-06 1999-02-26 Toyo Commun Equip Co Ltd 圧電デバイスのリードフレーム搭載構造
CN109545946A (zh) * 2018-11-15 2019-03-29 惠州市鑫永诚光电科技有限公司 一种半导体的高效导电银胶固晶焊线封胶工艺
CN114843229A (zh) * 2022-05-25 2022-08-02 广东大普通信技术股份有限公司 一种芯片封装模组及其生产工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778685A (en) * 1972-03-27 1973-12-11 Nasa Integrated circuit package with lead structure and method of preparing the same
US8030746B2 (en) * 2008-02-08 2011-10-04 Infineon Technologies Ag Integrated circuit package
CN106449549A (zh) * 2016-11-08 2017-02-22 华天科技（昆山）电子有限公司 表面传感晶片封装结构及其制作方法
CN109390241A (zh) * 2018-09-10 2019-02-26 浩明科技（中山）有限公司 一种可控硅封装方法
CN113261096A (zh) * 2019-12-13 2021-08-13 深圳市汇顶科技股份有限公司 一种芯片封装结构
EP4007167A3 (en) * 2020-11-30 2022-10-12 Huawei Technologies Co., Ltd. Clock oscillator and clock oscillator production method using a shock-absorbing material layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155062A (ja) * 1997-08-06 1999-02-26 Toyo Commun Equip Co Ltd 圧電デバイスのリードフレーム搭載構造
CN109545946A (zh) * 2018-11-15 2019-03-29 惠州市鑫永诚光电科技有限公司 一种半导体的高效导电银胶固晶焊线封胶工艺
CN114843229A (zh) * 2022-05-25 2022-08-02 广东大普通信技术股份有限公司 一种芯片封装模组及其生产工艺

Also Published As

Publication number Publication date
CN115102513A (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
TWI379367B (en) Chip packaging method and structure thereof
TW451259B (en) Electronic device having fibrous interface
US7566586B2 (en) Method of manufacturing a semiconductor device
EP1134806A3 (en) Stress reducing lead-frame for plastic encapsulation
TWI236740B (en) Chip package structure
CN115102513B (zh) 时钟芯片以及时钟芯片的封装方法
JP4421118B2 (ja) 半導体装置製造方法
JPH09293823A (ja) 半導体チップへのリード取付方法
US6869832B2 (en) Method for planarizing bumped die
US7666714B2 (en) Assembly of thin die coreless package
JPH10135249A (ja) 樹脂封止型半導体装置
JP3022910B2 (ja) 半導体装置の製造方法
JPS63293963A (ja) 樹脂封止型半導体装置
JPH1117082A (ja) 樹脂封止型半導体装置
JPH1167832A (ja) 半導体装置を有する電子装置および半導体装置の実装方法
KR20090005903A (ko) 캐필러리에 열을 공급하는 와이어 본딩장치
JPS59208735A (ja) 半導体装置
JPH10242616A (ja) Ｉｃパッケージ及びこれを用いた回路基板
JP3664077B2 (ja) リードフレームへのテープ貼り付け方法
JP2504465B2 (ja) 半導体装置
JPH10284517A (ja) 半導体装置の製造方法
JPH11224883A (ja) 樹脂封止半導体装置の製造方法および樹脂封止半導体装置
JP2000150763A (ja) リードフレームおよびリードフレームを用いた半導体装置
TWI362725B (en) Semiconductor package by hot stamping displacing molding and its fabricating method
JPH0621111A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant