CN115085742A - 解码方法、装置、电子设备和存储介质 - Google Patents

解码方法、装置、电子设备和存储介质 Download PDF

Info

Publication number
CN115085742A
CN115085742A CN202210990615.8A CN202210990615A CN115085742A CN 115085742 A CN115085742 A CN 115085742A CN 202210990615 A CN202210990615 A CN 202210990615A CN 115085742 A CN115085742 A CN 115085742A
Authority
CN
China
Prior art keywords
metric
state
decoder
time
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210990615.8A
Other languages
English (en)
Other versions
CN115085742B (zh
Inventor
周明
张充
胡建国
邓兰青
钟永成
李神宝
丁颜玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexwise Intelligence China Ltd
Original Assignee
Nexwise Intelligence China Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexwise Intelligence China Ltd filed Critical Nexwise Intelligence China Ltd
Priority to CN202210990615.8A priority Critical patent/CN115085742B/zh
Publication of CN115085742A publication Critical patent/CN115085742A/zh
Application granted granted Critical
Publication of CN115085742B publication Critical patent/CN115085742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及解码技术领域，提供一种解码方法、装置、电子设备和存储介质，该方法包括：根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定解码器在第二时刻的前向状态度量；根据解码器在第三时刻的后向状态度量和分支度量，确定解码器在第二时刻的后向状态度量；根据第二时刻的前向状态度量和后向状态度量确定解码器的译码电路，并根据译码电路进行译码。本发明在状态度量计算的过程中，经过对状态度量计算共性的分析，合并状态度量的计算，在解码结构上进行改进，能够减少计算单元的使用，从而降低整体译码的功耗。

Description

解码方法、装置、电子设备和存储介质
技术领域
本发明涉及解码技术领域，尤其涉及一种解码方法、装置、电子设备和存储介质。
背景技术
在NB-IoT的数字基带处理中，Turbo码是通常用于无线数据传输的一种接近香农极限的纠错编码方案，在NB-IoT应用场景中，对于功耗的要求比较严格，但在传统的编译码中，运算量大，计算过程复杂，存储量大，从而导致Turbo解码器的功耗高。
发明内容
本发明提供一种解码方法、装置、电子设备和存储介质，用以解决Turbo解码器功耗高的问题，通过合并解码器中状态度量的计算，减少计算单元的使用，降低功耗。
本发明提供一种解码方法，包括：
根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量；
根据所述解码器在第三时刻的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量；
根据所述第二时刻的前向状态度量和所述后向状态度量确定所述解码器的译码电路，并根据所述译码电路进行译码。
在一个实施例中，所述根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量，包括：
确定所述解码器在所述第一时刻中第一状态的前向状态度量和第二状态的前向状态度量，以及在所述第二时刻中第一状态的分支度量和第二状态的分支度量；
根据所述解码器在所述第一时刻中第一状态的前向状态度量和第二状态的前向状态度量，以及在所述第二时刻中第一状态的分支度量和第二状态的分支度量，确定所述解码器在第二时刻的前向状态度量。
在一个实施例中，所述根据所述解码器在所述第一时刻中第一状态的前向状态度量和第二状态的前向状态度量，以及在所述第二时刻中第一状态的分支度量和第二状态的分支度量，确定所述解码器在第二时刻的前向状态度量，包括：
确定所述解码器在所述第一时刻中第一状态的前向状态度量和在所述第二时刻中第一状态的分支度量的第一乘积，以及所述解码器在所述第一时刻中第二状态的前向状态度量和在所述第二时刻中第二状态的分支度量的第二乘积；
根据所述第一乘积与所述第二乘积，确定所述解码器在所述第二时刻的前向状态度量。
在一个实施例中，所述根据所述解码器在第三时刻的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量，包括：
确定所述解码器在所述第三时刻中第三状态的后向状态度量和分支度量，以及第四状态的后向状态度量和分支度量；
根据所述第三状态的后向状态度量和分支度量以及所述第四状态的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量。
在一个实施例中，所述根据所述第三状态的后向状态度量和分支度量以及所述第四状态的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量，包括：
确定第三状态的后向状态度量和分支度量的第三乘积，以及所述第四状态的后向状态度量和分支度量的第四乘积；
根据所述第三乘积与所述第四乘积，确定所述解码器在所述第二时刻的后向状态度量。
在一个实施例中，所述根据所述第二时刻的前向状态度量和所述后向状态度量确定所述解码器的译码电路，包括：
根据所述第二时刻的前向状态度量和所述后向状态度量，确定加法器和选择器的数量以及连接关系；
根据所述加法器和所述选择器的数量以及连接关系，确定所述解码器的译码电路。
在一个实施例中，所述根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量之前，包括：
根据所述解码器的前向状态度量和后向状态度量的递推计算，确定所述前向状态度量和所述后向状态度量的递推关系。
本发明还提供一种解码装置，包括：
第一确定模块，用于根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量；
第二确定模块，用于根据所述解码器在第三时刻的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量；
译码模块，用于根据所述第二时刻的前向状态度量和所述后向状态度量确定所述解码器的译码电路，并根据所述译码电路进行译码。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述解码方法。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述解码方法。
本发明提供的解码方法、装置、电子设备和存储介质，通过根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定解码器在第二时刻的前向状态度量；根据解码器在第三时刻的后向状态度量和分支度量，确定解码器在第二时刻的后向状态度量；根据第二时刻的前向状态度量和后向状态度量确定解码器的译码电路，并根据译码电路进行译码。本发明实施例在状态度量计算的过程中，经过对状态度量计算共性的分析，合并状态度量的计算，在解码结构上进行改进，能够减少计算单元的使用，从而降低整体译码的功耗。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的解码方法的流程示意图之一；
图2是本发明提供的解码方法的流程示意图之二；
图3是本发明提供的解码方法的流程示意图之三；
图4是本发明提供的Turbo解码器的网格图边的示意图；
图5是本发明提供的Turbo解码器中合并状态度量计算的电路示意图；
图6是本发明提供的解码装置的结构示意图；
图7是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合图1-图7描述本发明的解码方法、装置、电子设备和存储介质。
具体地，本发明提供一种解码方法，参照图1，图1是本发明提供的解码方法的流程示意图之一。
本发明实施例提供了解码方法的实施例，需要说明的是，虽然在流程图中示出了逻辑顺序，但是在某些数据下，可以以不同于此处的顺序完成所示出或描述的步骤。
本发明实施例提供的解码方法，包括：
步骤S10，根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量；
需要说明的是，在传统的编译码中，运算量大，计算过程复杂，存储量大，导致Turbo解码器的功耗大，而Turbo码解码的计算复杂度主要体现在单个算法块中，通过寻找前向状态度量以及后向状态度量计算的递推关系，可以得出前向状态度量和后向状态度量的计算具有相似性，因此可以合并解码器中状态度量的计算，从而减少计算单元的使用，降低功耗。
首先定义Turbo解码器中网格中的边概念，也称为分支，如图4所示，其中边的起始 状态和终止状态分别为
Figure 196599DEST_PATH_IMAGE001
和
Figure 210691DEST_PATH_IMAGE002
；输入信息符号为
Figure 152102DEST_PATH_IMAGE003
，码字符号为
Figure 842716DEST_PATH_IMAGE004
，时间索 引为
Figure 236788DEST_PATH_IMAGE005
。可见，在k时刻，输入信息比特和起始状态唯一确定了输出码字、结束状态以及网格 图中的边，其中，
Figure 320150DEST_PATH_IMAGE006
。
需要说明的是，本发明实施例采用Max-Log-MAP译码算法进行译码，其中，Max-Log-MAP算法是对MAP算法的进一步简化，与 Log-MAP算法相比，使用了max()函数来拟等于max*()函数，去除了查找数据表的流程，进一步简化了运算过程，减少译码延时，降低复杂度和所需的存储空间。
根据Max-Log-MAP译码算法可知，利用k-1时刻计算得到的前向递推值
Figure 116068DEST_PATH_IMAGE007
和当 前k时刻确定的分支度量值
Figure 134840DEST_PATH_IMAGE008
来计算当前k时刻的前向递推值
Figure 891574DEST_PATH_IMAGE009
，以及利用k+1时刻 的分支度量值
Figure 122835DEST_PATH_IMAGE010
和k+1时刻的后向递推值
Figure 163473DEST_PATH_IMAGE011
来计算当前k时刻的后向递推值
Figure 87566DEST_PATH_IMAGE012
，其中，前向递推值是指前向状态度量，后向递推值是指后向状态度量，公式如下所 示：
当k=0时刻，前向状态度量
Figure 830132DEST_PATH_IMAGE013
和后向状态度量
Figure 865084DEST_PATH_IMAGE014
计算如公式（1）和公式（2）所 示。
Figure 635594DEST_PATH_IMAGE015
Figure 855223DEST_PATH_IMAGE016
当
Figure 711183DEST_PATH_IMAGE017
时刻，按照max-log-map译码算法可知，前向状态度量
Figure 425193DEST_PATH_IMAGE018
和后向状态度量
Figure 50209DEST_PATH_IMAGE019
计算如公式（3）和公式（4）所示。
Figure 440739DEST_PATH_IMAGE020
Figure 783996DEST_PATH_IMAGE021
其中，在公式（3）和公式（4）中：
Figure 426330DEST_PATH_IMAGE022
为编码器输出的校验位；
Figure 279754DEST_PATH_IMAGE023
为编码输出的信息位；
Figure 716551DEST_PATH_IMAGE005
为接收的序列时刻
Figure 406159DEST_PATH_IMAGE024
；
Figure 586604DEST_PATH_IMAGE025
为编码器状态，其中，
Figure 61579DEST_PATH_IMAGE026
的取值与Turbo解码器结构的寄存器
Figure 669278DEST_PATH_IMAGE027
个数有关，假设D =3，则
Figure 846181DEST_PATH_IMAGE028
。
基于上述内容，容易得出接收到的编码信息位0或1分别对应8种状态的前向递推值和8种状态的后向递推值，那么求当前k时刻的前向递推值和后向递推值就是比较信息位0或1的转移概率值，求出最大值。其中，公式（5）和公式（6）列出了一个四状态前向状态度量及后向状态度量计算的例子，八状态的模块结构的复杂度是其两倍，状态度量模块采用了反馈迭代结构，将运算得到的新状态度量值反馈到输入端，以参与下次的运算。
Figure 830318DEST_PATH_IMAGE029
Figure 284433DEST_PATH_IMAGE030
其中，各个状态的递推值由分量编码器的网格图中状态转移关系决定，本系统的分量编码器的RSC分量码的生成函数矩阵为：
Figure 436935DEST_PATH_IMAGE031
基于解码器的前向状态度量和后向状态度量的递推计算，确定前向状态度量和后向状态度量的递推关系，例如，由公式（5）和公式（6）所知，前向状态度量和后向状态度量的递推计算具有相似性，为了减少前向状态度量和后向状态度量分别计算的次数，可以确定前向状态度量和后向状态度量递推关系，然后，基于该递推关系进行合并状态度量计算，基于此，可以减少Turbo解码器计算单元的产生，降低功耗。
具体地，根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确 定解码器在第二时刻的前向状态度量，例如，确定k-1时刻（即第一时刻）的前向状态度量
Figure 242080DEST_PATH_IMAGE032
和
Figure 888962DEST_PATH_IMAGE033
，其中，
Figure 197583DEST_PATH_IMAGE034
为0状态时的前向状态度量，
Figure 22451DEST_PATH_IMAGE035
为1状态时 的前向状态度量，
Figure 783733DEST_PATH_IMAGE036
指的是0状态，
Figure 375252DEST_PATH_IMAGE037
指的是1状态。同时，确定k时刻（即第二时刻）的分支 度量
Figure 663014DEST_PATH_IMAGE038
和
Figure 48996DEST_PATH_IMAGE039
，其中，
Figure 960492DEST_PATH_IMAGE040
为0状态时的分支度量，
Figure 824543DEST_PATH_IMAGE041
为1状 态时的分支度量。采用k-1时刻的前向状态度量
Figure 966812DEST_PATH_IMAGE042
和
Figure 789274DEST_PATH_IMAGE043
和k时刻的分支度量
Figure 869357DEST_PATH_IMAGE044
和
Figure 271519DEST_PATH_IMAGE045
共同递推k时刻的前向状态度量。
步骤S20，根据所述解码器在第三时刻的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量；
具体地，根据解码器在第三时刻的后向状态度量和分支度量，确定解码器在第二 时刻的后向状态度量，例如，确定k+1时刻（即第三时刻）的后向状态度量
Figure 799452DEST_PATH_IMAGE046
和
Figure 527237DEST_PATH_IMAGE047
，以及分支度量
Figure 858730DEST_PATH_IMAGE048
和
Figure 595742DEST_PATH_IMAGE049
，其中，
Figure 587969DEST_PATH_IMAGE050
为0状态时的后向 状态度量，
Figure 345709DEST_PATH_IMAGE051
为4状态时的后向状态度量，
Figure 56176DEST_PATH_IMAGE052
为0状态时的分支度量，
Figure 206666DEST_PATH_IMAGE053
为4状态时的分支度量。采用k+1时刻的后向状态度量
Figure 53399DEST_PATH_IMAGE054
和
Figure 247620DEST_PATH_IMAGE055
，以及分支度量
Figure 445383DEST_PATH_IMAGE056
和
Figure 258619DEST_PATH_IMAGE057
共同递推k时刻的后向状态度量。
步骤S30，根据所述第二时刻的前向状态度量和所述后向状态度量确定所述解码器的译码电路，并根据所述译码电路进行译码。
需要说明的是，MAP译码算法中，含有大量的指数运算和乘法运算，导致译码复杂度较高，硬件实现难度大，本发明实施例通过对译码器的输入输出计算过程转化为对数形式，把乘法运算转换为加法运算，避免复杂的指数运算。
具体地，根据第二时刻的前向状态度量和后向状态度量，确定加法器和选择器的数量以及连接关系，然后根据加法器和选择器的数量以及连接关系，确定解码器的译码电路，最后根据译码电路进行译码。例如，参考图5，该译码电路是一个四状态前向递推硬件实现结构图，后向递推同理，状态度量模块计算采用反馈迭代结构，将运算得到的新的状态度量值反馈到输入端，以便参与下次的递推运算，前后向递推值是Turbo译码迭代过程中两个重要的中间变量，由图5中电路结构可以看出，递推值的计算是将对应的分支度量值以及前一时刻的递推值通过加法器（图中带“+”的组件为加法器）进行相加，并通过选择器（图中带“MAX”的组件为选择器）进行比较，从而计算当前时刻的递推值，在状态度量计算的过程中，经过对状态度量计算共性的分析，合并状态度量的计算，在解码结构上进行改进，能够减少计算单元的使用，从而降低整体译码的功耗。
本发明实施例提供的解码方法，通过根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定解码器在第二时刻的前向状态度量；根据解码器在第三时刻的后向状态度量和分支度量，确定解码器在第二时刻的后向状态度量；根据第二时刻的前向状态度量和后向状态度量确定解码器的译码电路，并根据译码电路进行译码。本发明实施例在状态度量计算的过程中，经过对状态度量计算共性的分析，合并状态度量的计算，在解码结构上进行改进，能够减少计算单元的使用，从而降低整体译码的功耗。
参考图2，图2是本发明提供的解码方法的流程示意图之二。在本发明实施例中，所述根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量，包括：
步骤S11，确定所述解码器在所述第一时刻中第一状态的前向状态度量和第二状态的前向状态度量，以及在所述第二时刻中第一状态的分支度量和第二状态的分支度量；
步骤S12，根据所述解码器在所述第一时刻中第一状态的前向状态度量和第二状态的前向状态度量，以及在所述第二时刻中第一状态的分支度量和第二状态的分支度量，确定所述解码器在第二时刻的前向状态度量。
确定解码器在第一时刻中第一状态的前向状态度量和第二状态的前向状态度量， 以及在第二时刻中第一状态的分支度量和第二状态的分支度量，例如，确定Turbo解码器在 k-1时刻（即第一时刻）的前向状态度量
Figure 599339DEST_PATH_IMAGE058
和
Figure 574248DEST_PATH_IMAGE059
，其中，
Figure 649520DEST_PATH_IMAGE060
为0状态时 的前向状态度量，
Figure 867DEST_PATH_IMAGE061
为1状态时的前向状态度量，可以理解的是，
Figure 87772DEST_PATH_IMAGE062
表示Turbo解码 器的状态，
Figure 108949DEST_PATH_IMAGE063
指的是k状态，k可以理解为任意状态时刻，
Figure 15725DEST_PATH_IMAGE064
指的是0状态，
Figure 295397DEST_PATH_IMAGE065
指的是1状态。 同时，确定Turbo解码器在k时刻（即第二时刻）的分支度量
Figure 236808DEST_PATH_IMAGE066
和
Figure 193000DEST_PATH_IMAGE067
，其中，
Figure 587072DEST_PATH_IMAGE068
为0状态时的分支度量，
Figure 545801DEST_PATH_IMAGE069
为1状态时的分支度量。采用k-1时刻的前向状 态度量
Figure 466353DEST_PATH_IMAGE070
和
Figure 219545DEST_PATH_IMAGE071
和k时刻的分支度量
Figure 710700DEST_PATH_IMAGE072
和
Figure 473120DEST_PATH_IMAGE073
共同递推k时刻的 前向状态度量
Figure 248178DEST_PATH_IMAGE074
。
具体地，确定解码器在第一时刻中第一状态的前向状态度量和在第二时刻中第一状态的分支度量的第一乘积，以及解码器在第一时刻中第二状态的前向状态度量和在第二时刻中第二状态的分支度量的第二乘积，然后根据第一乘积与第二乘积，确定解码器在第二时刻的前向状态度量，其中，前向状态度量递推公式如下所示：
Figure 172272DEST_PATH_IMAGE075
本发明实施例通过采用k-1时刻的前向状态度量和k时刻的分支度量共同递推k时刻的前向状态度量，基于此，通过合并状态度量的计算，能够减少计算单元的使用，从而降低整体译码的功耗。
参考图3，图3是本发明提供的解码方法的流程示意图之三。在本发明实施例中，所述根据所述解码器在第三时刻的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量，包括：
步骤S21，确定所述解码器在所述第三时刻中第三状态的后向状态度量和分支度量，以及第四状态的后向状态度量和分支度量；
步骤S22，根据所述第三状态的后向状态度量和分支度量以及所述第四状态的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量。
确定解码器在第三时刻中第三状态的后向状态度量和分支度量，以及第四状态的 后向状态度量和分支度量，例如，确定k+1时刻（即第三时刻）的后向状态度量
Figure 806515DEST_PATH_IMAGE046
和
Figure 215369DEST_PATH_IMAGE076
，以及分支度量
Figure 720299DEST_PATH_IMAGE077
和
Figure 939928DEST_PATH_IMAGE078
，其中，
Figure 795889DEST_PATH_IMAGE054
为0状态时的 后向状态度量，
Figure 509898DEST_PATH_IMAGE079
为4状态时的后向状态度量，
Figure 134914DEST_PATH_IMAGE080
为0状态时的分支度 量，
Figure 525444DEST_PATH_IMAGE081
为4状态时的分支度量。采用k+1时刻的后向状态度量
Figure 868701DEST_PATH_IMAGE046
和
Figure 245456DEST_PATH_IMAGE076
，以及分支度量
Figure 98880DEST_PATH_IMAGE082
和
Figure 801257DEST_PATH_IMAGE078
共同递推k时刻的后向状态度量
Figure 490864DEST_PATH_IMAGE083
。
具体地，确定第三状态的后向状态度量和分支度量的第三乘积，以及第四状态的后向状态度量和分支度量的第四乘积，然后根据第三乘积与第四乘积，确定解码器在第二时刻的后向状态度量，其中，后向状态度量递推公式如下所示：
Figure 671310DEST_PATH_IMAGE084
本发明实施例通过采用k+1时刻的后向状态度量以及分支度量共同递推k时刻的后向状态度量，基于此，通过合并状态度量的计算，能够减少计算单元的使用，从而降低整体译码的功耗。
下面对本发明实施例提供的解码装置进行描述，下文描述的解码装置与上文描述的解码方法可相互对应参照。
参考图6，本发明实施例提供一种解码装置，该解码装置包括第一确定模块601、第二确定模块602和译码模块603，其中：
所述第一确定模块601，用于根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量；
所述第二确定模块602，用于根据所述解码器在第三时刻的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量；
所述译码模块603，用于根据所述第二时刻的前向状态度量和所述后向状态度量确定所述解码器的译码电路，并根据所述译码电路进行译码。
本发明实施例提供的解码装置，通过根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定解码器在第二时刻的前向状态度量；根据解码器在第三时刻的后向状态度量和分支度量，确定解码器在第二时刻的后向状态度量；根据第二时刻的前向状态度量和后向状态度量确定解码器的译码电路，并根据译码电路进行译码。本发明实施例在状态度量计算的过程中，经过对状态度量计算共性的分析，合并状态度量的计算，在解码结构上进行改进，能够减少计算单元的使用，从而降低整体译码的功耗。
在一个实施例中，所述第一确定模块601包括：
确定所述解码器在所述第一时刻中第一状态的前向状态度量和第二状态的前向状态度量，以及在所述第二时刻中第一状态的分支度量和第二状态的分支度量；
根据所述解码器在所述第一时刻中第一状态的前向状态度量和第二状态的前向状态度量，以及在所述第二时刻中第一状态的分支度量和第二状态的分支度量，确定所述解码器在第二时刻的前向状态度量。
在一个实施例中，所述第一确定模块601包括：
确定所述解码器在所述第一时刻中第一状态的前向状态度量和在所述第二时刻中第一状态的分支度量的第一乘积，以及所述解码器在所述第一时刻中第二状态的前向状态度量和在所述第二时刻中第二状态的分支度量的第二乘积；
根据所述第一乘积与所述第二乘积，确定所述解码器在所述第二时刻的前向状态度量。
在一个实施例中，所述第二确定模块602包括：
确定所述解码器在所述第三时刻中第三状态的后向状态度量和分支度量，以及第四状态的后向状态度量和分支度量；
根据所述第三状态的后向状态度量和分支度量以及所述第四状态的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量。
在一个实施例中，所述第二确定模块602包括：
确定第三状态的后向状态度量和分支度量的第三乘积，以及所述第四状态的后向状态度量和分支度量的第四乘积；
根据所述第三乘积与所述第四乘积，确定所述解码器在所述第二时刻的后向状态度量。
在一个实施例中，所述译码模块603包括：
根据所述第二时刻的前向状态度量和所述后向状态度量，确定加法器和选择器的数量以及连接关系；
根据所述加法器和所述选择器的数量以及连接关系，确定所述解码器的译码电路。
在一个实施例中，所述第一确定模块601包括：
根据所述解码器的前向状态度量和后向状态度量的递推计算，确定所述前向状态度量和所述后向状态度量的递推关系。
图7示例了一种电子设备的实体结构示意图，如图7所示，该电子设备可以包括：处理器(processor)710、通信接口(Communications Interface)720、存储器(memory)730和通信总线740，其中，处理器710，通信接口720，存储器730通过通信总线740完成相互间的通信。处理器710可以调用存储器730中的逻辑指令，以执行解码方法，该方法包括：
根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量；
根据所述解码器在第三时刻的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量；
根据所述第二时刻的前向状态度量和所述后向状态度量确定所述解码器的译码电路，并根据所述译码电路进行译码。
此外，上述的存储器730中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的解码方法，该方法包括：
根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量；
根据所述解码器在第三时刻的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量；
根据所述第二时刻的前向状态度量和所述后向状态度量确定所述解码器的译码电路，并根据所述译码电路进行译码。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种解码方法，其特征在于，包括：
根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量；
根据所述解码器在第三时刻的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量；
根据所述第二时刻的前向状态度量和所述后向状态度量确定所述解码器的译码电路，并根据所述译码电路进行译码。
2.根据权利要求1所述的解码方法，其特征在于，所述根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量，包括：
确定所述解码器在所述第一时刻中第一状态的前向状态度量和第二状态的前向状态度量，以及在所述第二时刻中第一状态的分支度量和第二状态的分支度量；
根据所述解码器在所述第一时刻中第一状态的前向状态度量和第二状态的前向状态度量，以及在所述第二时刻中第一状态的分支度量和第二状态的分支度量，确定所述解码器在第二时刻的前向状态度量。
3.根据权利要求2所述的解码方法，其特征在于，所述根据所述解码器在所述第一时刻中第一状态的前向状态度量和第二状态的前向状态度量，以及在所述第二时刻中第一状态的分支度量和第二状态的分支度量，确定所述解码器在第二时刻的前向状态度量，包括：
确定所述解码器在所述第一时刻中第一状态的前向状态度量和在所述第二时刻中第一状态的分支度量的第一乘积，以及所述解码器在所述第一时刻中第二状态的前向状态度量和在所述第二时刻中第二状态的分支度量的第二乘积；
根据所述第一乘积与所述第二乘积，确定所述解码器在所述第二时刻的前向状态度量。
4.根据权利要求1所述的解码方法，其特征在于，所述根据所述解码器在第三时刻的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量，包括：
确定所述解码器在所述第三时刻中第三状态的后向状态度量和分支度量，以及第四状态的后向状态度量和分支度量；
根据所述第三状态的后向状态度量和分支度量以及所述第四状态的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量。
5.根据权利要求4所述的解码方法，其特征在于，所述根据所述第三状态的后向状态度量和分支度量以及所述第四状态的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量，包括：
确定第三状态的后向状态度量和分支度量的第三乘积，以及所述第四状态的后向状态度量和分支度量的第四乘积；
根据所述第三乘积与所述第四乘积，确定所述解码器在所述第二时刻的后向状态度量。
6.根据权利要求1所述的解码方法，其特征在于，所述根据所述第二时刻的前向状态度量和所述后向状态度量确定所述解码器的译码电路，包括：
根据所述第二时刻的前向状态度量和所述后向状态度量，确定加法器和选择器的数量以及连接关系；
根据所述加法器和所述选择器的数量以及连接关系，确定所述解码器的译码电路。
7.根据权利要求1所述的解码方法，其特征在于，所述根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量之前，包括：
根据所述解码器的前向状态度量和后向状态度量的递推计算，确定所述前向状态度量和所述后向状态度量的递推关系。
8.一种解码装置，其特征在于，包括：
第一确定模块，用于根据解码器在第一时刻的前向状态度量以及在第二时刻的分支度量，确定所述解码器在所述第二时刻的前向状态度量；
第二确定模块，用于根据所述解码器在第三时刻的后向状态度量和分支度量，确定所述解码器在所述第二时刻的后向状态度量；
译码模块，用于根据所述第二时刻的前向状态度量和所述后向状态度量确定所述解码器的译码电路，并根据所述译码电路进行译码。
9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述解码方法。
10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述解码方法。
CN202210990615.8A 2022-08-18 2022-08-18 解码方法、装置、电子设备和存储介质 Active CN115085742B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210990615.8A CN115085742B (zh) 2022-08-18 2022-08-18 解码方法、装置、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210990615.8A CN115085742B (zh) 2022-08-18 2022-08-18 解码方法、装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN115085742A true CN115085742A (zh) 2022-09-20
CN115085742B CN115085742B (zh) 2022-11-15

Family

ID=83244485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210990615.8A Active CN115085742B (zh) 2022-08-18 2022-08-18 解码方法、装置、电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN115085742B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015290A1 (en) * 2001-08-03 2003-02-20 Lucent Technologies Inc. Turbo decoder with reduced-size branch metric cache
CN101388674A (zh) * 2008-10-23 2009-03-18 华为技术有限公司 一种译码的方法、译码器以及Turbo码译码器
CN102270994A (zh) * 2011-03-30 2011-12-07 清华大学 一种Turbo码译码器中状态度量溢出控制方法
CN102340320A (zh) * 2011-07-08 2012-02-01 电子科技大学 卷积Turbo码双向并行译码方法
CN102801661A (zh) * 2011-05-25 2012-11-28 中兴通讯股份有限公司 一种上行接收方法及装置
US20150049846A1 (en) * 2013-08-19 2015-02-19 Fujitsu Limited Decoding apparatus and decoding method
CN106301391A (zh) * 2016-08-08 2017-01-04 西安电子科技大学 一种改进的软输出咬尾卷积码译码方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015290A1 (en) * 2001-08-03 2003-02-20 Lucent Technologies Inc. Turbo decoder with reduced-size branch metric cache
CN101388674A (zh) * 2008-10-23 2009-03-18 华为技术有限公司 一种译码的方法、译码器以及Turbo码译码器
CN102270994A (zh) * 2011-03-30 2011-12-07 清华大学 一种Turbo码译码器中状态度量溢出控制方法
CN102801661A (zh) * 2011-05-25 2012-11-28 中兴通讯股份有限公司 一种上行接收方法及装置
CN102340320A (zh) * 2011-07-08 2012-02-01 电子科技大学 卷积Turbo码双向并行译码方法
US20150049846A1 (en) * 2013-08-19 2015-02-19 Fujitsu Limited Decoding apparatus and decoding method
CN106301391A (zh) * 2016-08-08 2017-01-04 西安电子科技大学 一种改进的软输出咬尾卷积码译码方法

Also Published As

Publication number Publication date
CN115085742B (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
US9602132B2 (en) Transmitter, encoding apparatus, receiver, and decoding apparatus
US7475103B2 (en) Efficient check node message transform approximation for LDPC decoder
US20120030548A1 (en) Method and device for implementing cyclic redundancy check codes
CN110417512B (zh) 一种用于cpm通信系统的联合迭代译码方法
CN109462407B (zh) 维特比译码方法、设备及存储介质
Xia et al. A fast approximate check polytope projection algorithm for ADMM decoding of LDPC codes
KR100365724B1 (ko) 이진 로그맵 알고리즘을 이용한 터보 복호기 및 그 구현방법
CN108173624B (zh) 一种部分译码的极化码串行抵消译码电路及其方法
CN108063623B (zh) 一种降低复杂度的Polar码的串行消除译码方法
CN115085742B (zh) 解码方法、装置、电子设备和存储介质
CN115632662B (zh) 一种rs译码中的伴随式计算方法、装置、设备及介质
CN1988391A (zh) 运算电路
WO2019102450A1 (en) Low latency sequential list decoding of polar codes cross-references to related applications
CN107968697B (zh) 重叠复用系统的译码方法和装置
US6334202B1 (en) Fast metric calculation for Viterbi decoder implementation
CN111817728B (zh) 一种基于硬件实现ldpc编译码的仿真系统及其工作方法
Song et al. The implementation of turbo decoder on DSP in W-CDMA system
Zhu et al. Efficient Reed-Solomon decoder with adaptive error-correcting capability
CN116073952B (zh) 一种基于MaPU架构的快速并行卷积编译码方法、系统、设备及介质
US9154238B2 (en) Methods and apparatus for reducing interference effect on data transmitted over a communication channel
CN117200809B (zh) 用于纠两个误码的rs码的低功耗钱搜索和错误估值电路
JP2003060512A (ja) ビットシーケンスを復号するための方法および装置
Prakash et al. Efficient High Performance Successive Cancelation Decoder for Polar Code
CN111857651A (zh) 用多比特加法器并行进行多个少比特加法的方法及应用
Wong et al. Turbo decoder architecture for beyond-4G applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant