CN115084266A - Ldmos器件及其制造方法 - Google Patents

Ldmos器件及其制造方法 Download PDF

Info

Publication number
CN115084266A
CN115084266A CN202210514642.8A CN202210514642A CN115084266A CN 115084266 A CN115084266 A CN 115084266A CN 202210514642 A CN202210514642 A CN 202210514642A CN 115084266 A CN115084266 A CN 115084266A
Authority
CN
China
Prior art keywords
region
shallow trench
drift region
layer
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210514642.8A
Other languages
English (en)
Inventor
陈天
吕伟杰
肖莉
王黎
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202210514642.8A priority Critical patent/CN115084266A/zh
Publication of CN115084266A publication Critical patent/CN115084266A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS器件，漂移区场氧中包括第一浅沟槽隔离，在第一浅沟槽隔离的靠近漏区的第二侧面底部的第二底角处形成有将第二底角包覆的第一导电类型重掺杂的掺杂区屏蔽层，在第一导电类型重掺杂的漏区接工作电压时，掺杂区屏蔽层不会被耗尽从而使漂移区场氧的第二底角的电场强度降低，提高器件的可靠性。本发明还公开了一种LDMOS器件的制造方法。

Description

LDMOS器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种LDMOS器件；本发明还涉及一种LDMOS器件的制造方法。
背景技术
功率半导体器件是能够进行功率管理、处理的半导体器件，是弱电控制强电的桥梁。高压栅驱动集成电路，因具有响应时间短、功耗低、集成度高和可靠性高等优点，被广泛应用于电机驱动器、汽车电子、电子镇流器、开关模式电源等领域。其中600V 高压LDMOS被用作电平转换晶体管和从高端设备到低端设备的高压隔离区域；
对12英寸(inch)晶圆(wafer)，考虑到应力wafer翘曲等问题，制作的BCD(Bipolar-CMOS-DMOS)产品只能采用的浅沟槽隔离(STI)场氧(Field OX)方案。
对600V高压LDMOS器件的漏极(drain)端加超高压，漏区的N+注入区的结边缘以及靠近漏区的漂移区中的STI底角(Corner)处是电场最集中的区域，所以，在STI 底角处容易发生击穿。由于STI Corner处容易发生击穿，器件HCI可靠性比较差 (worse)。
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件，能提高器件的可靠性。为此，本发明还提供一种LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的LDMOS器件包括：
形成于第一外延层的选定区域中的第一导电类型掺杂的漂移区以及第二导电类型掺杂的体区。
在所述漂移区的选定区域中形成有漂移区场氧；所述漂移区场氧包括形成于第一浅沟槽中的第一浅沟槽隔离。
所述第一浅沟槽的第一侧面和所述体区具有间隔。
栅极结构覆盖在所述体区的选定区域的表面并从所述漂移区场氧的第一侧面延伸到所述漂移区场氧的顶部表面上。
第一导电类型重掺杂的源区形成在所述体区中并和所述栅极结构的第一侧面自对准。
第一导电类型重掺杂的漏区和所述漂移区场氧的第二侧面自对准。
第一导电类型重掺杂的掺杂区屏蔽层形成于所述第一浅沟槽的第二底角处的所述漂移区中并将所述第二底角完全包覆，所述第一浅沟槽的第二底角为所述第一浅沟槽的第二侧面底部的底角，所述第一浅沟槽的第一底角为所述第一浅沟槽的第一侧面底部的底角；所述第一浅沟槽的第二底角也为所述漂移区场氧的第二底角。
在所述漏区接工作电压时，所述掺杂区屏蔽层的第一导电类型重掺杂使得所述掺杂区屏蔽层不会被耗尽从而使所述漂移区场氧的第二底角的电场强度降低，提高器件的可靠性。
进一步的改进是，所述掺杂区屏蔽层还将所述第一浅沟槽的第二侧面完全包覆并在所述第一浅沟槽的第二侧面的顶部和所述漏区接触。
进一步的改进是，所述第一外延层具有第一导电类型掺杂，所述漂移区由所述体区到所述漏区之间的所述第一外延层组成。
进一步的改进是，所述第一浅沟槽隔离的顶部表面和所述第一外延层的顶部表面相平，在所述第一浅沟槽隔离的顶部还形成有第二台阶氧化层，所述漂移区场氧由所述第一浅沟槽隔离和所述第二台阶氧化层叠加而成。
进一步的改进是，所述第二台阶氧化层的第一侧面和所述第一浅沟槽隔离的第一侧面对齐，所述第二台阶氧化层的第二侧面和所述第一浅沟槽隔离的第二侧面对齐。
进一步的改进是，所述栅极结构包括依次叠加的栅介质层和多晶硅栅，由延伸到所述漂移区场氧的顶部表面上的所述多晶硅栅组成多晶硅屏蔽层。
进一步的改进是，所述源区通过顶部的接触孔连接到由正面金属层组成的源极，所述源极的金属还延伸到所述漂移区场氧的上方并组成源极金属屏蔽层。
所述漏区通过顶部的接触孔连接到由正面金属层组成的漏极，所述漏极的金属还延伸到所述漂移区场氧的上方并组成漏极金属屏蔽层。
进一步的改进是，在所述体区的表面还形成有第二导电类型重掺杂的体接触区，所述体接触区也通过接触孔连接到所述源极。
为解决上述技术问题，本发明提供的LDMOS器件的制造方法包括如下步骤：
步骤一、提供第一外延层并在所述第一外延层的选定区域中形成第一导电类型掺杂的漂移区。
步骤二、在所述漂移区的选定区域中形成漂移区场氧，所述漂移区场氧包括第一浅沟槽隔离；所述第一浅沟槽隔离的形成工艺包括：
步骤21、对所述第一外延层的选定区域进行刻蚀形成第一浅沟槽；所述第一浅沟槽的第一侧面靠近后续形成的体区一侧且体区之间具有间隔，所述第一浅沟槽的第二侧面靠近后续形成的漏区一侧；所述第一浅沟槽的第一底角为所述第一浅沟槽的第一侧面底部的底角，所述第一浅沟槽的第二底角为所述第一浅沟槽的第二侧面底部的底角；所述第一浅沟槽的第二底角也为所述漂移区场氧的第二底角。
步骤22、进行第一导电类型重掺杂离子注入在所述第一浅沟槽的第二底角处的所述漂移区中形成掺杂区屏蔽层，所述掺杂区屏蔽层将所述第二底角完全包覆。
步骤23、在所述第一浅沟槽中填充氧化层形成所述第一浅沟槽隔离。
步骤三、在所述第一外延层的选定区域中形成第二导电类型掺杂的体区。
步骤四、形成栅极结构，所述栅极结构覆盖在所述体区的选定区域的表面并从所述漂移区场氧的第一侧面延伸到所述漂移区场氧的顶部表面上。
步骤五、进行第一导电类型重掺杂的源漏注入形成源区和漏区，所述源区形成在所述体区中并和所述栅极结构的第一侧面自对准；所述漏区和所述漂移区场氧的第二侧面自对准。
在所述漏区接工作电压时，所述掺杂区屏蔽层的第一导电类型重掺杂使得所述掺杂区屏蔽层不会被耗尽从而使所述漂移区场氧的第二底角的电场强度降低，提高器件的可靠性。
进一步的改进是，所述掺杂区屏蔽层还将所述第一浅沟槽的第二侧面完全包覆并在所述第一浅沟槽的第二侧面的顶部和所述漏区接触。
进一步的改进是，所述第一外延层具有第一导电类型掺杂，所述漂移区由所述体区到所述漏区之间的所述第一外延层组成。
进一步的改进是，所述第一浅沟槽隔离的顶部表面和所述第一外延层的顶部表面相平；步骤二中，步骤23完成后，还包括：
采用氧化层沉积加图形化刻蚀工艺在所述第一浅沟槽隔离的顶部形成第二台阶氧化层的步骤，所述漂移区场氧由所述第一浅沟槽隔离和所述第二台阶氧化层叠加而成。
进一步的改进是，所述第二台阶氧化层的第一侧面和所述第一浅沟槽隔离的第一侧面对齐，所述第二台阶氧化层的第二侧面和所述第一浅沟槽隔离的第二侧面对齐。
进一步的改进是，步骤四中，所述栅极结构包括依次叠加的栅介质层和多晶硅栅，由延伸到所述漂移区场氧的顶部表面上的所述多晶硅栅组成多晶硅屏蔽层。
进一步的改进是，步骤五之后，还包括形成层间膜、接触孔和正面金属层的工艺。
所述接触孔穿过所述层间膜。
所述源区通过顶部的接触孔连接到由所述正面金属层组成的源极，所述源极的金属还延伸到所述漂移区场氧的上方并组成源极金属屏蔽层。
所述漏区通过顶部的接触孔连接到由所述正面金属层组成的漏极，所述漏极的金属还延伸到所述漂移区场氧的上方并组成漏极金属屏蔽层。
本发明的漂移区场氧中具有第一浅沟槽隔离，在第一浅沟槽隔离的靠近漏区一侧的第二底角处形成有第一导电类型重掺杂的掺杂区屏蔽层，由于掺杂区屏蔽层和漏区的掺杂类型相同且为重掺杂，故在漏区上加高电压时，掺杂区屏蔽层并不会被耗尽，故会对电场产生屏蔽作用，使得漂移区场氧的第二底角处不会受到高电场强度的电场作用，漂移区场氧的第二底角并不会承受高电压，这样就能提高漂移区场氧的第二底角处的可靠性，从而提高整个器件的可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例LDMOS器件的结构示意图；
图2A-图2F本发明实施例LDMOS器件的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例LDMOS器件的结构示意图；本发明实施例LDMOS器件包括：
形成于第一外延层102的选定区域中的第一导电类型掺杂的漂移区以及第二导电类型掺杂的体区108。
本发明实施例中，所述第一外延层102形成于半导体衬底101的表面。所述第一外延层102具有第一导电类型掺杂，所述漂移区由所述体区108到所述漏区111之间的所述第一外延层102组成。
所述半导体衬底101包括硅衬底。所述第一外延层102包括硅外延层。
在所述漂移区的选定区域中形成有漂移区场氧107；所述漂移区场氧107包括形成于第一浅沟槽103中的第一浅沟槽隔离105。所述第一浅沟槽103和所述第一浅沟槽隔离105分别如图2A和图2C所示。
本发明实施例中，所述第一浅沟槽隔离105的顶部表面和所述第一外延层102的顶部表面相平，在所述第一浅沟槽隔离105的顶部还形成有第二台阶氧化层106，所述漂移区场氧107由所述第一浅沟槽隔离105和所述第二台阶氧化层106叠加而成。在一些较佳实施例中，所述第二台阶氧化层106的第一侧面和所述第一浅沟槽隔离 105的第一侧面对齐，所述第二台阶氧化层106的第二侧面和所述第一浅沟槽隔离105 的第二侧面对齐。
本发明实施例中，在所述漂移区外部也形成有浅沟槽103a和浅沟槽隔离105a，不是形成于所述漂移区中的浅沟槽和浅沟槽隔离分别用标记103a和105a表示。浅沟槽隔离105a的顶部也形成有台阶氧化层并叠加形成漂移区外部的场氧107a。所述场氧107a中包括所述浅沟槽隔离105a时，有利于减少晶圆的应力。晶圆是由所述半导体衬底101组成。
所述第一浅沟槽103的第一侧面1031和第二侧面1032如图2A所示。所述第一浅沟槽103的第一侧面1031和所述体区108具有间隔。
栅极结构覆盖在所述体区108的选定区域的表面并从所述漂移区场氧107的第一侧面延伸到所述漂移区场氧107的顶部表面上。
本发明实施例中，所述栅极结构包括依次叠加的栅介质层(未显示)和多晶硅栅109，由延伸到所述漂移区场氧107的顶部表面上的所述多晶硅栅109组成多晶硅屏蔽层109a。
第一导电类型重掺杂的源区110形成在所述体区108中并和所述栅极结构的第一侧面自对准。
第一导电类型重掺杂的漏区111和所述漂移区场氧107的第二侧面自对准。
第一导电类型重掺杂的掺杂区屏蔽层104形成于所述第一浅沟槽103的第二底角处的所述漂移区中并将所述第二底角完全包覆，所述第一浅沟槽103的第二底角为所述第一浅沟槽103的第二侧面1032底部的底角，所述第一浅沟槽103的第一底角为所述第一浅沟槽103的第一侧面1031底部的底角；所述第一浅沟槽103的第二底角也为所述漂移区场氧107的第二底角。
本发明实施例中，所述掺杂区屏蔽层104还将所述第一浅沟槽103的第二侧面1032完全包覆并在所述第一浅沟槽103的第二侧面1032的顶部和所述漏区111接触。
在所述漏区111接工作电压时，所述掺杂区屏蔽层104的第一导电类型重掺杂使得所述掺杂区屏蔽层104不会被耗尽从而使所述漂移区场氧107的第二底角的电场强度降低，提高器件的可靠性。
本发明实施例中，所述源区110通过顶部的接触孔113a连接到由正面金属层组成的源极，所述源极的金属还延伸到所述漂移区场氧107的上方并组成源极金属屏蔽层114a。
所述漏区111通过顶部的接触孔113b连接到由正面金属层组成的漏极，所述漏极的金属还延伸到所述漂移区场氧107的上方并组成漏极金属屏蔽层114b。
在所述体区108的表面还形成有第二导电类型重掺杂的体接触区112，所述体接触区112也通过接触孔113a连接到所述源极。
本发明实施例中，LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明实施例的漂移区场氧107中具有第一浅沟槽隔离105，在第一浅沟槽隔离105的靠近漏区111一侧的第二底角处形成有第一导电类型重掺杂的掺杂区屏蔽层 104，由于掺杂区屏蔽层104和漏区111的掺杂类型相同且为重掺杂，故在漏区111 上加高电压时，掺杂区屏蔽层104并不会被耗尽，故会对电场产生屏蔽作用，使得漂移区场氧107的第二底角处不会受到高电场强度的电场作用，漂移区场氧107的第二底角并不会承受高电压，这样就能提高漂移区场氧107的第二底角处的可靠性，从而提高整个器件的可靠性。
如图2A至图2F所示，本发明实施例LDMOS器件的制造方法的各步骤中的器件结构示意图。本发明实施例LDMOS器件的制造方法包括如下步骤：
步骤一、如图2A所示，提供第一外延层102并在所述第一外延层102的选定区域中形成第一导电类型掺杂的漂移区。
本发明实施例方法中，所述第一外延层102形成于半导体衬底101的表面。所述第一外延层102具有第一导电类型掺杂，所述漂移区由后续形成的体区108到漏区111 之间的所述第一外延层102组成。
步骤二、在所述漂移区的选定区域中形成漂移区场氧107，所述漂移区场氧107 包括第一浅沟槽隔离105；所述第一浅沟槽隔离105的形成工艺包括：
步骤21、如图2A所示，对所述第一外延层102的选定区域进行刻蚀形成第一浅沟槽103；所述第一浅沟槽103的第一侧面1031靠近后续形成的体区108一侧且体区 108之间具有间隔，所述第一浅沟槽103的第二侧面1032靠近后续形成的漏区111 一侧；所述第一浅沟槽103的第一底角为所述第一浅沟槽103的第一侧面1031底部的底角，所述第一浅沟槽103的第二底角为所述第一浅沟槽103的第二侧面1032底部的底角；所述第一浅沟槽103的第二底角也为所述漂移区场氧107的第二底角。
本发明实施例方法中，在所述漂移区外部也形成有浅沟槽103a，不是形成于所述漂移区中的浅沟槽用标记103a表示。
步骤22、如图2B所示，进行第一导电类型重掺杂离子注入在所述第一浅沟槽103的第二底角处的所述漂移区中形成掺杂区屏蔽层104，所述掺杂区屏蔽层104将所述第二底角完全包覆。
本发明实施例方法中，所述掺杂区屏蔽层104还将所述第一浅沟槽103的第二侧面1032完全包覆并在所述第一浅沟槽103的第二侧面1032的顶部和后续形成的漏区 111接触。
步骤23、如图2C所示，在所述第一浅沟槽103中填充氧化层形成所述第一浅沟槽隔离105。
本发明实施例方法中，在所述漂移区外的浅沟槽103a中也形成有浅沟槽隔离105a。
所述第一浅沟槽103中的氧化层通常采用高密度等离子(HDP)CVD工艺沉积形成，在HDP CVD工艺完成之后再进行化学机械研磨(CMP)工艺实现平坦化。
在一些较佳实施例中，所述第一浅沟槽隔离105的顶部表面和所述第一外延层102的顶部表面相平。
如图2D所示，步骤23完成后，还包括：
采用氧化层沉积加图形化刻蚀工艺在所述第一浅沟槽隔离105的顶部形成第二台阶氧化层106的步骤，所述漂移区场氧107由所述第一浅沟槽隔离105和所述第二台阶氧化层106叠加而成。所述第二台阶氧化层106的第一侧面和所述第一浅沟槽隔离 105的第一侧面对齐，所述第二台阶氧化层106的第二侧面和所述第一浅沟槽隔离105 的第二侧面对齐。
浅沟槽隔离105a的顶部也同时叠加有台阶氧化层并形成场氧107a。
步骤三、如图2D所示，在所述第一外延层102的选定区域中形成第二导电类型掺杂的体区108。
所述体区108通常采用高压阱区工艺形成。
步骤四、如图2E所示，形成栅极结构，所述栅极结构覆盖在所述体区108的选定区域的表面并从所述漂移区场氧107的第一侧面延伸到所述漂移区场氧107的顶部表面上。
本发明实施例中，所述栅极结构包括依次叠加的栅介质层和多晶硅栅109，由延伸到所述漂移区场氧107的顶部表面上的所述多晶硅栅109组成多晶硅屏蔽层109a。
所述栅介质层通常采用氧化层并采用热氧化工艺形成。
在所述栅介质层形成之后沉积多晶硅，之后再进行图形化刻蚀同时形成所述多晶硅栅109和所述多晶硅屏蔽层109a。
步骤五、如图2F所示，进行第一导电类型重掺杂的源漏注入形成源区110和漏区111，所述源区110形成在所述体区108中并和所述栅极结构的第一侧面自对准；所述漏区111和所述漂移区场氧107的第二侧面自对准。
在所述漏区111接工作电压时，所述掺杂区屏蔽层104的第一导电类型重掺杂使得所述掺杂区屏蔽层104不会被耗尽从而使所述漂移区场氧107的第二底角的电场强度降低，提高器件的可靠性。
步骤五之后，如图1所示，还包括形成层间膜(未显示)、接触孔和正面金属层的工艺。
所述接触孔穿过所述层间膜。所述源区110通过顶部的接触孔113a连接到由所述正面金属层组成的源极，所述源极的金属还延伸到所述漂移区场氧107的上方并组成源极金属屏蔽层114a。
所述漏区111通过顶部的接触孔113b连接到由所述正面金属层组成的漏极，所述漏极的金属还延伸到所述漂移区场氧107的上方并组成漏极金属屏蔽层114b。
所述多晶硅栅109顶部也形成有接触孔(未显示)并连接到栅极金属层(未显示)。
本发明实施例方法中，LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种LDMOS器件，其特征在于，包括：
形成于第一外延层的选定区域中的第一导电类型掺杂的漂移区以及第二导电类型掺杂的体区；
在所述漂移区的选定区域中形成有漂移区场氧；所述漂移区场氧包括形成于第一浅沟槽中的第一浅沟槽隔离；
所述第一浅沟槽的第一侧面和所述体区具有间隔；
栅极结构覆盖在所述体区的选定区域的表面并从所述漂移区场氧的第一侧面延伸到所述漂移区场氧的顶部表面上；
第一导电类型重掺杂的源区形成在所述体区中并和所述栅极结构的第一侧面自对准；
第一导电类型重掺杂的漏区和所述漂移区场氧的第二侧面自对准；
第一导电类型重掺杂的掺杂区屏蔽层形成于所述第一浅沟槽的第二底角处的所述漂移区中并将所述第二底角完全包覆，所述第一浅沟槽的第二底角为所述第一浅沟槽的第二侧面底部的底角，所述第一浅沟槽的第一底角为所述第一浅沟槽的第一侧面底部的底角；所述第一浅沟槽的第二底角也为所述漂移区场氧的第二底角；
在所述漏区接工作电压时，所述掺杂区屏蔽层的第一导电类型重掺杂使得所述掺杂区屏蔽层不会被耗尽从而使所述漂移区场氧的第二底角的电场强度降低，提高器件的可靠性。
2.如权利要求1所述的LDMOS器件，其特征在于：所述掺杂区屏蔽层还将所述第一浅沟槽的第二侧面完全包覆并在所述第一浅沟槽的第二侧面的顶部和所述漏区接触。
3.如权利要求1所述的LDMOS器件，其特征在于：所述第一外延层具有第一导电类型掺杂，所述漂移区由所述体区到所述漏区之间的所述第一外延层组成。
4.如权利要求1所述的LDMOS器件，其特征在于：所述第一浅沟槽隔离的顶部表面和所述第一外延层的顶部表面相平，在所述第一浅沟槽隔离的顶部还形成有第二台阶氧化层，所述漂移区场氧由所述第一浅沟槽隔离和所述第二台阶氧化层叠加而成。
5.如权利要求4所述的LDMOS器件，其特征在于：所述第二台阶氧化层的第一侧面和所述第一浅沟槽隔离的第一侧面对齐，所述第二台阶氧化层的第二侧面和所述第一浅沟槽隔离的第二侧面对齐。
6.如权利要求1所述的LDMOS器件，其特征在于：所述栅极结构包括依次叠加的栅介质层和多晶硅栅，由延伸到所述漂移区场氧的顶部表面上的所述多晶硅栅组成多晶硅屏蔽层。
7.如权利要求6所述的LDMOS器件，其特征在于：所述源区通过顶部的接触孔连接到由正面金属层组成的源极，所述源极的金属还延伸到所述漂移区场氧的上方并组成源极金属屏蔽层；
所述漏区通过顶部的接触孔连接到由正面金属层组成的漏极，所述漏极的金属还延伸到所述漂移区场氧的上方并组成漏极金属屏蔽层。
8.如权利要求7所述的LDMOS器件，其特征在于：在所述体区的表面还形成有第二导电类型重掺杂的体接触区，所述体接触区也通过接触孔连接到所述源极。
9.一种LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供第一外延层并在所述第一外延层的选定区域中形成第一导电类型掺杂的漂移区；
步骤二、在所述漂移区的选定区域中形成漂移区场氧，所述漂移区场氧包括第一浅沟槽隔离；所述第一浅沟槽隔离的形成工艺包括：
步骤21、对所述第一外延层的选定区域进行刻蚀形成第一浅沟槽；所述第一浅沟槽的第一侧面靠近后续形成的体区一侧且体区之间具有间隔，所述第一浅沟槽的第二侧面靠近后续形成的漏区一侧；所述第一浅沟槽的第一底角为所述第一浅沟槽的第一侧面底部的底角，所述第一浅沟槽的第二底角为所述第一浅沟槽的第二侧面底部的底角；所述第一浅沟槽的第二底角也为所述漂移区场氧的第二底角；
步骤22、进行第一导电类型重掺杂离子注入在所述第一浅沟槽的第二底角处的所述漂移区中形成掺杂区屏蔽层，所述掺杂区屏蔽层将所述第二底角完全包覆；
步骤23、在所述第一浅沟槽中填充氧化层形成所述第一浅沟槽隔离；
步骤三、在所述第一外延层的选定区域中形成第二导电类型掺杂的体区；
步骤四、形成栅极结构，所述栅极结构覆盖在所述体区的选定区域的表面并从所述漂移区场氧的第一侧面延伸到所述漂移区场氧的顶部表面上；
步骤五、进行第一导电类型重掺杂的源漏注入形成源区和漏区，所述源区形成在所述体区中并和所述栅极结构的第一侧面自对准；所述漏区和所述漂移区场氧的第二侧面自对准；
在所述漏区接工作电压时，所述掺杂区屏蔽层的第一导电类型重掺杂使得所述掺杂区屏蔽层不会被耗尽从而使所述漂移区场氧的第二底角的电场强度降低，提高器件的可靠性。
10.如权利要求9所述的LDMOS器件的制造方法，其特征在于：所述掺杂区屏蔽层还将所述第一浅沟槽的第二侧面完全包覆并在所述第一浅沟槽的第二侧面的顶部和所述漏区接触。
11.如权利要求9所述的LDMOS器件的制造方法，其特征在于：所述第一外延层具有第一导电类型掺杂，所述漂移区由所述体区到所述漏区之间的所述第一外延层组成。
12.如权利要求9所述的LDMOS器件的制造方法，其特征在于：所述第一浅沟槽隔离的顶部表面和所述第一外延层的顶部表面相平；
步骤二中，步骤23完成后，还包括：
采用氧化层沉积加图形化刻蚀工艺在所述第一浅沟槽隔离的顶部形成第二台阶氧化层的步骤，所述漂移区场氧由所述第一浅沟槽隔离和所述第二台阶氧化层叠加而成。
13.如权利要求12所述的LDMOS器件的制造方法，其特征在于：所述第二台阶氧化层的第一侧面和所述第一浅沟槽隔离的第一侧面对齐，所述第二台阶氧化层的第二侧面和所述第一浅沟槽隔离的第二侧面对齐。
14.如权利要求9所述的LDMOS器件的制造方法，其特征在于：步骤四中，所述栅极结构包括依次叠加的栅介质层和多晶硅栅，由延伸到所述漂移区场氧的顶部表面上的所述多晶硅栅组成多晶硅屏蔽层。
15.如权利要求14所述的LDMOS器件的制造方法，其特征在于：步骤五之后，还包括形成层间膜、接触孔和正面金属层的工艺；
所述接触孔穿过所述层间膜；
所述源区通过顶部的接触孔连接到由所述正面金属层组成的源极，所述源极的金属还延伸到所述漂移区场氧的上方并组成源极金属屏蔽层；
所述漏区通过顶部的接触孔连接到由所述正面金属层组成的漏极，所述漏极的金属还延伸到所述漂移区场氧的上方并组成漏极金属屏蔽层。
CN202210514642.8A 2022-05-11 2022-05-11 Ldmos器件及其制造方法 Pending CN115084266A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210514642.8A CN115084266A (zh) 2022-05-11 2022-05-11 Ldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210514642.8A CN115084266A (zh) 2022-05-11 2022-05-11 Ldmos器件及其制造方法

Publications (1)

Publication Number Publication Date
CN115084266A true CN115084266A (zh) 2022-09-20

Family

ID=83246830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210514642.8A Pending CN115084266A (zh) 2022-05-11 2022-05-11 Ldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN115084266A (zh)

Similar Documents

Publication Publication Date Title
KR101900843B1 (ko) 감소된 온-저항을 가지는 트렌치 전력 mosfet
US9153666B1 (en) LDMOS with corrugated drift region
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
TWI518908B (zh) 半導體裝置及其製造方法
US9112025B2 (en) LDMOS device and fabrication method
EP2706566B1 (en) Semiconductor device and method of manufacturing same
US20150102403A1 (en) Semiconductor device having a patterned gate dielectric
US8709895B2 (en) Manufacturing method power semiconductor device
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
US10529847B2 (en) Trench power semiconductor component and method of manufacturing the same
US20210242342A1 (en) Semiconductor device and method for manufacturing same
US8921184B2 (en) Method of making an electrode contact structure and structure therefor
US20230087151A1 (en) Field plate arrangement for trench gate fet
US7649222B2 (en) Semiconductor device
US6229179B1 (en) Intelligent power integrated circuit
CN114582978A (zh) Sgt mosfet器件及制造方法
CN114068701B (zh) 半导体结构及其形成方法
CN115084266A (zh) Ldmos器件及其制造方法
CN113964038A (zh) 沟槽栅mosfet器件的制造方法
KR102324168B1 (ko) 반도체 장치 및 그 제조 방법
JP2012049573A (ja) 半導体装置およびその製造方法
CN113437149B (zh) 半导体结构及其形成方法
US20220130969A1 (en) Power device with a contact hole on a sloped ild region
US11417761B1 (en) Transistor structure and method for fabricating the same
US8330218B2 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination