CN115084201A - 显示设备和包括其的拼接显示设备 - Google Patents

显示设备和包括其的拼接显示设备 Download PDF

Info

Publication number
CN115084201A
CN115084201A CN202210244564.4A CN202210244564A CN115084201A CN 115084201 A CN115084201 A CN 115084201A CN 202210244564 A CN202210244564 A CN 202210244564A CN 115084201 A CN115084201 A CN 115084201A
Authority
CN
China
Prior art keywords
voltage line
disposed
display device
display
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210244564.4A
Other languages
English (en)
Inventor
李豆铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115084201A publication Critical patent/CN115084201A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32137—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Display Devices Of Pinball Game Machines (AREA)
  • Train Traffic Observation, Control, And Security (AREA)

Abstract

本申请涉及显示设备和拼接显示设备。包括显示区域和与显示区域相邻的非显示区域的显示设备包括第一衬底、第一电压线、第二衬底和薄膜晶体管层，第一电压线设置在第一衬底上并且提供第一电压，第二衬底设置在第一电压线上，薄膜晶体管层设置在第二衬底上并且包括：多个薄膜晶体管；以及第二电压线，设置在非显示区域中并且通过穿过第二衬底的第一接触孔电连接到第一电压线。

Description

显示设备和包括其的拼接显示设备
技术领域
本公开涉及显示设备和包括显示设备的拼接显示设备。
背景技术
随着面向信息的社会的发展，对以各种方式显示图像的显示设备存在越来越多的需求。例如，在诸如智能电话、数码相机、膝上型计算机、导航设备和智能电视的各种电子设备中使用显示设备。显示设备可以是平板显示设备，诸如液晶显示设备、场发射显示设备和有机发光显示设备。在平板显示设备中的发光显示设备中，由于显示面板的像素中的每个包括能够自身发光的发光元件，因此可以在没有向显示面板提供光的背光单元的情况下显示图像。
在显示设备制造成大尺寸的情况下，发光元件的缺陷率可能由于像素数量的增加而增加，从而降低显示设备的生产率或可靠性。为了解决这个问题，在拼接显示设备中，可以通过将具有相对小尺寸的显示设备连接来实现大尺寸的屏幕。由于彼此相邻的显示设备中的每个的非显示区域或边框区域，拼接显示设备可以包括被称为显示设备之间的接缝的边界部分。当在整个屏幕上显示单个图像时，显示设备之间的边界部分在整个屏幕上呈现断开感，从而减少图像中的沉浸感。
发明内容
本公开的方面还提供了一种拼接显示设备，其能够通过防止对多个显示设备之间的边界部分或非显示区域的识别来消除多个显示设备之间的断开感并改善图像中的沉浸感。
本公开的方面还提供了一种显示设备和包括该显示设备的拼接显示设备，其能够通过减小设置在薄膜晶体管层的非显示区域中的电压线的宽度来最小化非显示区域。
然而，本公开的方面不限于本文中所阐述的那些。通过参考以下给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的实施方式，包括显示区域和与显示区域相邻的非显示区域的显示设备可以包括第一衬底、第一电压线、第二衬底和薄膜晶体管层，第一电压线设置在第一衬底上并且提供第一电压，第二衬底设置在第一电压线上，薄膜晶体管层设置在第二衬底上并且包括：多个薄膜晶体管；以及第二电压线，设置在非显示区域中并且通过穿过第二衬底的第一接触孔电连接到第一电压线。
第一电压线可以设置在第一衬底的多个边缘上，并且第二电压线可以设置在薄膜晶体管层的多个边缘上。
在平面图中，第一电压线和第二电压线可以具有相同的宽度。
第一电压线在平面图中的宽度可以大于第二电压线在平面图中的宽度。
第一电压线可以设置在显示区域的边缘上和非显示区域中。
第一电压线可以包括：第一部分，设置在非显示区域中；第二部分，从第一部分延伸并且横穿显示区域；以及第三部分，从设置在显示区域中的第二部分突出。
第一电压线可以包括：第一部分，设置在非显示区域中；以及第二部分，设置在显示区域中，在第一方向和与第一方向相交的第二方向上延伸，并且具有网格形状。
显示区域可以包括：多个发射区域，发射光；以及光阻挡区域，围绕多个发射区域中的每一个。第一电压线的第二部分可以在显示设备的厚度方向上与光阻挡区域重叠。
显示设备还可以包括：第一连接线，设置在显示区域中，第一连接线和第一电压线设置在相同的层中；以及第二连接线，设置在显示区域中，第二连接线通过穿过第二衬底的第二接触孔电连接到第一连接线，并且第二连接线和第二电压线设置在相同的层中。
第一连接线可以设置在显示区域的一边缘上，并且第一电压线可以设置在与显示区域的除了所述一边缘之外的多个边缘相邻的非显示区域中。
第二连接线可以电连接到多个薄膜晶体管，并且向多个薄膜晶体管提供数据电压。
显示设备还可以包括：焊盘部分，在第一衬底之下并且通过穿过第一衬底的第三接触孔电连接到第一连接线；柔性膜，在第一衬底之下并且电连接到焊盘部分；以及数据驱动器，在柔性膜上以向第一连接线提供数据电压。
显示设备还可以包括发光元件层，发光元件层设置在薄膜晶体管层上，并且包括电连接在多个薄膜晶体管和第二电压线之间的多个发光元件。
薄膜晶体管层可以包括设置在第二衬底上的栅极绝缘层、设置在栅极绝缘层上的层间绝缘层以及设置在层间绝缘层上并且将多个发光元件和多个薄膜晶体管电连接的连接电极。设置在层间绝缘层上的第二连接线和连接电极可以包括相同的材料。
根据本公开的实施方式，拼接显示设备可以包括多个显示设备和结合构件，多个显示设备包括：显示区域，包括多个像素；以及非显示区域，与显示区域相邻，结合构件将多个显示设备结合。多个显示设备中的每个包括：第一衬底；第一电压线，设置在第一衬底上并且提供第一电压；第二衬底，设置在第一电压线上；以及薄膜晶体管层，设置在第二衬底上，并且包括：多个薄膜晶体管；以及第二电压线，设置在非显示区域中并且通过穿过第二衬底的第一接触孔电连接到第一电压线。
在平面图中，第一电压线和第二电压线可以具有相同的宽度。
第一电压线在平面图中的宽度可以大于第二电压线在平面图中的宽度。
第一电压线可以包括：第一部分，设置在非显示区域中；第二部分，从第一部分延伸并且横穿显示区域；以及第三部分，从设置在显示区域中的第二部分突出。
第一电压线可以包括：第一部分，设置在非显示区域中；以及第二部分，设置在显示区域中，在第一方向和与第一方向相交的第二方向上延伸，并且具有网格形状。
显示区域可以包括：多个发射区域，发射光；以及光阻挡区域，围绕多个发射区域中的每一个，并且第一电压线的第二部分在拼接显示设备的厚度方向上与光阻挡区域重叠。
在根据实施方式的显示设备和包括该显示设备的拼接显示设备中，包括设置在衬底上的第一电压线和设置在薄膜晶体管层中的第二电压线，从而相对减小第二电压线在平面图中的宽度，并且减小第一电压线和第二电压线的电阻。因此，显示设备和包括该显示设备的拼接显示设备可以最小化其中设置有第二电压线的非显示区域的面积，并且可以向多个发光元件的第二电极提供稳定的第一电压。
在根据实施方式的显示设备和包括该显示设备的拼接显示设备中，连接线和焊盘部分通过穿过衬底的接触孔在衬底的底表面处连接，从而使显示设备的非显示区域的面积最小化。因此，在拼接显示设备中，通过最小化多个显示设备之间的间隙，可以防止用户识别多个显示设备之间的边界部分或非显示区域。
然而，本公开的效果不限于上述效果，并且各种其他效果包括在说明书中。
附图说明
通过参考附图详细描述其实施方式，本公开的以上和其他方面和特征将变得更加显而易见，在附图中：
图1是示出根据实施方式的拼接显示设备的示意性平面图；
图2是示出根据实施方式的显示设备的示意性平面图；
图3是沿着图2的线I-I'截取的示例的示意性剖视图；
图4是沿着图2的线II-II'截取的示意性剖视图；
图5是示出根据实施方式的显示设备的示意性仰视图；
图6是示出根据实施方式的显示设备中的第一电压线和第一连接线的示意性平面图；
图7是示出根据实施方式的显示设备中的第二电压线和第二连接线的示意性平面图；
图8是沿着图2的线I-I'截取的另一示例的示意性剖视图；
图9是示出根据另一实施方式的显示设备中的第一电压线和第一连接线的示意性平面图；
图10是示出根据又一实施方式的显示设备中的第一电压线和第一连接线的示意性平面图；
图11是根据又一实施方式的显示设备的示意性剖视图；
图12是示出根据又一实施方式的显示设备中的第一电压线和第一连接线的示意性平面图；
图13是示出根据又一实施方式的显示设备中的第一电压线和第一连接线的示意性平面图；
图14是示出根据又一实施方式的显示设备中的第一电压线和第一连接线的示意性平面图；
图15是示出根据实施方式的拼接显示设备的联接结构的示意性平面图；以及
图16是沿着图15的线III-III'截取的示意性剖视图。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多细节，以便提供对本公开的各种实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”是可互换的词，它们是采用本文中所公开的实施方式或实现方式中的一个或多个的设备或方法的非限制性示例。然而，显而易见，可以在没有这些细节或具有一个或多个等同布置的情况下实践各种实施方式。在其他情况下，可以以框图形式示出结构和设备，以便避免不必要地模糊各种实施方式。此外，各种实施方式可以是不同的，但不必是排他的。例如，在不背离本公开的范围的情况下，实施方式的形状、配置和特性可以在另一实施方式中使用或实现。
除非另外说明，否则所说明的实施方式应理解为提供可在实践中实现本公开的一些方式或多个方式的变化细节的特征。因此，除非另有说明，否则在不背离本公开的情况下，各种实施方式的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独或统称为“元件”)可以以其他方式组合、分离、互换和/或重新布置。
附图中的交叉影线和/或阴影的使用通常被提供来阐明相邻元件之间的边界。因此，除非指定，否则交叉影线或阴影的存在或缺失都不传达或表示对材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。此外，在附图中，出于清楚和/或描述的目的，可夸大元件的尺寸和相对尺寸。当实施方式可以不同地实施时，可以与所描述的顺序不同地执行工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。另外，相同的附图标记表示相同的元件。
当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，诸如x轴、y轴和z轴，并且可以在更宽泛的意义上解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示可以彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的群组中的至少一个”可被解释为仅X、仅Y、仅Z、或者X、Y和Z中的两个或更多个的任意组合，诸如例如XYZ、XYY、YZ和ZZ。如本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。
术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
尽管可以在本文中使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受到这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
出于描述的目的，可在本文中使用空间相对术语，诸如“下面”、“下方”、“之下”、“下”、“上方”、“上”、“之上”、“更高”、“侧”(例如，如在“侧壁”中)等，且从而描述如图中所示的一个元件与另一元件(多个元件)的关系。除了图中描绘的定向之外，空间相对术语旨在包含装置在使用、操作和/或制造中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件将随之被定向在其他元件或特征“上方”。因此，术语“下方”可以包含上方和下方两种定向。另外，装置可以另外定向(例如，旋转90度或约90度或者处于其他定向)，并且因此，本文中使用的空间相对描述语应被相应地解释。
术语“重叠(overlap)”或“重叠(overlapped)”意味着第一对象可以在第二对象的上方或下方，或者在第二对象的一侧，且反之亦然。另外，术语“重叠(overlap)”可以包括分层、堆叠、面对(face)或面对(facing)、在…之上延伸、覆盖或部分覆盖或者如将由本领域普通技术人员领会和理解的任何其他合适的术语。
当元件被描述为“不重叠(not overlapping)”或“不重叠(to not overlap)”另一元件时，这可包括元件彼此间隔开、彼此偏移或彼此分开或者如将由本领域普通技术人员领会和理解的任何其他合适的术语。
术语“面对(face)”和“面对(facing)”意味着第一元件可以与第二元件直接相对或间接相对。在第三元件插入在第一元件和第二元件之间的情况下，第一元件和第二元件可以被理解为彼此间接相对，但是仍然彼此面对。
本文中使用的术语是出于描述实施方式的目的，并且不旨在限制。如本文中所使用的，单数形式“一(a)”、“一个(an)”和“该(the)”旨在还包括复数形式，除非上下文另有明确表示。此外，当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”、“具有(has)”和/或“具有(having)”和/或其变型指定所阐述的特征、整体、步骤、操作、元件、组件和/或其群组的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。还注意的是，如本文中所使用的，术语“基本上”、“约”和其他类似的术语用作近似术语而不用作程度术语，并且因此，被用于为将由本领域普通技术人员认识到的测量值、计算值和/或提供值中的固有偏差留有余量。
例如，如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
本文中参考作为实施方式和/或中间结构的示意图的剖视图和/或分解图描述各种实施方式。因此，应预期例如由于制造技术和/或公差而导致的、图中的形状的变型。因此，本文中所公开的实施方式不应一定被解释为受限于区域的所示出形状，而是应包括例如由制造而导致的形状的偏差。以这种方式，图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，并且因此不一定旨在限制。
针对功能性块、部分、单元和/或模块，描述了且在附图中示出了一些或多个实施方式。本领域技术人员将理解，这些块、部分、单元和/或模块通过可利用基于半导体的制造技术或其他制造技术形成的、诸如逻辑电路、离散组件、微处理器、硬布线电路、存储器元件、布线连接器等的电气电路(或光学电路)物理上地实现。在块、部分、单元和/或模块通过微处理器或其他相似硬件实现的情况下，可利用软件(例如，微代码)对它们进行编程并控制它们以执行本文中所讨论的各种功能，并且可选择性地通过固件和/或软件来驱动它们。还可设想到，每个块、部分、单元和/或模块可通过专用硬件来实现，或者可实现为用于执行一些或多个功能的专用硬件与用于执行其他功能的处理器(例如，一个或多个编程式微处理器和关联的电路)的组合。另外，在不背离本公开的范围的情况下，一些或多个实施方式中的每个块、部分、单元和/或模块可在物理上分离成两个或更多个交互且离散的块、部分、单元和/或模块。此外，在不背离本公开的范围的情况下，一些或多个实施方式中的块、部分、单元和/或模块可在物理上组合成更复杂的块、部分、单元和/或模块。
应当理解，术语“接触”、“连接到”和“联接到”可以包括物理接触、物理连接或物理联接和/或电接触、电连接或电联接。
除非本文中另有定义或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。还将理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
图1是示出根据实施方式的拼接显示设备的示意性平面图。
参考图1，拼接显示设备TD可以包括显示设备10。显示设备10可以布置成网格形式，但是本公开不限于此。显示设备10可以在第一方向(例如，X轴方向)或第二方向(例如，Y轴方向)上连接，并且拼接显示设备TD可以具有特定的形状。例如，显示设备10可以具有相同的尺寸，但是本公开不限于此。对于另一示例，显示设备10可以具有不同的尺寸。此外，显示设备10的厚度方向(例如，Z轴方向)可以与第一方向(例如，X轴方向)和第二方向(例如，Y轴方向)垂直。
显示设备10中的每个可以具有包括长边和短边的矩形形状。显示设备10可以设置成使其长边或短边彼此连接。显示设备10中的一些(或一部分)可以设置在拼接显示设备TD的边缘处，以形成拼接显示设备TD的边。显示设备10中的其他一些(或另一部分)可以设置在拼接显示设备TD的拐角处，以形成拼接显示设备TD的两个相邻边。显示设备10中的其他又一些(或又一部分)可以设置在拼接显示设备TD的内部，并且可以被其他显示设备10围绕。
显示设备10中的每个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括用于显示图像的像素。像素中的每个可以包括包含有机发光层的有机发光二极管(LED)、微型LED、包含量子点发光层的量子点LED或包含无机半导体的无机发光元件。以下描述针对其中像素中的每个包括无机发光元件的情况，但本公开不限于此。非显示区域NDA可以设置在显示区域DA周围以围绕显示区域DA，并且可以不显示图像。
拼接显示设备TD整体上可以具有平面形状，但是本公开不限于此。拼接显示设备TD可以具有三维形状以向用户提供三维效果。例如，在拼接显示设备TD具有三维形状的情况下，显示设备10中的至少一些可以具有曲化形状。对于另一示例，显示设备10可以各自具有平面形状，并且可以以预定的角度彼此连接，使得拼接显示设备TD可以具有三维形状。
拼接显示设备TD可以包括设置在显示区域DA之间的联接区域SM。拼接显示设备TD可以通过将相邻显示设备10的非显示区域NDA连接来形成。显示设备10可以通过设置在联接区域SM中的结合构件或粘合构件彼此连接。显示设备10中的每个的联接区域SM可以不包括焊盘单元(或焊盘部分)和附接到焊盘部分的柔性膜。因此，显示设备10的显示区域DA之间的距离可以足够小，使得用户无法识别显示设备10之间的联接区域SM。此外，显示设备10的显示区域DA的外部光的反射率可以基本上等于显示设备10之间的联接区域SM的外部光的反射率。因此，在拼接显示设备TD中，可以防止用户识别显示设备10之间的联接区域SM，从而减少显示设备10之间的断开感，并改善图像中的沉浸感。
图2是示出根据实施方式的显示设备的示意性平面图。
参考图2，显示设备10可以包括在显示区域DA中按行和列布置的像素。像素中的每个可以包括由像素限定层或堤限定的发射区域LA，并且可以通过发射区域LA发射具有预定峰值波长的光。例如，显示设备10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每一个可以是其中从显示设备10的发光元件产生的光发射到显示设备10的外部的区域。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以向显示设备10的外部发射具有预定峰值波长的光。第一发射区域LA1可以发射第一颜色的光，第二发射区域LA2可以发射第二颜色的光，并且第三发射区域LA3可以发射第三颜色的光。例如，第一颜色光可以是峰值波长在约610nm至约650nm的范围内的红光，第二颜色光可以是峰值波长在约510nm至约550nm的范围内的绿光，并且第三颜色光可以是峰值波长在约440nm至约480nm的范围内的蓝光，但本公开不限于此。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以在显示区域DA中在第一方向(例如，X轴方向)上重复地顺序布置。例如，第一发射区域LA1的尺寸可以大于第二发射区域LA2的尺寸，并且第二发射区域LA2的尺寸可以大于第三发射区域LA3的尺寸。对于另一示例，第一发射区域LA1的尺寸、第二发射区域LA2的尺寸和第三发射区域LA3的尺寸可以基本上相同。
显示设备10的显示区域DA可以包括围绕发射区域LA的光阻挡区域BA。光阻挡区域BA可以防止从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的彩色光彼此混合。
图3是沿着图2的线I-I'截取的示例的示意性剖视图。
参考图3，显示设备10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每一个可以是其中从显示设备10的发光二极管ED产生的光发射到显示设备10的外部的区域。
显示设备10可以包括第一衬底SUB1、第一电压线VSS1、阻挡层BR、第二衬底SUB2、显示层DPL和封装层TFE。
第一衬底SUB1可以是基础衬底或基础构件，并且可以由诸如聚合物树脂的绝缘材料制成(或者包括诸如聚合物树脂的绝缘材料)。第一衬底SUB1可以是可以弯曲、折叠或卷曲的柔性衬底。例如，第一衬底SUB1可包括聚酰亚胺(PI)，但本公开不限于此。对于另一示例，第一衬底SUB1可以包括玻璃材料或金属材料。
第一电压线VSS1可以设置在第一衬底SUB1的至少一个边缘上。第一电压线VSS1可以设置在非显示区域NDA中。在平面图中，第一电压线VSS1的宽度可以基本上等于第二电压线VSS2的宽度。例如，在平面图中，第一电压线VSS1的宽度可以在100μm至200μm的范围内。第一电压线VSS1可以向第二电压线VSS2提供第一电压。这里，第一电压线VSS1可以是低电势线，并且第一电压可以是低电势电压。
阻挡层BR可以覆盖(或重叠)第一电压线VSS1和第一衬底SUB1。阻挡层BR可以包括设置在非显示区域NDA中的第一接触孔CNT1。阻挡层BR可以包含能够防止空气或湿气渗透的无机材料。例如，阻挡层BR可以包含氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
第二衬底SUB2可以设置在阻挡层BR上。第二衬底SUB2可以包括设置在非显示区域NDA中的第一接触孔CNT1。第二衬底SUB2可以是基础衬底或基础构件，并且可以由诸如聚合物树脂的绝缘材料制成。第二衬底SUB2可以是可以弯曲、折叠或卷曲的柔性衬底。例如，第二衬底SUB2可以包括聚酰亚胺(PI)，但是本公开不限于此。
显示层DPL可以设置在第二衬底SUB2上。显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。薄膜晶体管层TFTL可以包括缓冲层BF、薄膜晶体管TFT、栅极绝缘层GI、层间绝缘层ILD、第二电压线VSS2、第一连接电极CNE1和第二连接电极CNE2、第一钝化层PAS1和第一平坦化层OC1。
缓冲层BF可以设置在第二衬底SUB2上。缓冲层BF可以包括设置在非显示区域NDA中的第一接触孔CNT1。缓冲层BF可以由能够防止空气或湿气渗透的无机材料形成。例如，缓冲层BF可以包括交替层叠的无机膜。
薄膜晶体管TFT可以设置在缓冲层BF上，并且可以构成像素中的每个的像素电路。例如，薄膜晶体管TFT可以是像素电路的开关晶体管或驱动晶体管。薄膜晶体管TFT可以包括半导体区域ACT、栅电极GE、源电极SE和漏电极DE。
半导体区域ACT、源电极SE和漏电极DE可以设置在缓冲层BF上。半导体区域ACT可以在厚度方向(例如，Z轴方向)上与栅电极GE重叠，并且可以通过栅极绝缘层GI与栅电极GE绝缘。源电极SE和漏电极DE可以通过使半导体区域ACT的材料导电来提供。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以与半导体区域ACT重叠，且栅极绝缘层GI插置在其之间。
栅极绝缘层GI可以设置在半导体区域ACT、源电极SE和漏电极DE上。例如，栅极绝缘层GI可以覆盖半导体区域ACT、源电极SE、漏电极DE和缓冲层BF，并且可以使半导体区域ACT与栅电极GE绝缘。栅极绝缘层GI可以包括设置在非显示区域NDA中的第一接触孔CNT1。栅极绝缘层GI可以包括第一连接电极CNE1和第二连接电极CNE2中的每一个穿过其的接触孔。
层间绝缘层ILD可以设置在栅电极GE上。层间绝缘层ILD可以包括设置在非显示区域NDA中的第一接触孔CNT1。因此，第一接触孔CNT1可以在非显示区域NDA中穿过层间绝缘层ILD、栅极绝缘层GI、缓冲层BF、第二衬底SUB2和阻挡层BR。层间绝缘层ILD可以包括第一连接电极CNE1和第二连接电极CNE2中的每一个穿过其的接触孔。
第二电压线VSS2可以设置在层间绝缘层ILD的至少一个边缘上。第二电压线VSS2可以设置在非显示区域NDA中。第二电压线VSS2可以在厚度方向(例如，Z轴方向)上与第一电压线VSS1重叠。在平面图中，第二电压线VSS2的宽度可以基本上等于第一电压线VSS1的宽度。例如，在平面图中，第二电压线VSS2的宽度可以在约100μm至约200μm的范围内。
第二电压线VSS2可以插入到第一接触孔CNT1中并且连接到第一电压线VSS1。第二电压线VSS2可以电连接到发光元件EL的第二电极CE。第二电压线VSS2可以将从第一电压线VSS1提供的第一电压提供给发光元件EL的第二电极CE。这里，第二电压线VSS2可以是低电势线，并且第一电压可以是低电势电压。
显示设备10可以包括设置在第一衬底SUB1上的第一电压线VSS1和设置在薄膜晶体管层TFTL中的第二电压线VSS2，从而相对减小第二电压线VSS2在平面图中的宽度。因此，显示设备10可以具有最小化面积或减小面积的、其中设置有第二电压线VSS2的非显示区域NDA。
显示设备10可以具有通过第一接触孔CNT1彼此连接的第一电压线VSS1和第二电压线VSS2，从而减小第一电压线VSS1和第二电压线VSS2的电阻。因此，显示设备10可以向发光元件EL中的每个的第二电极CE提供稳定的低电势电压。
第一连接电极CNE1和第二连接电极CNE2可以设置成在层间绝缘层ILD上彼此间隔开。第一连接电极CNE1可以将数据线或电源线连接到薄膜晶体管TFT的源电极SE。第一连接电极CNE1可以通过设置在层间绝缘层ILD和栅极绝缘层GI中的接触孔接触源电极SE。
第二连接电极CNE2可以将薄膜晶体管TFT的漏电极DE连接到发光元件EL的第一电极AE。第二连接电极CNE2可以通过设置在层间绝缘层ILD和栅极绝缘层GI中的接触孔接触漏电极DE。
第一钝化层PAS1可以覆盖第二电压线VSS2、第一连接电极CNE1和第二连接电极CNE2以及层间绝缘层ILD。第一钝化层PAS1可以保护薄膜晶体管TFT。第一钝化层PAS1可以包括发光元件EL的第一电极AE穿过其的接触孔。
第一平坦化层OC1可以设置在第一钝化层PAS1上，以使薄膜晶体管层TFTL的顶部部分平坦化。例如，第一平坦化层OC1可以包括发光元件EL的第一电极AE穿过其的接触孔。这里，第一平坦化层OC1的接触孔可以连接到第一钝化层PAS1的接触孔。第一平坦化层OC1可以包括有机材料。
发光元件层EML可以包括发光元件EL、第一堤BNK1、第二堤BNK2、第二钝化层PAS2和第二平坦化层OC2。
发光元件EL可以设置在薄膜晶体管层TFTL上。发光元件EL可以包括第一电极AE、第二电极CE和发光二极管ED。
第一电极AE可以设置在第一平坦化层OC1上。例如，第一电极AE可以设置在提供在第一平坦化层OC1上的第一堤BNK1上，以覆盖第一堤BNK1。第一电极AE可以设置成与由第二堤BNK2限定的第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的一个重叠。第一电极AE可以通过第二连接电极CNE2连接到薄膜晶体管TFT的漏电极DE。第一电极AE可以是发光元件EL的阳极电极，但是本公开不限于此。
第二电极CE可以在第一平坦化层OC1上设置成与第一电极AE间隔开。例如，第二电极CE可以设置在设置于第一平坦化层OC1上的第一堤BNK1上，以覆盖第一堤BNK1。第二电极CE可以设置成与由第二堤BNK2限定的第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的一个重叠。例如，第二电极CE可以从第二电压线VSS2接收提供给所有像素的低电势电压。第二电极CE可以是发光元件EL的阴极电极，但是本公开不限于此。
发光二极管ED可以设置在第一平坦化层OC1上的第一电极AE和第二电极CE之间。发光二极管ED的一端(或第一端)可以连接到第一电极AE，并且发光二极管ED的另一端(或第二端)可以连接到第二电极CE。例如，发光二极管ED可以包括具有相同材料的有源层并且发射相同波长带的光或相同颜色的光。从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每一个发射的光可以具有相同的颜色。例如，发光二极管ED可以发射峰值波长在约440nm至约480nm的范围内的第三颜色光或蓝光。因此，发光元件层EML可以发射第三颜色光或蓝光。
第二堤BNK2可以在第一平坦化层OC1上设置在光阻挡区域BA中。第二堤BNK2可以限定第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。例如，第二堤BNK2可以围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每一个，但是本公开不限于此。第二堤BNK2可以将发光元件EL中的每个的第一电极AE或第二电极CE分离并绝缘。
第二钝化层PAS2可以设置在发光元件EL和第二堤BNK2上。第二钝化层PAS2可以覆盖发光元件EL并且可以保护发光元件EL。第二钝化层PAS2可以防止诸如湿气或空气的杂质从外部渗入，以防止对发光元件EL的损坏。
第二平坦化层OC2可以设置在第二钝化层PAS2上，以使发光元件层EML的顶部部分平坦化。例如，第二平坦化层OC2可以包括有机材料。
波长转换层WLCL可以包括第一封盖层CAP1、第一光阻挡构件BK1、第一波长转换构件WLC1、第二波长转换构件WLC2、透光构件LTU、第二封盖层CAP2和第三平坦化层OC3。
第一封盖层CAP1可以设置在发光元件层EML的第二平坦化层OC2上。第一封盖层CAP1可以密封透光构件LTU以及第一波长转换构件WLC1和第二波长转换构件WLC2的底表面。例如，第一封盖层CAP1可以包括无机材料。
第一光阻挡构件BK1可以在第一封盖层CAP1上设置在光阻挡区域BA中。第一光阻挡构件BK1可以在厚度方向(例如，Z轴方向)上与第二堤BNK2重叠。第一光阻挡构件BK1可阻挡光的透射。第一光阻挡构件BK1可以防止第一发射区域LA1、第二发射区域LA2和第三发射区域LA3之间的光渗透和颜色混合，这使得显示设备10的颜色再现性得到改善。在平面图中，第一光阻挡构件BK1可以布置成围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的网格的形式。
第一波长转换构件WLC1可以在第一封盖层CAP1上设置在第一发射区域LA1中。第一波长转换构件WLC1可以被第一光阻挡构件BK1围绕。第一波长转换构件WLC1可以包括第一基础树脂BS1、第一散射体SCT1和第一波长变换体WLS1。
第一基础树脂BS1可以包含具有相对高透光率的材料。第一基础树脂BS1可以由透明有机材料形成。例如，第一基础树脂BS1可以含有诸如环氧树脂、丙烯酸树脂、卡多(cardo)树脂和酰亚胺树脂的有机材料中的至少一种。
第一散射体SCT1可以具有与第一基础树脂BS1的折射率不同的折射率，并且与第一基础树脂BS1形成光学界面。例如，第一散射体SCT1可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第一散射体SCT1可以包含金属氧化物，诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)，或者第一散射体SCT1可以包含有机颗粒，诸如丙烯酸树脂和聚氨酯树脂。无论入射光的入射方向如何，第一散射体SCT1可以在任意方向上散射光，而不对入射光的峰值波长产生任何实质性的变化。
第一波长变换体WLS1可以将入射光的峰值波长改变或变换到第一峰值波长。例如，第一波长变换体WLS1可以将从显示设备10提供的蓝光转换为具有在约610nm至约650nm的范围内的单峰值波长的红光，并且发射红光。第一波长变换体WLS1可以是量子点、量子杆或荧光物质。量子点可以是在电子从导带跃迁到价带的情况下发射特定颜色的光的颗粒材料。
从发光元件层EML发射的蓝光的一部分可以穿过第一波长转换构件WLC1而不被第一波长变换体WLS1转换为红光。作为从发光元件层EML发射的蓝光的一部分，入射在第一滤色器CF1上而不被第一波长转换构件WLC1转换的光可以被第一滤色器CF1阻挡。通过第一波长转换构件WLC1转换从发光元件层EML发射的蓝光而产生的红光可以穿过第一滤色器CF1以发射到外部。因此，红光可以从第一发射区域LA1发射。
第二波长转换构件WLC2可以在第一封盖层CAP1上设置在第二发射区域LA2中。第二波长转换构件WLC2可以被第一光阻挡构件BK1围绕。第二波长转换构件WLC2可以包括第二基础树脂BS2、第二散射体SCT2和第二波长变换体WLS2。
第二基础树脂BS2可以包含具有相对高透光率的材料。第二基础树脂BS2可以由透明有机材料形成。例如，第二基础树脂BS2和第一基础树脂BS1可以由相同的材料制成，或者第二基础树脂BS2可以由可以形成第一基础树脂BS1的材料制成。
第二散射体SCT2可以具有与第二基础树脂BS2的折射率不同的折射率，并且与第二基础树脂BS2形成光学界面。例如，第二散射体SCT2可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第二散射体SCT2和第一散射体SCT1可以由相同的材料制成，或者第二散射体SCT2可以由可以形成第一散射体SCT1的材料制成。
第二波长变换体WLS2可以将入射光的峰值波长改变或变换到与第一波长变换体WLS1的第一峰值波长不同的第二峰值波长。例如，第二波长变换体WLS2可以将从显示设备10提供的蓝光转换为具有在约510nm至约550nm的范围内的单峰值波长的绿光，并发射绿光。第二波长变换体WLS2可以是量子点、量子杆或荧光物质。第二波长变换体WLS2可以包含可以形成第一波长变换体WLS1的材料。第二波长变换体WLS2可以由量子点、量子杆或荧光物质形成，以具有与第一波长变换体WLS1的波长转换范围不同的波长转换范围。
透光构件LTU可以在第一封盖层CAP1上设置在第三发射区域LA3中。透光构件LTU可以被第一光阻挡构件BK1围绕。透光构件LTU可以允许入射光从其穿过，同时保持光的峰值波长。透光构件LTU可以包括第三基础树脂BS3和第三散射体SCT3。
第三基础树脂BS3可以包含具有相对高透光率的材料。第三基础树脂BS3可以由透明有机材料形成。例如，第三基础树脂BS3与第一基础树脂BS1或第二基础树脂BS2可以由相同的材料制成，或者第三基础树脂BS3可以由可以形成第一基础树脂BS1或第二基础树脂BS2的材料制成。
第三散射体SCT3可以具有与第三基础树脂BS3的折射率不同的折射率，并且与第三基础树脂BS3形成光学界面。例如，第三散射体SCT3可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第三散射体SCT3与第一散射体SCT1或第二散射体SCT2可以由相同的材料形成，或者第三散射体SCT3可以由可以形成第一散射体SCT1或第二散射体SCT2的材料制成。
由于波长转换层WLCL直接设置在发光元件层EML的第二平坦化层OC2上，因此显示设备10可以不需要用于第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU的单独衬底。因此，第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU可以分别在第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中容易地对准，并且可以相对减小显示设备10的厚度。
第二封盖层CAP2可以覆盖第一波长转换构件WLC1和第二波长转换构件WLC2、透光构件LTU以及第一光阻挡构件BK1。例如，第二封盖层CAP2可以密封第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU，以防止第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU受到损坏或污染。例如，第二封盖层CAP2可以包括无机材料。
第三平坦化层OC3可以设置在第二封盖层CAP2上，以使第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU的顶部部分平坦化。例如，第三平坦化层OC3可以包括有机材料。
滤色器层CFL可以包括第二光阻挡构件BK2、第一滤色器CF1、第二滤色器CF2和第三滤色器CF3以及第三钝化层PAS3。
第二光阻挡构件BK2可以在波长转换层WLCL的第三平坦化层OC3上设置在光阻挡区域BA中。第二光阻挡构件BK2可以在厚度方向(例如，Z轴方向)上与第一光阻挡构件BK1或第二堤BNK2重叠。第二光阻挡构件BK2可以阻挡光的透射。第二光阻挡构件BK2可以防止第一发射区域LA1、第二发射区域LA2和第三发射区域LA3之间的光渗透和颜色混合，这使得显示设备10的颜色再现性得到改善。在平面图中，第二光阻挡构件BK2可以布置成围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的网格的形式。
第一滤色器CF1可以在第三平坦化层OC3上设置在第一发射区域LA1中。第一滤色器CF1可以被第二光阻挡构件BK2围绕。第一滤色器CF1可以在厚度方向(例如，Z轴方向)上与第一波长转换构件WLC1重叠。第一滤色器CF1可以选择性地允许第一颜色光(例如，红光)从其穿过并且阻挡或吸收第二颜色光(例如，绿光)和第三颜色光(例如，蓝光)。例如，第一滤色器CF1可以是红色滤色器并且包含红色着色剂。
第二滤色器CF2可以在第三平坦化层OC3上设置在第二发射区域LA2中。第二滤色器CF2可以被第二光阻挡构件BK2围绕。第二滤色器CF2可以在厚度方向(例如，Z轴方向)上与第二波长转换构件WLC2重叠。第二滤色器CF2可以选择性地允许第二颜色光(例如，绿光)从其穿过并且阻挡或吸收第一颜色光(例如，红光)和第三颜色光(例如，蓝光)。例如，第二滤色器CF2可以是绿色滤色器并且包含绿色着色剂。
第三滤色器CF3可以在第三平坦化层OC3上设置在第三发射区域LA3中。第三滤色器CF3可以被第二光阻挡构件BK2围绕。第三滤色器CF3可以在厚度方向(例如，Z轴方向)上与透光构件LTU重叠。第三滤色器CF3可以选择性地允许第三颜色光(例如，蓝光)从其穿过并且阻挡或吸收第一颜色光(例如，红光)和第二颜色光(例如，绿光)。例如，第三滤色器CF3可以是蓝色滤色器并且包含蓝色着色剂。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以吸收来自显示设备10的外部的光的一部分，以减少外部光的反射。这意味着第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以防止由外部光的反射引起的颜色失真。
由于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3直接设置在波长转换层WLCL的第三平坦化层OC3上，因此显示设备10可以不需要用于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3的单独的衬底。因此，可以相对减小显示设备10的厚度。
第三钝化层PAS3可以覆盖第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第三钝化层PAS3可以保护第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
封装层TFE可以设置在滤色器层CFL的第三钝化层PAS3上。封装层TFE可以覆盖显示层DPL的顶表面和侧表面。例如，封装层TFE可以包括至少一个无机膜以防止氧气或湿气的渗透。封装层TFE可以包括至少一个有机膜，以保护显示设备10不受诸如灰尘的异物的影响。
图4是沿着图2的线II-II'截取的示意性剖视图。在下文中，将简要描述与上述配置相同的配置，或者将省略其描述。
参考图4，显示设备10可以包括第一衬底SUB1、第一连接线CWL1、阻挡层BR、第二衬底SUB2、显示层DPL和封装层TFE。
第一衬底SUB1可以是基础衬底或基础构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第一衬底SUB1可以包括聚酰亚胺(PI)，但本公开不限于此。对于另一示例，第一衬底SUB1可以包括玻璃材料或金属材料。
第一衬底SUB1可包括从其底表面穿过第一衬底SUB1的第三接触孔CNT3。例如，第三接触孔CNT3可以从第一衬底SUB1的底表面穿过到第一衬底SUB1的顶表面。第三接触孔CNT3可以设置成与显示区域DA重叠。插入到第三接触孔CNT3中的第一焊盘单元(或第一焊盘部分)PD1可以设置在显示区域DA中。因此，显示设备10可以不包括设置在最外侧处的单独的焊盘部分，并且可以最小化显示设备10的边框区域或无效区(dead space)。由于第一焊盘部分PD1设置在显示设备10的底表面上，因此与焊盘部分设置在衬底的最外侧上的情况或柔性膜设置在衬底的侧表面上的情况相比，显示设备10之间的间隙可以进一步减小。
第一连接线CWL1可以在第一衬底SUB1上设置在显示区域DA或非显示区域NDA中。第一连接线CWL1和第一电压线VSS1可以在相同的层中由相同的材料形成。例如，第一连接线CWL1可以具有蜘蛛形状(spider shape)，但本公开不限于此。第一连接线CWL1可以连接到插入到第三接触孔CNT3中的第一焊盘部分PD1。第一连接线CWL1可以通过第二连接线CWL2向薄膜晶体管层TFTL提供从第一焊盘部分PD1接收的电信号。
阻挡层BR可以覆盖第一连接线CWL1和第一衬底SUB1。阻挡层BR可以包含能够防止空气或湿气渗透的无机材料。
第二衬底SUB2可以设置在阻挡层BR上。第二衬底SUB2可以包括设置在显示区域DA中的第二接触孔CNT2。第二衬底SUB2可以是基础衬底或基础构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第二衬底SUB2可以包括聚酰亚胺(PI)，但是本公开不限于此。
显示层DPL可以设置在第二衬底SUB2上。如图3中所示，显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL还可以包括设置在层间绝缘层ILD上的第二连接线CWL2。第二连接线CWL2和第二电压线VSS2可以在相同的层中由相同的材料形成。第二连接线CWL2以及第一连接电极CNE1和第二连接电极CNE2可以在相同的层中由相同的材料制成。第二连接线CWL2可以插入到第二接触孔CNT2中并且连接到设置在第一衬底SUB1上的第一连接线CWL1。这里，第二接触孔CNT2可以在显示区域DA中穿过层间绝缘层ILD、栅极绝缘层GI、缓冲层BF、第二衬底SUB2和阻挡层BR。
例如，第二连接线CWL2可以连接到数据线以向薄膜晶体管TFT提供数据电压。对于另一示例，第二连接线CWL2可以连接到电源线以向薄膜晶体管TFT提供电源电压。
显示设备10可以包括设置在第一衬底SUB1中的第三接触孔CNT3以及设置在阻挡层BR、第二衬底SUB2、缓冲层BF、栅极绝缘层GI和层间绝缘层ILD中的第二接触孔CNT2，从而利用第一连接线CWL1和第二连接线CWL2向薄膜晶体管层TFTL提供第一焊盘部分PD1的信号。在平面图中，第三接触孔CNT3可以与第二接触孔CNT2间隔开。与仅一个接触孔形成为从层间绝缘层ILD穿过到第一衬底SUB1的情况相比，显示设备10可以具有多个接触孔，并且因此可以减小第二接触孔CNT2和第三接触孔CNT3中的每一个的深度。因此，显示设备10可以具有分别插入到第二接触孔CNT2和第三接触孔CNT3中的减小厚度的第二连接线CWL2和第一焊盘部分PD1。
第一焊盘部分PD1可以设置在第一衬底SUB1的底表面上并且插入到第三接触孔CNT3中以连接到第一连接线CWL1。第一焊盘部分PD1可以连接在第二焊盘部分PD2和第一连接线CWL1之间。
第二焊盘部分PD2可以设置在第一衬底SUB1的底表面上，并且可以与第一焊盘部分PD1间隔开。第二焊盘部分PD2可以通过引线LDL连接到第一焊盘部分PD1。第二焊盘部分PD2可以从柔性膜FPCB接收各种电压或信号，并且可以向第一焊盘部分PD1、第一连接线CWL1和第二连接线CWL2提供相应的电压或信号。
连接膜ACF可以将柔性膜FPCB附接到第二焊盘部分PD2。连接膜ACF的一表面可以附接到第二焊盘部分PD2，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以覆盖整个第二焊盘部分PD2，但是本公开不限于此。
连接膜ACF可以包括各向异性导电膜。在连接膜ACF包括各向异性导电膜的情况下，连接膜ACF可以在第二焊盘部分PD2和柔性膜FPCB的接触焊盘彼此接触的区域中具有导电性，并且可以将柔性膜FPCB电连接到第二焊盘部分PD2。
柔性膜FPCB可以设置在第一衬底SUB1的底表面上。柔性膜FPCB的一侧可以连接到第二焊盘部分PD2，并且柔性膜FPCB的另一侧可以连接到第一衬底SUB1的底表面上的源电路板(未示出)。柔性膜FPCB可以将信号从数据驱动器SIC传输到显示设备10。例如，数据驱动器SIC可以是集成电路(IC)。响应于时序控制器的数据控制信号，数据驱动器SIC可以将数字视频数据转换为模拟数据电压，并且可以通过柔性膜FPCB将其提供给显示区域DA的数据线。
图5是示出根据实施方式的显示设备的示意性仰视图。
参考图5，第一焊盘部分PD1可以设置在第一衬底SUB1的底表面上。例如，第一焊盘部分PD1可以插入到第三接触孔CNT3中并且连接到第一连接线CWL1。第一焊盘部分PD1可以向第一连接线CWL1提供从柔性膜FPCB接收的数据电压或电源电压。
对于另一示例，第一焊盘部分PD1可以插入到第三接触孔CNT3中并且连接到第一电压线VSS1。第一焊盘部分PD1可以向第一电压线VSS1提供从柔性膜FPCB接收的第一电压。这里，第一电压线VSS1可以是低电势线，并且第一电压可以是低电势电压。
例如，可以通过激光蚀刻工艺去除第一衬底SUB1的下部部分来形成第三接触孔CNT3，但是本公开不限于此。第一焊盘部分PD1中的每一个可以对应于第三接触孔CNT3中的每一个。通过使用激光蚀刻工艺，显示设备10可以具有与每个第一焊盘部分PD1对应的每个第三接触孔CNT3。
第二焊盘部分PD2可以设置在第一衬底SUB1的底表面上，并且可以与第一焊盘部分PD1间隔开。第二焊盘部分PD2可以通过引线LDL电连接到第一焊盘部分PD1。第二焊盘部分PD2可以从柔性膜FPCB接收各种电压或信号，并且可以通过第一焊盘部分PD1向第一连接线CWL1或第一电压线VSS1提供相应的电压或信号。
柔性膜FPCB可以设置在第一衬底SUB1的底表面上。柔性膜FPCB的一侧可以连接到第二焊盘部分PD2，并且柔性膜FPCB的另一侧可以连接到第一衬底SUB1的底表面上的源电路板(未示出)。柔性膜FPCB可以将信号从数据驱动器SIC传输到显示设备10。
图6是示出根据实施方式的显示设备中的第一电压线和第一连接线的示意性平面图，并且图7是示出根据实施方式的显示设备中的第二电压线和第二连接线的示意性平面图。
参考图6和图7，第一电压线VSS1可以设置在第一衬底SUB1的至少一个边缘上。第一电压线VSS1可以设置在非显示区域NDA中。例如，第一电压线VSS1可以设置在非显示区域NDA的左边缘、上边缘和右边缘上，以围绕显示区域DA的一部分。在平面图中，第一电压线VSS1的宽度W1可以基本上等于第二电压线VSS2的宽度W2。在平面图中，第一电压线VSS1的宽度W1可以在约100μm至约200μm的范围内。第一电压线VSS1可以连接到插入到第一接触孔CNT1中的第二电压线VSS2。第一电压线VSS1可以向第二电压线VSS2提供第一电压。这里，第一电压线VSS1可以是低电势线，并且第一电压可以是低电势电压。
第一连接线CWL1可以在第一衬底SUB1上设置在显示区域DA中，但是本公开不限于此。第一连接线CWL1可以设置在显示区域DA的边缘上。例如，第一连接线CWL1可以设置在显示区域DA的下边缘上。因此，第一连接线CWL1可以设置在显示区域DA的未被第一电压线VSS1围绕的边缘上。对于另一示例，第一连接线CWL1可以在第一衬底SUB1上设置在非显示区域NDA中。
第一连接线CWL1和第一电压线VSS1可以在相同的层中由相同的材料形成。例如，第一连接线CWL1可以具有蜘蛛形状，但本公开不限于此。第一连接线CWL1的第一端可以连接到插入到第二接触孔CNT2中的第二连接线CWL2，并且第一连接线CWL1的第二端可以连接到插入到第三接触孔CNT3中的第一焊盘部分PD1。第一连接线CWL1可以通过第二连接线CWL2向薄膜晶体管层TFTL提供从第一焊盘部分PD1接收的电信号。
第二电压线VSS2可以设置在层间绝缘层ILD的至少一个边缘上。第二电压线VSS2可以设置在非显示区域NDA中。例如，第二电压线VSS2可以设置在非显示区域NDA的左边缘、上边缘和右边缘上，以围绕显示区域DA的一部分。第二电压线VSS2可以插入到第一接触孔CNT1中并且连接到第一电压线VSS1。第二电压线VSS2可以在厚度方向(例如，Z轴方向)上与第一电压线VSS1重叠。在平面图中，第二电压线VSS2的宽度W2可以基本上等于第一电压线VSS1的宽度W1。例如，在平面图中，第二电压线VSS2的宽度W2可以在约100μm至约200μm的范围内。第二电压线VSS2可以电连接到发光元件EL的第二电极CE。第二电压线VSS2可以向发光元件EL的第二电极CE提供从第一电压线VSS1提供的第一电压。这里，第二电压线VSS2可以是低电势线，并且第一电压可以是低电势电压。
第二连接线CWL2可以在层间绝缘层ILD上设置在显示区域DA中。第二连接线CWL2可以设置在显示区域DA的边缘上。例如，第二连接线CWL2可以设置在显示区域DA的下边缘上。因此，第二连接线CWL2可以设置在显示区域DA的未被第二电压线VSS2围绕的边缘上。
第二连接线CWL2和第二电压线VSS2可以在相同的层中由相同的材料形成。第二连接线CWL2可以插入到第二接触孔CNT2中并且连接到设置在第一衬底SUB1上的第一连接线CWL1。例如，第二连接线CWL2可以连接到数据线以向薄膜晶体管TFT提供数据电压。对于另一示例，第二连接线CWL2可以连接到电源线以向薄膜晶体管TFT提供电源电压。
显示设备10可以包括设置在第一衬底SUB1上的第一电压线VSS1和设置在薄膜晶体管层TFTL中的第二电压线VSS2，从而相对减小第二电压线VSS2在平面图中的宽度W2。因此，显示设备10可以具有最小化面积的、其中设置有第二电压线VSS2的非显示区域NDA。
显示设备10可以具有通过第一接触孔CNT1彼此连接的第一电压线VSS1和第二电压线VSS2，从而减小第一电压线VSS1和第二电压线VSS2的电阻。因此，显示设备10可以向发光元件EL中的每个的第二电极CE提供稳定的低电势电压。
图8是沿着图2的线I-I'截取的示例的示意性剖视图，并且图9是示出根据另一实施方式的显示设备中的第一电压线和第一连接线的示意性平面图。这里，图8和图9的显示设备10可以包括图7中所示的第二电压线VSS2和第二连接线CWL2。
参考图8和图9，显示设备10可以包括第一衬底SUB1、第一电压线VSS1、第一连接线CWL1、阻挡层BR、第二衬底SUB2、显示层DPL和封装层TFE。
第一电压线VSS1可以设置在第一衬底SUB1的至少一个边缘上。第一电压线VSS1可以设置在显示区域DA的边缘上和非显示区域NDA中。第一电压线VSS1的一部分可以与设置在显示区域DA的边缘处的发射区域LA重叠。在平面图中，第一电压线VSS1的宽度W1可以大于第二电压线VSS2的宽度W2。例如，在平面图中，第一电压线VSS1的宽度W1可以超过约200μm。在平面图中，第一电压线VSS1的宽度W1可以大于第二电压线VSS2的宽度W2的两倍，但本公开不限于此。第一电压线VSS1可以向第二电压线VSS2提供第一电压。这里，第一电压线VSS1可以是低电势线，并且第一电压可以是低电势电压。
显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。薄膜晶体管层TFTL可以包括缓冲层BF、薄膜晶体管TFT、栅极绝缘层GI、层间绝缘层ILD、第二电压线VSS2、第二连接线CWL2、第一连接电极CNE1和第二连接电极CNE2、第一钝化层PAS1和第一平坦化层OC1。
第二电压线VSS2可以设置在层间绝缘层ILD的至少一个边缘上。第二电压线VSS2可以设置在非显示区域NDA中。第二电压线VSS2可以在厚度方向(例如，Z轴方向)上与第一电压线VSS1重叠。在平面图中，第二电压线VSS2的宽度W2可以小于第一电压线VSS1的宽度W1。例如，在平面图中，第二电压线VSS2的宽度W2可以在约100μm至约200μm的范围内。
第二电压线VSS2可以插入到第一接触孔CNT1中并且连接到第一电压线VSS1。第二电压线VSS2可以电连接到发光元件EL的第二电极CE。第二电压线VSS2可以向发光元件EL的第二电极CE提供从第一电压线VSS1提供的第一电压。这里，第二电压线VSS2可以是低电势线，并且第一电压可以是低电势电压。
显示设备10可以包括设置在第一衬底SUB1上的第一电压线VSS1和设置在薄膜晶体管层TFTL中的第二电压线VSS2，从而相对减小第二电压线VSS2在平面图中的宽度W2。例如，当第一电压线VSS1在平面图中的宽度W1增加时，第二电压线VSS2在平面图中的宽度W2可以减小。因此，显示设备10可以具有最小化面积的、其中设置有第二电压线VSS2的非显示区域NDA。
显示设备10可以具有通过第一接触孔CNT1彼此连接的第一电压线VSS1和第二电压线VSS2，从而减小第一电压线VSS1和第二电压线VSS2的电阻且不增加第二电压线VSS2在平面图中的宽度W2。因此，显示设备10可以向发光元件EL中的每个的第二电极CE提供稳定的低电势电压。
图10是示出根据又一实施方式的显示设备中的第一电压线和第一连接线的示意性平面图，并且图11是根据又一实施方式的显示设备的示意性剖视图。图10和图11的显示设备10可以包括图7中所示的第二电压线VSS2和第二连接线CWL2。
参考图10和图11，显示设备10可以包括第一衬底SUB1、第一电压线VSS1、第一连接线CWL1、阻挡层BR、第二衬底SUB2、显示层DPL和封装层TFE。
第一电压线VSS1可以在第一衬底SUB1上设置在显示区域DA的边缘上。第一电压线VSS1的一部分可以与设置在显示区域DA的边缘处的发射区域LA重叠。第一电压线VSS1可以向第二电压线VSS2提供第一电压。这里，第一电压线VSS1可以是低电势线，并且第一电压可以是低电势电压。
显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。薄膜晶体管层TFTL可以包括缓冲层BF、薄膜晶体管TFT、栅极绝缘层GI、第三连接电极CNE3、层间绝缘层ILD、第二电压线VSS2、第二连接线CWL2、第一连接电极CNE1和第二连接电极CNE2、第一钝化层PAS1和第一平坦化层OC1。
第三连接电极CNE3可以设置在栅极绝缘层GI上。第三连接电极CNE3可以插入到第四接触孔CNT4中并且连接到第一电压线VSS1。第三连接电极CNE3可以连接到插入到第一接触孔CNT1中的第二电压线VSS2。因此，第三连接电极CNE3可以将设置在显示区域DA中的第一电压线VSS1电连接到设置在非显示区域NDA中的第二电压线VSS2。
第二电压线VSS2可以设置在层间绝缘层ILD的至少一个边缘上。第二电压线VSS2可以设置在非显示区域NDA中。第二电压线VSS2可以插入到第一接触孔CNT1中并且连接到第三连接电极CNE3。第二电压线VSS2可以电连接到发光元件EL的第二电极CE。第二电压线VSS2可以向发光元件EL的第二电极CE提供从第一电压线VSS1提供的第一电压。这里，第二电压线VSS2可以是低电势线，并且第一电压可以是低电势电压。
显示设备10可以包括设置在第一衬底SUB1上的第一电压线VSS1和设置在薄膜晶体管层TFTL中的第二电压线VSS2，从而相对减小第二电压线VSS2在平面图中的宽度W2。例如，当第一电压线VSS1在平面图中的宽度W1增加时，第二电压线VSS2在平面图中的宽度W2可以减小。因此，显示设备10可以具有最小化面积的、其中设置有第二电压线VSS2的非显示区域NDA。
显示设备10可以具有通过第三连接电极CNE3彼此连接的第一电压线VSS1和第二电压线VSS2，从而减小第一电压线VSS1和第二电压线VSS2的电阻且不增加第二电压线VSS2在平面图中的宽度W2。因此，显示设备10可以向发光元件EL中的每个的第二电极CE提供稳定的低电势电压。
图12是示出根据又一实施方式的显示设备中的第一电压线和第一连接线的示意性平面图。
参考图12，第一电压线VSS1可以包括第一部分VSS1a、第二部分VSS1b和第三部分VSS1c。
第一电压线VSS1的第一部分VSS1a可以设置在第一衬底SUB1的至少一个边缘上。第一电压线VSS1的第一部分VSS1a可以设置在非显示区域NDA中。例如，第一电压线VSS1的第一部分VSS1a可以设置在非显示区域NDA的左边缘、上边缘和右边缘上，以围绕显示区域DA的一部分。在平面图中，第一电压线VSS1的第一部分VSS1a的宽度可以在约100μm至约200μm的范围内。
第一电压线VSS1的第二部分VSS1b可以从第一部分VSS1a延伸以穿过显示区域DA。例如，第一电压线VSS1的第二部分VSS1b可以从第一部分VSS1a的第一端(或左端)延伸到第一部分VSS1a的第二端(或右端)。第一电压线VSS1的第一部分VSS1a和第二部分VSS1b可以具有围绕显示区域DA的至少一部分的闭环形状。
第一电压线VSS1的第三部分VSS1c可以从显示区域DA中的第二部分VSS1b突出。例如，第一电压线VSS1的第三部分VSS1c可以具有管状(tubular)焊盘形状。第一电压线VSS1的第三部分VSS1c的纵横比可以小于第一电压线VSS1的第二部分VSS1b的纵横比。第一电压线VSS1的第三部分VSS1c可以通过第三接触孔CNT3连接到第一焊盘部分PD1，以从柔性膜FPCB接收低电势电压。显示设备10还可以包括第一电压线VSS1的第二部分VSS1b和第三部分VSS1c，从而减小第一电压线VSS1和第一焊盘部分PD1之间的电阻。
图13是示出根据又一实施方式的显示设备中的第一电压线和第一连接线的示意性平面图。
参考图13，第一电压线VSS1可以包括第一部分VSS1a和第二部分VSS1b。
第一电压线VSS1的第一部分VSS1a可以设置在第一衬底SUB1的至少一个边缘上。第一电压线VSS1的第一部分VSS1a可以设置在非显示区域NDA中。例如，第一电压线VSS1的第一部分VSS1a可以设置在非显示区域NDA的左边缘、上边缘和右边缘上，以围绕显示区域DA的一部分。第一电压线VSS1的第一部分VSS1a在平面图中的宽度可以在约100μm至约200μm的范围内。
第一电压线VSS1的第二部分VSS1b可以具有显示区域DA中的网格形状。第一电压线VSS1的第二部分VSS1b可以在第一方向(例如，X轴方向)和第二方向(例如，Y轴方向)上延伸。第一电压线VSS1的第二部分VSS1b可以在厚度方向(例如，Z轴方向)上与发射区域LA和光阻挡区域BA重叠。显示设备10还可以包括第一电压线VSS1的第二部分VSS1b，从而减小第一电压线VSS1的电阻。
图14是示出根据又一实施方式的显示设备中的第一电压线和第一连接线的示意性平面图。
参考图14，第一电压线VSS1可以包括第一部分VSS1a和第二部分VSS1b。
第一电压线VSS1的第一部分VSS1a可以设置在第一衬底SUB1的至少一个边缘上。第一电压线VSS1的第一部分VSS1a可以设置在非显示区域NDA中。例如，第一电压线VSS1的第一部分VSS1a可以设置在非显示区域NDA的左边缘、上边缘和右边缘上，以围绕显示区域DA的一部分。第一电压线VSS1的第一部分VSS1a在平面图中的宽度可以在约100μm至约200μm的范围内。
第一电压线VSS1的第二部分VSS1b可以具有显示区域DA中的网格形状。第一电压线VSS1的第二部分VSS1b可以在第一方向(例如，X轴方向)和第二方向(例如，Y轴方向)上延伸。第一电压线VSS1的第二部分VSS1b可以在厚度方向(例如，Z轴方向)上与光阻挡区域BA重叠。第一电压线VSS1的第二部分VSS1b在平面图中的宽度可以小于第一电压线VSS1的第一部分VSS1a在平面图中的宽度。显示设备10还可以包括第一电压线VSS1的不与发射区域LA重叠的第二部分VSS1b，从而改善显示设备10的可视性并减小第一电压线VSS1的电阻。
图15是示出根据实施方式的拼接显示设备的联接结构的示意性平面图。图16是沿着图15的线III-III'截取的示意性剖视图。
参考图15和图16，拼接显示设备TD可以包括显示设备10、结合构件20和覆盖构件30。显示设备10可以布置成网格形式，但是本公开不限于此。显示设备10可以在第一方向(例如，X轴方向)或第二方向(例如，Y轴方向)上连接，并且拼接显示设备TD可以具有特定的形状。例如，显示设备10可以具有相同的尺寸，但是本公开不限于此。对于另一示例，显示设备10可以具有不同的尺寸。
拼接显示设备TD可以包括第一显示设备10-1、第二显示设备10-2、第三显示设备10-3和第四显示设备10-4。显示设备10的数量和连接关系不限于图15的实施方式。显示设备10的数量可以根据显示设备10中的每个和拼接显示设备TD的尺寸来确定。
显示设备10可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括用于显示图像的像素。非显示区域NDA可以设置在显示区域DA周围以围绕显示区域DA，并且可以不显示图像。
拼接显示设备TD可以包括设置在显示区域DA之间的联接区域SM。拼接显示设备TD可以通过将相邻显示设备10的非显示区域NDA连接来形成。显示设备10可以通过或利用设置在联接区域SM中的结合构件20或粘合构件彼此连接。显示设备10中的每个的联接区域SM可以不包括焊盘部分和附接到焊盘部分的柔性膜。因此，显示设备10的显示区域DA之间的距离可以足够小，使得用户无法识别显示设备10之间的联接区域SM。显示设备10的显示区域DA的外部光的反射率可以基本上等于显示设备10之间的联接区域SM的外部光的反射率。因此，在拼接显示设备TD中，可以防止用户识别显示设备10之间的联接区域SM，从而减少显示设备10之间的断开感，并改善图像中的沉浸感。
显示设备10可以包括在显示区域DA中按行和列布置的像素。像素中的每个可以包括由像素限定层或堤限定的发射区域LA，并且可以通过发射区域LA发射具有预定峰值波长的光。例如，显示设备10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每一个可以是其中从显示设备10的发光元件产生的光发射到显示设备10的外部的区域。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以在显示区域DA中在第一方向(例如，X轴方向)上重复地顺序布置。例如，第一发射区域LA1的尺寸可以大于第二发射区域LA2的尺寸，并且第二发射区域LA2的尺寸可以大于第三发射区域LA3的尺寸。对于另一示例，第一发射区域LA1的尺寸、第二发射区域LA2的尺寸和第三发射区域LA3的尺寸可以基本上相同。
显示设备10的显示区域DA可以包括围绕发射区域LA的光阻挡区域BA。光阻挡区域BA可以防止从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的彩色光彼此混合。
拼接显示设备TD可以通过使用设置在显示设备10之间的结合构件20将相邻显示设备10的侧表面彼此结合。结合构件20可以连接布置成网格形式的第一显示设备10-1至第四显示设备10-4的侧表面，以实现拼接显示设备TD。结合构件20可结合相邻显示设备10中的第一衬底SUB1的侧表面、阻挡层BR的侧表面、第二衬底SUB2的侧表面和封装层TFE的侧表面。
例如，结合构件20可以由具有相对薄厚度的粘合剂或双面胶带制成，以最小化显示设备10之间的间隙。对于另一示例，结合构件20可以由具有相对薄厚度的结合框架形成，以最小化显示设备10之间的间隙。因此，在拼接显示设备TD中，可以防止用户识别显示设备10之间的联接区域SM。
覆盖构件30可以设置在显示设备10和结合构件20的顶表面上，以覆盖显示设备10和结合构件20。例如，覆盖构件30可以设置在显示设备10中的每个的封装层TFE的顶表面上。覆盖构件30可以保护拼接显示设备TD的顶表面。
在结束详细描述时，本领域的技术人员将理解，在基本上不背离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，所公开的本公开的实施方式仅在一般和描述性意义上使用，而不是出于限制的目的。

Claims (10)

1.显示设备，包括显示区域和与所述显示区域相邻的非显示区域，所述显示设备包括：
第一衬底；
第一电压线，设置在所述第一衬底上并且提供第一电压；
第二衬底，设置在所述第一电压线上；以及
薄膜晶体管层，设置在所述第二衬底上并且包括：
多个薄膜晶体管；以及
第二电压线，设置在所述非显示区域中并且通过穿过所述
第二衬底的第一接触孔电连接到所述第一电压线。
2.根据权利要求1所述的显示设备，其中，
所述第一电压线设置在所述第一衬底的多个边缘上，以及
所述第二电压线设置在所述薄膜晶体管层的多个边缘上。
3.根据权利要求1所述的显示设备，其中，在平面图中，所述第一电压线和所述第二电压线具有相同的宽度。
4.根据权利要求1所述的显示设备，其中，所述第一电压线在平面图中的宽度大于所述第二电压线在平面图中的宽度。
5.根据权利要求1所述的显示设备，其中，所述第一电压线设置在所述显示区域的边缘上和所述非显示区域中。
6.根据权利要求1所述的显示设备，其中，所述第一电压线包括：
第一部分，设置在所述非显示区域中；
第二部分，从所述第一部分延伸并且横穿所述显示区域；以及
第三部分，从设置在所述显示区域中的所述第二部分突出。
7.根据权利要求1所述的显示设备，其中，所述第一电压线包括：
第一部分，设置在所述非显示区域中；以及
第二部分，设置在所述显示区域中，在第一方向和与所述第一方向相交的第二方向上延伸，并且具有网格形状。
8.根据权利要求7所述的显示设备，其中，
所述显示区域包括：
多个发射区域，发射光；以及
光阻挡区域，围绕所述多个发射区域中的每一个，以及
所述第一电压线的所述第二部分在所述显示设备的厚度方向上与所述光阻挡区域重叠。
9.根据权利要求1所述的显示设备，还包括：
第一连接线，设置在所述显示区域中，所述第一连接线和所述第一电压线设置在相同的层中；以及
第二连接线，设置在所述显示区域中，所述第二连接线通过穿过所述第二衬底的第二接触孔电连接到所述第一连接线，并且所述第二连接线和所述第二电压线设置在相同的层中。
10.拼接显示设备，包括：
多个显示设备，包括：
显示区域，包括多个像素；以及
非显示区域，与所述显示区域相邻；以及
结合构件，将所述多个显示设备结合，
其中，所述多个显示设备中的每个包括：
第一衬底；
第一电压线，设置在所述第一衬底上并且提供第一电压；
第二衬底，设置在所述第一电压线上；以及
薄膜晶体管层，设置在所述第二衬底上，并且包括：
多个薄膜晶体管；以及
第二电压线，设置在所述非显示区域中并且通过穿过所述第二衬底的第一接触孔电连接到所述第一电压线。
CN202210244564.4A 2021-03-15 2022-03-14 显示设备和包括其的拼接显示设备 Pending CN115084201A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0033508 2021-03-15
KR1020210033508A KR20220129141A (ko) 2021-03-15 2021-03-15 표시 장치 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
CN115084201A true CN115084201A (zh) 2022-09-20

Family

ID=80780565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210244564.4A Pending CN115084201A (zh) 2021-03-15 2022-03-14 显示设备和包括其的拼接显示设备

Country Status (4)

Country Link
US (1) US20220293636A1 (zh)
EP (1) EP4060737A1 (zh)
KR (1) KR20220129141A (zh)
CN (1) CN115084201A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987765B2 (en) * 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
CN105572988B (zh) * 2014-11-04 2019-07-16 株式会社日本显示器 显示装置
CN110034150B (zh) * 2019-03-25 2020-11-27 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
US10991682B2 (en) * 2019-05-29 2021-04-27 Innolux Corporation Electronic device
CN111584562A (zh) * 2020-05-08 2020-08-25 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN111724742B (zh) * 2020-06-11 2022-02-22 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
KR20220129141A (ko) 2022-09-23
EP4060737A1 (en) 2022-09-21
US20220293636A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
CN114256285A (zh) 拼接显示器
US20220293670A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US12002816B2 (en) Display device and tiled display device including the same
US11824051B2 (en) Display device and tiled display device including the same
CN114823767A (zh) 显示装置和包括该显示装置的平铺显示装置
US20230027254A1 (en) Display device and tiled display device including the same
US20220328724A1 (en) Display device, method of providing the same, and tiled display device including display device
CN114597228A (zh) 显示装置和拼接显示装置
CN114141802A (zh) 显示装置及包括该显示装置的平铺显示装置
EP4060737A1 (en) Display device and tiled display device including the same
CN113972250A (zh) 显示装置及包括显示装置的拼接式显示装置
EP3985739A1 (en) Tiled display
EP4239680A1 (en) Display device and tiled display device including the same
US20240105897A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20220173126A1 (en) Display device and tiled display device including the same
US20230143994A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US11871633B2 (en) Display device and tiled display device including the same
US20230274691A1 (en) Display device, method of manufacturing the display device, and tiled display device including the display device
US20230307462A1 (en) Display device, method of manufacturing the same and tiled display device including the same
EP4287255A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20230275114A1 (en) Display device and tiled display device including the same
US20220208850A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
EP3937252A2 (en) Display device and tiled display device including the same
CN114551491A (zh) 显示装置、制造其的方法以及包括其的拼接显示装置
CN114078883A (zh) 显示装置和包括显示装置的拼接显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination