CN114551491A - 显示装置、制造其的方法以及包括其的拼接显示装置 - Google Patents

显示装置、制造其的方法以及包括其的拼接显示装置 Download PDF

Info

Publication number
CN114551491A
CN114551491A CN202111394844.5A CN202111394844A CN114551491A CN 114551491 A CN114551491 A CN 114551491A CN 202111394844 A CN202111394844 A CN 202111394844A CN 114551491 A CN114551491 A CN 114551491A
Authority
CN
China
Prior art keywords
display device
substrate
display
film
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111394844.5A
Other languages
English (en)
Inventor
金泰均
朴埈弘
郑义锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114551491A publication Critical patent/CN114551491A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
    • H01R12/62—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures connecting to rigid printed circuits or like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置、制造其的方法以及包括其的拼接显示装置。该显示装置包括：第一基底；第二基底，在第一基底上并且使第一基底的第一边缘部分暴露，所述第二基底突出超过第一基底的第二边缘部分；连接线，在第一基底的第一边缘部分上，连接线具有突出超过第二基底的第一侧的第一端部和被第二基底覆盖的第二端部；以及薄膜晶体管层，在第二基底上并且连接到连接线。薄膜晶体管层包括从第二基底的第一侧延伸到第二基底的第二侧的信号线。信号线延伸到薄膜晶体管层中的接触开口中，并且在第二基底的在第二基底的第二侧上的下部处被暴露。

Description

显示装置、制造其的方法以及包括其的拼接显示装置
技术领域
本公开的实施例的方面涉及一种显示装置、一种制造该显示装置的方法以及一种包括该显示装置的拼接显示装置。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求已经多样化并且增大。例如，显示装置已经应用于各种电子装置，诸如智能电话、数码相机、笔记本计算机、导航系统和智能电视。显示装置的示例包括平板显示装置，诸如液晶显示(LCD)装置、场发射显示(FED)装置或有机发光二极管(OLED)显示装置。作为平板显示装置的一种类型的发光显示装置包括能够发光的发光元件，因此可以在没有向显示面板提供光的背光单元的情况下显示图像。
在制造大尺寸显示装置时，由于像素的数量的增加，发光元件的缺陷率会增加，显示装置的生产率或可靠性会降低。为了解决这些问题，可以通过将均具有相对小尺寸的多个显示装置连接在一起来实现具有大屏幕的拼接显示装置。由于显示装置中存在非显示区域(例如，边框)，拼接显示装置会具有在显示装置之间的接缝(例如，边界部分)。当在拼接显示装置的整个屏幕上显示图像时，接缝造成不连续感，不利地影响图像的沉浸感。
发明内容
本公开的实施例提供了一种拼接显示装置，该拼接显示装置通过减少或消除显示装置之间的边界部分或非显示区域的可见性来减少或消除多个显示装置之间的不连续感并且增强图像的沉浸感。
本公开的实施例还提供了一种拼接显示装置，在该拼接显示装置中，第二显示装置的连接线延伸到第一显示装置的显示区域并延伸到第一显示装置的显示区域下方，并且将第一显示装置的栅极线或数据线分别与第二显示装置的栅极线或数据线彼此连接，使得相邻的显示装置之间的接合区域可以不包括柔性膜、栅极驱动器和数据驱动器。
然而，本公开的方面和特征不限于这里阐述的方面和特征。通过参照下面给出的本公开的详细描述，本公开的实施例的以上和其他方面和特征对于本公开所属领域的普通技术人员而言将变得更明显。
根据本公开的实施例，一种显示装置包括：第一基底；第二基底，在第一基底上并且使得第一基底的第一边缘部分暴露，第二基底突出超过第一基底的第二边缘部分；连接线，在第一基底的第一边缘部分上，连接线具有突出超过第二基底的第一侧的第一端部和被第二基底覆盖的第二端部；以及薄膜晶体管层，在第二基底上并且连接到连接线。薄膜晶体管层包括从第二基底的第一侧延伸到第二基底的第二侧的信号线。信号线延伸到薄膜晶体管层中的接触开口中，并且在第二基底的在第二基底的第二侧上的下部处被暴露。
信号线可以包括被配置为向薄膜晶体管层提供栅极信号的栅极线。栅极线的第一端部可以在第一接触开口中，并且第一接触开口可以在第二基底的第一侧上穿透薄膜晶体管层和第二基底以连接到连接线。栅极线的第二端部可以在第二接触开口中，并且第二接触开口可以在第二基底的第二侧上穿透薄膜晶体管层和第二基底，以在第二基底的在第二基底的第二侧上的下部处被暴露。
信号线可以包括被配置为向薄膜晶体管层提供数据电压的数据线。数据线的第一端部可以在第三接触开口中，并且第三接触开口可以在第二基底的第一侧上穿透薄膜晶体管层和第二基底，以连接到连接线。数据线的第二端部可以在第四接触开口中，并且第四接触开口可以在第二基底的第二侧上穿透薄膜晶体管层和第二基底，以在第二基底的在第二基底的第二侧上的下部处被暴露。
显示装置还可以包括：连接膜，在连接线的端部上；以及柔性膜，在连接膜上。
根据本公开的实施例，一种拼接显示装置包括：第一显示装置，具有第一显示区域并且包括在第一显示区域中的像素；第二显示装置，具有与第一显示区域相邻的第二显示区域并且包括在第二显示区域中的像素；以及接合区域，在第一显示区域与第二显示区域之间。第一显示装置和第二显示装置中的每个包括：第一基底；连接线，在第一基底的边缘部分上；第二基底，在连接线和第一基底上；以及薄膜晶体管层，在第二基底上。第二显示装置的第一基底的边缘部分和第二显示装置的连接线的第一端部在厚度方向上与第一显示装置的第二基底叠置。
第一显示装置和第二显示装置中的每个的薄膜晶体管层可以包括被配置为向像素提供栅极信号的栅极线。第一显示装置的栅极线可以在第一接触开口中，并且第一接触开口可以穿透第一显示装置的薄膜晶体管层和第二基底。第二显示装置的连接线可以包括电连接到第一显示装置的栅极线的第一连接线。
在第一显示装置中的第一接触开口可以在厚度方向上与第二显示装置的第一连接线的第一端部叠置。
所述拼接显示装置还可以包括：连接膜，在第一显示装置的栅极线与第二显示装置的第一连接线之间以将第一显示装置的栅极线和第二显示装置的第一连接线电连接。
第二显示装置的栅极线可以在第一接触开口中，并且第一接触开口可以穿透第二显示装置的薄膜晶体管层和第二基底，以连接到第二显示装置的第一连接线的第二端部。
第一显示装置和第二显示装置中的每个的薄膜晶体管层可以包括被配置为向像素提供数据电压的数据线，并且第一显示装置的数据线可以在第二接触开口中。第二接触开口可以穿透第一显示装置的薄膜晶体管层和第二基底，并且第二显示装置的连接线可以包括电连接到第一显示装置的数据线的第二连接线。
在第一显示装置中的第二接触开口可以在厚度方向上与第二显示装置的第二连接线的第一端部叠置。
所述拼接显示装置还可以包括：连接膜，在第一显示装置的数据线与第二显示装置的第二连接线之间以将第一显示装置的数据线和第二显示装置的第二连接线电连接。
第二显示装置的数据线可以在第二接触开口中，并且第二接触开口可以穿透第二显示装置的薄膜晶体管层和第二基底，以连接到第二显示装置的第二连接线的第二端部。
第一显示装置的第一基底的第一端部可以在第一方向上突出超过第一显示装置的第二基底的第一端部，并且第一显示装置的第一基底的第二端部可以在第一方向上从第一显示装置的第二基底的第二端部凹陷。
第一显示装置的连接线可以包括在第一显示装置的第一基底的第一端部上的第一焊盘连接线，并且第一显示装置还可以包括：第一柔性膜，在第一焊盘连接线上；以及栅极驱动器，在第一柔性膜上并且被配置为向第一焊盘连接线提供栅极信号。
第一显示装置的薄膜晶体管层可以包括被配置为向像素提供栅极信号的栅极线。第一显示装置的栅极线可以在第三接触开口中，并且第三接触开口可以穿透第一显示装置的薄膜晶体管层和第二基底。第一焊盘连接线的第一端部可以连接到第一柔性膜，并且第一焊盘连接线的第二端部可以连接到栅极线。
第一显示装置的连接线可以包括在第一显示装置的第一基底的第一端部上的第二焊盘连接线，并且第一显示装置还可以包括：第二柔性膜，在第二焊盘连接线上；以及源极驱动器，在第二柔性膜上并且被配置为向第二焊盘连接线提供数据电压。
第一显示装置的薄膜晶体管层可以包括被配置为向像素提供数据电压的数据线。第一显示装置的数据线可以在第四接触开口中，并且第四接触开口可以穿透第一显示装置的薄膜晶体管层和第二基底。第二焊盘连接线的第一端部可以连接到第二柔性膜，并且第二焊盘连接线的第二端部可以连接到数据线。
第一显示装置的第二基底的由第一显示装置的第一基底支撑的第一端部的厚度可以大于第一显示装置的第二基底的在厚度方向上与第二显示装置的第一基底叠置的第二端部的厚度。
根据本公开的实施例，提供了一种制造显示装置的方法。该方法包括：在第一基底的第一边缘部分上布置连接线；在第一基底上布置第二基底，以使连接线的第一端部暴露；在第二基底上堆叠薄膜晶体管层，在薄膜晶体管层的第一侧和第二基底的第一侧中形成第一接触开口以使连接线暴露，并且在薄膜晶体管层的第二侧和第二基底的第二侧中形成第二接触开口；在薄膜晶体管层中形成信号线，信号线延伸到第一接触开口和第二接触开口中；去除第一基底的第二边缘部分；以及去除第二基底的在第二基底的第二侧上的下部以使第二接触开口中的信号线暴露。
根据本公开的上述和其他实施例，因为第二显示装置的连接线延伸到第一显示装置的显示区域中并且布置(或放置)在第一显示装置的第二基底下方，所以可以减小或最小化第一显示装置与第二显示装置之间的距离。因为拼接显示装置包括将相邻的显示装置中的每对显示装置的栅极线(或数据线)的组连接的连接线，所以在相邻的显示装置中的每对显示装置之间的接合区域中不设置柔性膜、栅极驱动器或数据驱动器。因此，拼接显示装置的接合区域可以对用户不可见或不容易可见，使得可以减少或消除相邻的显示装置中的每对显示装置之间的不连续感，并且可以改善显示图像的沉浸的程度。
根据下面的详细描述、附图和权利要求，其他方面、特征和实施例可以是明显的。
附图说明
通过参照附图详细地描述本公开的实施例，本公开的以上和其他方面、特征和实施例将变得更明显，在附图中：
图1是根据本公开的实施例的拼接显示装置的平面图；
图2是沿着图1的线I-I'截取的剖视图；
图3是图2的区域A1的放大剖视图；
图4是沿着图1的线II-II'截取的剖视图；
图5是沿着图1的线III-III'截取的剖视图；
图6是沿着图1的线IV-IV'截取的剖视图；以及
图7至图14是示出制造图6中示出的拼接显示装置的步骤的剖视图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多细节以便提供对本公开的各种实施例或实现方式的透彻理解。如这里所使用的“实施例”和“实施方式”是可互换的词语，它们是采用这里公开的构思中的一个或更多个的装置或方法的非限制性示例。然而，明显的是，可以在没有这些具体细节或具有一个或更多个等同布置的情况下实践各种实施例。在其他实例中，为了避免使各种实施例不必要地模糊，以框图形式示出了公知的结构和装置。此外，各种实施例可以是不同的，但不必是排他性的。例如，在不脱离本公开的情况下，可以在其他实施例中使用或实现实施例的具体形状、构造和特性。
除非另有说明，否则示出的实施例将被理解为提供可以在实践中实现构思的一些方式的变化细节的特征。因此，除非另有说明，否则在不脱离本公开的情况下，可以另外组合、分离、互换和/或重新布置各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独地或统称为“元件”)。
通常提供附图中的交叉影线和/或阴影的使用，以使相邻元件之间的边界清晰。如此，除非说明，否则交叉影线或阴影的存在与否都不传达或表明对元件的特定材料、材料性质、尺寸、比例、示出的元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。
此外，在附图中，为了清楚和/或描述性目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实施实施例时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，两个连续描述的工艺可以基本上同时(例如，并发地)执行，或者以与所描述的顺序相反的顺序执行。此外，同样的附图标记表示同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或居间层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或居间层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。
此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴(诸如x轴、y轴和z轴)，并且可以在更广泛的意义上解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
出于本公开的目的，“X、Y和Z中的至少一个(种/者)”和“选自于由X、Y和Z组成的组中的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任何组合，诸如以XYZ、XYY、YZ和ZZ为例。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
尽管这里可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
出于描述性目的，在这里可以使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“更高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，从而来描述如附图中示出的一个元件与其他元件的关系。除了附图中描绘的方位之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其他元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其他元件或特征“上方”。因此，术语“在……下方”可以涵盖上方和下方两种方位。此外，设备可以被另外定位(例如，旋转90度或处于其他方位)，因此相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述特定实施例的目的，而不旨在限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。此外，当在本说明书中使用术语“包含”、“包括”和/或其变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如这里所使用的，术语“基本上”、“约”和其他相似术语用作近似的术语而不用作程度的术语，如此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
这里参照作为理想化实施例和/或居中结构的示意图示的剖面图示和分解图示来描述各种实施例。如此，将预计例如由制造技术和/或公差引起的图示的形状的变化。因此，这里公开实施例不应该被解释为限于区域的特定示出形状，而将包括例如由制造导致的形状的偏差。以这种方式，附图中示出的区域可以在本质上是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，不必旨在限制。
作为本领域的惯例，在功能块、单元和/或模块方面，在附图中描述并示出了一些实施例。本领域技术人员将理解的是，这些块、单元和/或模块通过可以使用基于半导体的制造技术或其他制造技术形成的电子(或光学)电路(诸如逻辑电路、分立组件、微处理器、硬线电路、存储器元件、布线连接等)物理地实现。在块、单元和/或模块通过微处理器或其他相似硬件来实现的情况下，它们可以使用执行这里讨论的各种功能的软件(例如，微代码)来编程和控制，并且可以通过固件和/或软件来可选择地驱动。还预期的是，每个块、单元和/或模块可以通过专用硬件来实现，或者可以被实现为执行一些功能的专用硬件和执行其他功能的处理器(例如，一个或更多个编程的微处理器和相关电路)的组合。此外，在不脱离发明构思的范围的情况下，一些实施例的每个块、单元和/或模块可以物理地分离为两个或更多个相互作用的且离散的块、单元和/或模块。此外，在不脱离发明构思的范围的情况下，一些实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开是其一部分的领域的普通技术人员通常理解的意思相同的意思。术语(诸如在常用词典中定义的术语)应被解释为具有与其在相关领域的上下文中的意思一致的意思，并且不应以理想化或过于形式化的含义来解释，除非这里明确地如此定义。
图1是根据本公开的实施例的拼接显示装置的平面图。
参照图1，拼接显示装置TD可以包括多个显示装置10。显示装置10可以以网格图案布置，但是本公开不限于此。显示装置10可以在第一方向(例如，X轴方向)和/或第二方向(例如，Y轴方向)上连接，以提供具有特定形状的拼接显示装置TD。在一个示例中，显示装置10可以全部具有彼此相同的尺寸，但是本公开不限于此。在另一示例中，显示装置10可以具有彼此不同的尺寸。
显示装置10可以具有拥有一对长边和一对短边的矩形形状。可以通过将显示装置10中的相邻的显示装置10的长边或短边彼此连接来布置显示装置10。显示装置10中的一些可以沿着拼接显示装置TD的边缘布置，以形成拼接显示装置TD的边。显示装置10中的一些可以布置在拼接显示装置TD的拐角处，以形成拼接显示装置TD的相邻的边中的每对边。显示装置10中的一些可以设置在拼接显示装置TD的中间中，并且可以被其他显示装置10围绕(例如，沿着它们的外围被其他显示装置10围绕)。
显示装置10中的每个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括多个像素，并且可以被构造为显示图像。非显示区域NDA可以设置在显示区域DA周围以围绕显示区域DA(例如，围绕显示区域DA的外围或在显示区域DA的外围周围延伸)，并且可以不显示图像。
拼接显示装置TD通常可以具有平坦形状，但是本公开不限于此。拼接显示装置TD可以具有立体形状以向用户提供深度感。在拼接显示装置TD具有立体形状的一个示例中，显示装置10中的至少一些可以具有弯曲形状。在另一示例中，显示装置10可以全部具有平坦形状，并且可以以一角度(例如，以预定角度)彼此连接，使得拼接显示装置TD可以具有立体形状。
拼接显示装置TD可以包括设置在多个显示区域DA之间的接合区域SM。拼接显示装置TD可以通过将显示装置10的非显示区域NDA彼此连接来获得(或形成等)。显示装置10可以经由设置在接合区域SM中的接合构件或粘合构件彼此连接。在显示装置10的接合区域SM中可以不包括焊盘部以及附着到焊盘部的柔性膜。因此，相邻的显示装置10的显示区域DA之间的距离可以如此接近(或如此小)使得显示装置10的接合区域SM可以对用户几乎不可见。显示装置10的显示区域DA的反射率可以与显示装置10的接合区域SM的反射率基本上相同。因此，拼接显示装置TD可以通过减少或防止用户识别到显示装置10的接合区域SM来减少或防止显示装置10之间的任何不连续感，并且改善图像的沉浸的程度。
显示装置10可以在显示区域DA中包括以多个行和多个列布置的多个像素。像素中的每个可以具有由像素限定膜或堤限定的发射区域LA，并且可以在发射区域LA处(或从发射区域LA)发射具有峰值波长的光。在一个示例中，显示装置10的显示区域DA中的每个可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以是将由显示装置10中的每个的发光元件产生的光发射到显示装置10中的每个的外部的区域。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以将具有峰值波长的光发射到显示装置10中的每个的外部。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以分别发射第一颜色光、第二颜色光和第三颜色光。在一个示例中，第一颜色光可以是具有在约610nm至约650nm的范围内的峰值波长的红光，第二颜色光可以是具有在约510nm至约550nm的范围内的峰值波长的绿光，并且第三颜色光可以是具有在约440nm至约480nm的范围内的峰值波长的蓝光。然而，本公开不限于该示例。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以在显示区域DA中的每个中在第一方向(例如，X轴方向)上顺序地布置。在一个示例中，第一发射区域LA1可以在尺寸上大于第二发射区域LA2，并且第二发射区域LA2可以在尺寸上大于第三发射区域LA3。在另一示例中，第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以具有基本上相同的尺寸。
显示装置10的显示区域DA中的每个可以包括光阻挡区域BA，光阻挡区域BA围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3(或在第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的外围周围延伸)。光阻挡区域BA可以防止从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的光束混合在一起。
拼接显示装置TD可以包括第一显示装置10-1至第四显示装置10-4。拼接显示装置TD中包括的显示装置10的数量以及显示装置10如何彼此连接不受特别地限制。拼接显示装置TD中包括的显示装置10的数量可以通过显示装置10的尺寸和拼接显示装置TD的尺寸确定。
第一柔性膜FPCB1可以设置在拼接显示装置TD的第一侧上的非显示区域NDA中。在一个示例中，第一柔性膜FPCB1可以设置在第一显示装置10-1和第三显示装置10-3的左非显示区域NDA中。第一柔性膜FPCB1可以附着在第一显示装置10-1和第三显示装置10-3的第一基底的左边缘部分上。第一柔性膜FPCB1的第一侧可以连接到第一显示装置10-1和第三显示装置10-3的第一基底上的第一焊盘连接线，并且第一柔性膜FPCB1的第二侧可以连接到栅极电路板。第一柔性膜FPCB1可以将栅极信号从栅极驱动器GIC传输到显示装置10。
栅极驱动器GIC可以设置在第一柔性膜FPCB1上，并且可以连接到显示装置10中的每个显示装置10的像素。在一个示例中，栅极驱动器GIC可以是集成电路(IC)。栅极驱动器GIC可以基于来自于时序控制器的栅极控制信号产生栅极信号，并且可以将栅极信号顺序地提供到显示区域DA中的栅极线。
第二柔性膜FPCB2可以设置在拼接显示装置TD的与拼接显示装置TD的第一侧相邻的第二侧上的非显示区域中。在一个示例中，第二柔性膜FPCB2可以设置在第一显示装置10-1和第二显示装置10-2的上非显示区域NDA中。第二柔性膜FPCB2可以附着在第一显示装置10-1和第二显示装置10-2的第一基底的上边缘部分上。第二柔性膜FPCB2的第一侧可以连接到第一显示装置10-1和第二显示装置10-2的第一基底上的第二焊盘连接线，并且第二柔性膜FPCB2的第二侧可以连接到源极电路板。第二柔性膜FPCB2可以将来自于源极驱动器SIC的源极电压或数据电压传输到显示装置10。
源极驱动器SIC可以设置在第二柔性膜FPCB2上，并且可以连接到显示装置10中的每个显示装置10的像素。在一个示例中，源极驱动器SIC可以是IC。源极驱动器SIC可以基于来自于时序控制器的源极控制信号将数字视频数据转换为模拟数据电压，并且可以顺序地将数据电压提供到显示区域DA中的数据线。
在一些实施例中，第一柔性膜FPCB1可以另外设置在第二显示装置10-2和第四显示装置10-4的右非显示区域NDA中，并且第二柔性膜FPCB2可以另外设置在第三显示装置10-3和第四显示装置10-4的下非显示区域NDA中。然而，本公开不限于此。
图2是沿着图1的线I-I'截取的剖视图。
参照图2，显示装置10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以是将由多个像素的发光元件产生的光发射到显示装置10的外部的区域。
显示装置10可以包括第一基底SUB1、第二基底SUB2、显示层DPL、封装层TFE、第一焊盘连接线PCL1、连接膜ACF、第一柔性膜FPCB1以及栅极驱动器GIC。
第一基底SUB1可以是基体基底或基体构件。第一基底SUB1的第一端部可以在第一方向(例如，X轴方向)的相反方向上突出超过第二基底SUB2的第一端部。第一基底SUB1的突出的第一端部可以支撑第一柔性膜FPCB1。在一个示例中，第一基底SUB1可以包括玻璃材料或金属材料，但是本公开不限于此。在另一示例中，第一基底SUB1可以包括诸如聚酰亚胺(PI)的聚合物树脂，但是本公开不限于此。
第二基底SUB2可以设置在第一基底SUB1上。第二基底SUB2可以是基体基底或基体构件。第二基底SUB2可以覆盖第一焊盘连接线PCL1和第一基底SUB1的部分。第二基底SUB2的侧表面可以被封装层TFE围绕(或被封装层TFE覆盖)。第二基底SUB2可以具有栅极线GL穿过其的第一接触开口(例如，第一接触孔)CNT1。第一接触开口CNT1可以穿透栅极绝缘膜GI、缓冲层BF和第二基底SUB2。
第二基底SUB2可以包括与第一基底SUB1的材料不同的材料。在一个示例中，在第一基底SUB1包括玻璃材料或金属材料的情况下，第二基底SUB2可以包括诸如PI的聚合物树脂。在另一示例中，在第一基底SUB1包括诸如PI的聚合物树脂的情况下，第二基底SUB2可以包括玻璃材料或金属材料。
显示层DPL可以设置在第二基底SUB2上。显示层DPL可以包括薄膜晶体管(TFT)层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
TFT层TFTL可以设置在第二基底SUB2上。TFT层TFTL可以包括缓冲层(或缓冲膜)BF、TFT、栅极绝缘膜GI、栅极线GL、层间绝缘膜ILD、第一连接电极CNE1、第二连接电极CNE2、第一钝化层PAS1和第一平坦化层OC1。
缓冲层BF可以设置在第二基底SUB2上。缓冲层BF可以包括能够防止或基本上防止空气或湿气的渗透的无机材料。在一个示例中，缓冲层BF可以包括交替地堆叠的多个无机膜。栅极线GL穿过其的第一接触开口CNT1可以延伸通过缓冲层BF。第一接触开口CNT1可以穿透栅极绝缘膜GI、缓冲层BF和第二基底SUB2。
TFT可以在显示区域DA中设置在缓冲层BF上，并且可以形成像素的像素电路。在一个示例中，TFT可以是像素电路的驱动晶体管或开关晶体管。TFT可以包括半导体区域ACT、栅电极GE、源电极SE和漏电极DE。
TFT的半导体区域ACT、源电极SE和漏电极DE可以设置在缓冲层BF上。半导体区域ACT可以在厚度方向(例如，Z轴方向)上与栅电极GE叠置，并且可以通过栅极绝缘膜GI而与栅电极GE绝缘。可以通过将半导体区域ACT的材料转变为导体来获得源电极SE和漏电极DE。
栅电极GE可以设置在栅极绝缘膜GI上。栅电极GE可以与半导体区域ACT叠置，且栅极绝缘膜GI置于栅电极GE与半导体区域ACT之间。
栅极绝缘膜GI可以设置在半导体区域ACT、源电极SE和漏电极DE上。在一个示例中，栅极绝缘膜GI可以覆盖半导体区域ACT、源电极SE、漏电极DE和缓冲层BF，并且可以使半导体区域ACT和栅电极GE绝缘。栅极线GL穿过其的第一接触开口CNT1可以穿过栅极绝缘膜GI。第一接触开口CNT1可以穿透栅极绝缘膜GI、缓冲层BF和第二基底SUB2。栅极绝缘膜GI还可以包括第一连接电极CNE1和第二连接电极CNE2可以穿过其的接触开口(例如，接触孔)。
栅极线GL可以设置在栅极绝缘膜GI上。栅极线GL可以与TFT的栅电极GE形成在同一层上，并且可以与TFT的栅电极GE包括相同的材料。栅极线GL可以连接在栅极驱动器GIC与TFT的栅电极GE之间。栅极线GL可以在显示区域DA中在第一方向(例如，X轴方向)上延伸。栅极线GL的一个端部可以在第一接触开口CNT1中，并且可以接触第一焊盘连接线PCL1。栅极线GL可以经由第一焊盘连接线PCL1连接到第一柔性膜FPCB1和栅极驱动器GIC。栅极线GL可以从栅极驱动器GIC接收栅极信号，并且可以将栅极信号提供到TFT的栅电极GE。
层间绝缘膜ILD可以设置在栅电极GE和栅极绝缘膜GI上。层间绝缘膜ILD可以具有第一连接电极CNE1和第二连接电极CNE2可以穿过其的接触开口(例如，接触孔)。层间绝缘膜ILD中的接触开口可以连接到栅极绝缘膜GI中的接触开口(例如，可以与栅极绝缘膜GI中的接触开口连通)。
第一连接电极CNE1和第二连接电极CNE2可以设置在层间绝缘膜ILD上以彼此间隔开。第一连接电极CNE1可以将数据线或电源线和TFT的源电极SE连接。第一连接电极CNE1可以通过栅极绝缘膜GI和层间绝缘膜ILD中的每个中的接触开口接触源电极SE。
第二连接电极CNE2可以将TFT的漏电极DE和发光元件EL的第一电极AE连接。第二连接电极CNE2可以通过栅极绝缘膜GI和层间绝缘膜ILD中的每个中的接触开口来接触漏电极DE。
第一钝化层PAS1可以设置在第一连接电极CNE1和第二连接电极CNE2上以保护TFT。第一钝化层PAS1可以在显示区域DA中具有第一电极AE可以穿过其的接触开口(例如，接触孔)。
第一平坦化层OC1可以设置在第一钝化层PAS1上以使TFT的顶部平坦化。在一个示例中，第一平坦化层OC1可以具有第一电极AE可以穿过其的接触开口(例如，接触孔)。第一平坦化层OC1中的接触开口可以连接到第一钝化层PAS1中的接触开口。第一平坦化层OC1可以包括有机材料。
发光元件层EML可以包括发光元件EL、第一堤BNK1、第二堤BNK2、第二钝化层PAS2和第二平坦化层OC2。
发光元件EL可以设置在TFT层TFTL上。发光元件EL可以包括第一电极AE、第二电极CE和发光二极管(LED)“ED”。
第一电极AE可以设置在第一平坦化层OC1上。在一个示例中，第一电极AE可以设置在设置于第一平坦化层OC1上的第一堤BNK1上，以覆盖第一堤BNK1。第一电极AE中的每个可以在厚度方向(例如，Z轴方向)上与由第二堤BNK2限定的第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的一个叠置。第一电极AE可以连接到TFT的漏电极DE以接收驱动电流。第一电极AE可以是发光元件EL的阳极，但是本公开不限于此。
第二电极CE可以设置在第一平坦化层OC1上以与第一电极AE间隔开。在一个示例中，第二电极CE可以设置在位于第一平坦化层OC1上的第一堤BNK1上，以覆盖第一堤BNK1。第二电极CE中的每个可以在厚度方向(例如，Z轴方向)上与由第二堤BNK2限定的第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的一个叠置。在一个示例中，第二电极CE可以接收提供到所有像素的共电压。第二电极CE可以是发光元件EL的阴极，但是本公开不限于此。
LED“ED”可以在第一平坦化层OC1上设置在第一电极AE与第二电极CE之间。LED“ED”的第一端可以连接到第一电极AE，并且LED“ED”的第二端可以连接到第二电极CE。LED“ED”可以包括具有相同的材料(或由相同的材料形成)的活性层，因此可以发射相同的波长范围和/或相同的颜色的光。从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的光可以具有相同的颜色。在一个示例中，LED“ED”可以发射具有在约440nm至约480nm的范围内的峰值波长的第三颜色光(例如，蓝光)。因此，发光元件层EML可以发射第三颜色光(例如，蓝光)。
第二堤BNK2可以设置在第一平坦化层OC1上，以限定第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。在一个示例中，第二堤BNK2可以围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3(或在第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的外围周围延伸)，但是本公开不限于此。第二堤BNK2可以使多个发光元件EL的第一电极AE或第二电极CE隔离并绝缘。第二堤BNK2可以设置在光阻挡区域BA中。
第二钝化层PAS2可以设置在发光元件EL和第二堤BNK2上。第二钝化层PAS2可以覆盖并保护发光元件EL。第二钝化层PAS2可以通过防止或基本上防止来自于外部的杂质(诸如湿气或空气)的渗透来防止对发光元件EL的损坏。
第二平坦化层OC2可以设置在第二钝化层PAS2上，以使发光元件层EML的顶部平坦化。在一个示例中，第二平坦化层OC2可以包括有机材料。
波长转换层WLCL可以包括第一盖层CAP1、第一光阻挡构件BK1、第一波长转换器WLC1、第二波长转换器WLC2、光发射器LTU、第二盖层CAP2和第三平坦化层OC3。
第一盖层CAP1可以设置在发光元件层EML的第二平坦化层OC2上。第一盖层CAP1可以密封第一波长转换器WLC1、第二波长转换器WLC2和光发射器LTU的底表面。在一个示例中，第一盖层CAP1可以包括无机材料。
第一光阻挡构件BK1可以在第一盖层CAP1上设置在光阻挡区域BA中。第一光阻挡构件BK1可以在厚度方向(例如，Z轴方向)上与第二堤BNK2叠置。第一光阻挡构件BK1可以阻挡或基本上阻挡光的透射。第一光阻挡构件BK1可以通过防止或基本上防止从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的光混合在一起来改善显示装置10的颜色再现性。在一个示例中，在平面图中，第一光阻挡构件BK1可以以网格形式布置以围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3(或在第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的外围周围延伸)。
第一波长转换器WLC1可以在第一盖层CAP1上设置在第一发射区域LA1中。第一波长转换器WLC1可以被第一光阻挡构件BK1围绕(例如，沿着外围被第一光阻挡构件BK1围绕)。第一波长转换器WLC1可以包括第一基体树脂BS1、第一散射体SCT1和第一波长移位器WLS1。
第一基体树脂BS1可以包括具有相对高的透光率的材料。第一基体树脂BS1可以包括透明有机材料(或可以由透明有机材料形成)。在一个示例中，第一基体树脂BS1可以包括下面的有机材料中的至少一种：环氧树脂、丙烯酸树脂、卡多树脂和酰亚胺树脂。
第一散射体SCT1可以具有与第一基体树脂BS1的折射率不同的折射率，并且可以与第一基体树脂BS1形成光学界面。在一个示例中，第一散射体SCT1可以包括被构造为使穿过第一波长转换器WLC1的光中的至少一些散射的光散射材料或光散射颗粒。在一个示例中，第一散射体SCT1可以包括金属氧化物(诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2))或有机颗粒(诸如丙烯酸树脂或聚氨酯树脂的颗粒)。第一散射体SCT1可以在基本上不改变入射光的峰值波长的情况下使光在随机方向上散射，而与入射在其上的光的入射方向无关。
第一波长移位器WLS1可以将入射光的峰值波长转换或移位为第一峰值波长。在一个示例中，第一波长移位器WLS1可以将由发光元件层EML提供(例如，由发光元件层EML发射)的蓝光转换为具有在约610nm至约650nm范围内的峰值波长的红光，并且可以发射红光。第一波长移位器WLS1可以包括量子点、量子棒或磷光体。量子点可以是响应于电子从导带到价带的跃迁而发射特定颜色的光的颗粒材料。
由发光元件层EML提供的蓝光中的一些可以不被第一波长移位器WLS1转换成红光，而是可以穿过第一波长转换器WLC1。未被第一波长移位器WLS1转换为红光而入射在第一滤色器CF1上的蓝光可以被第一滤色器CF1阻挡。通过第一波长转换器WLC1从蓝光获得的红光可以穿过第一滤色器CF1，然后可以发射到显示装置10的外部。因此，第一发射区域LA1可以发射红光。
第二波长转换器WLC2可以在第一盖层CAP1上设置在第二发射区域LA2中。第二波长转换器WLC2可以被第一光阻挡构件BK1围绕(例如，沿着外围被第一光阻挡构件BK1围绕)。第二波长转换器WLC2可以包括第二基体树脂BS2、第二散射体SCT2和第二波长移位器WLS2。
第二基体树脂BS2可以包括具有相对高的透光率的材料。第二基体树脂BS2可以包括透明有机材料(或可以由透明有机材料形成)。在一个示例中，第二基体树脂BS2可以包括与第一基体树脂BS1的材料相同的材料。
第二散射体SCT2可以具有与第二基体树脂BS2的折射率不同的折射率，并且可以与第二基体树脂BS2形成光学界面。在一个示例中，第二散射体SCT2可以包括被构造为使穿过第二波长转换器WLC2的光中的至少一些散射的光散射材料或光散射颗粒。在一个示例中，第二散射体SCT2可以包括与第一散射体SCT1的材料相同的材料。第二散射体SCT2可以在基本上不改变入射光的峰值波长的情况下使光在随机方向上散射，而与入射在其上的光的入射方向无关。
第二波长移位器WLS2可以将入射光的峰值波长转换或移位为不同于第一峰值波长的第二峰值波长。在一个示例中，第二波长移位器WLS2可以将由发光元件层EML提供(例如，发射)的蓝光转换为具有在约510nm至约550nm范围内的峰值波长的绿光，并且可以发射绿光。第二波长移位器WLS2可以包括量子点、量子棒或磷光体。第二波长移位器WLS2可以包括与第一波长移位器WLS1的材料相同的材料。第二波长移位器WLS2可以形成为具有与第一波长移位器WLS1的波长转换范围不同的波长转换范围的量子点、量子棒或磷光体。
光发射器LTU可以在第一盖层CAP1上设置在第三发射区域LA3中。光发射器LTU可以被第一光阻挡构件BK1围绕(例如，沿着外围被第一光阻挡构件BK1围绕)。光发射器LTU可以使入射光透射通过其，同时维持入射光的峰值波长。光发射器LTU可以包括第三基体树脂BS3和第三散射体SCT3。
第三基体树脂BS3可以包括具有相对高的透光率的材料。第三基体树脂BS3可以包括透明有机材料(或可以由透明有机材料形成)。在一个示例中，第三基体树脂BS3可以包括与第一基体树脂BS1或第二基体树脂BS2的材料相同的材料。
第三散射体SCT3可以具有与第三基体树脂BS3的折射率不同的折射率，并且可以与第三基体树脂BS3形成光学界面。在一个示例中，第三散射体SCT3可以包括被构造为使穿过光发射器LTU的光中的至少一些散射的光散射材料或光散射颗粒。在一个示例中，第三散射体SCT3可以包括与第一散射体SCT1或第二散射体SCT2的材料相同的材料。第三散射体SCT3可以在基本上不改变入射光的峰值波长的情况下使光在随机方向上散射，而与入射在其上的光的入射方向无关。
因为波长转换层WLCL直接设置在发光元件层EML的第二平坦化层OC2上，所以显示装置10可以不需要(或可以省略)用于第一波长转换器WLC1、第二波长转换器WLC2和光发射器LTU的单独的基底或基体构件。因此，第一波长转换器WLC1、第二波长转换器WLC2和光发射器LTU可以分别在第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中容易地对准，并且可以减小显示装置10的厚度。
第二盖层CAP2可以覆盖第一波长转换器WLC1、第二波长转换器WLC2、光发射器LTU和第一光阻挡构件BK1。在一个示例中，第二盖层CAP2可以密封第一波长转换器WLC1、第二波长转换器WLC2和光发射器LTU，从而可以防止或基本上防止第一波长转换器WLC1、第二波长转换器WLC2和光发射器LTU被损坏或污染。在一个示例中，第二盖层CAP2可以包括无机材料。
第三平坦化层OC3可以设置在第二盖层CAP2上，以使第一波长转换器WLC1、第二波长转换器WLC2和光发射器LTU的顶部平坦化。在一个示例中，第三平坦化层OC3可以包括有机材料。
滤色器层CFL可以包括第二光阻挡构件BK2、第一滤色器CF1、第二滤色器CF2、第三滤色器CF3和第三钝化层PAS3。
第二光阻挡构件BK2可以在第三平坦化层OC3上设置在光阻挡区域BA中。第二光阻挡构件BK2可以在厚度方向(例如，Z轴方向)上与第一光阻挡构件BK1和/或第二堤BNK2叠置。第二光阻挡构件BK2可以阻挡或基本上阻挡光的透射。第二光阻挡构件BK2可以通过防止或基本上防止从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的光混合在一起来改善显示装置10的颜色再现性。在一个示例中，在平面图中，第二光阻挡构件BK2可以以网格形式布置以围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3(或在第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的外围周围延伸)。
第一滤色器CF1可以在第三平坦化层OC3上设置在第一发射区域LA1中。第一滤色器CF1可以被第二光阻挡构件BK2围绕(例如，可以沿着其外围被第二光阻挡构件BK2围绕)。第一滤色器CF1可以在厚度方向(例如，Z轴方向)上与第一波长转换器WLC1叠置。第一滤色器CF1可以选择性地使第一颜色光(例如，红光)透射通过其，并且可以阻挡或吸收(或基本上阻挡或吸收)第二颜色光(例如，绿光)和第三颜色光(例如，蓝光)。在一个示例中，第一滤色器CF1可以是红色滤色器并且可以包括红色着色剂。
第二滤色器CF2可以在第三平坦化层OC3上设置在第二发射区域LA2中。第二滤色器CF2可以被第二光阻挡构件BK2围绕(例如，可以沿着其外围被第二光阻挡构件BK2围绕)。第二滤色器CF2可以在厚度方向(例如，Z轴方向)上与第二波长转换器WLC2叠置。第二滤色器CF2可以选择性地使第二颜色光(例如，绿光)透射通过其，并且可以阻挡或吸收(或基本上阻挡或吸收)第一颜色光(例如，红光)和第三颜色光(例如，蓝光)。在一个示例中，第二滤色器CF2可以是绿色滤色器并且可以包括绿色着色剂。
第三滤色器CF3可以在第三平坦化层OC3上设置在第三发射区域LA3中。第三滤色器CF3可以被第二光阻挡构件BK2围绕(例如，可以沿着其外围被第二光阻挡构件BK2围绕)。第三滤色器CF3可以在厚度方向(例如，Z轴方向)上与光发射器LTU叠置。第三滤色器CF3可以选择性地使第三颜色光(例如，蓝光)透射通过其，并且可以阻挡或吸收(或基本上阻挡或吸收)第一颜色光(例如，红光)和第二颜色光(例如，绿光)。在一个示例中，第三滤色器CF3可以是蓝色滤色器并且可以包括蓝色着色剂。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以通过吸收外部光中的一些来减少外部光的反射。因此，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以防止或基本上防止由外部光的反射而会引起的颜色失真。
因为第一滤色器CF1、第二滤色器CF2和第三滤色器CF3直接设置在波长转换层WLCL的第三平坦化层OC3上，所以显示装置10可以不需要(或可以省略)用于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3的单独的基底或基体构件。因此，可以减小显示装置10的厚度。
第三钝化层PAS3可以覆盖第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第三钝化层PAS3可以保护第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
封装层TFE可以设置在滤色器层CFL的第三钝化层PAS3上。封装层TFE可以覆盖显示层DPL的顶表面和第二基底SUB2的侧表面。在一个示例中，封装层TFE可以包括至少一种无机膜，并且可以防止或基本上防止氧气或湿气的渗透。封装层TFE还可以包括至少一个有机膜，并且可以保护显示装置诸如免受异物(例如，灰尘)的影响。
第一焊盘连接线PCL1可以设置在第一基底SUB1的边缘部分上。第一焊盘连接线PCL1的第一端部可以设置在封装层TFE的外部上，并且第一焊盘连接线PCL1的第二端部可以被第二基底SUB2覆盖。在一个示例中，第一焊盘连接线PCL1的第一端部可以设置在非显示区域NDA中，并且第一焊盘连接线PCL1的第二端部可以设置在显示区域DA中。第一焊盘连接线PCL1的第一端部可以经由连接膜ACF连接到第一柔性膜FPCB1，并且第一焊盘连接线PCL1的第二端部可以连接到延伸通过第一接触开口CNT1的栅极线GL。
连接膜ACF可以设置在第一焊盘连接线PCL1的第一端部上。连接膜ACF可以将第一柔性膜FPCB1附着到第一焊盘连接线PCL1。连接膜ACF的一个表面可以附着到第一柔性膜FPCB1，并且连接膜ACF的另一表面可以附着到第一焊盘连接线PCL1。连接膜ACF可以包括各向异性导电膜。当连接膜ACF包括各向异性导电膜时，连接膜ACF可以在第一焊盘连接线PCL1与第一柔性膜FPCB1的接触焊盘彼此接触的区域中具有导电性，并且可以将第一柔性膜FPCB1电连接到第一焊盘连接线PCL1。
第一柔性膜FPCB1可以附着在连接膜ACF上。第一柔性膜FPCB1的第一侧可以经由连接膜ACF连接到第一焊盘连接线PCL1，并且第一柔性膜FPCB1的第二侧可以连接到栅极电路板。第一柔性膜FPCB1可以将栅极信号从栅极驱动器GIC传输到第一焊盘连接线PCL1。
栅极驱动器GIC可以设置在第一柔性膜FPCB1上，并且可以经由第一柔性膜FPCB1和第一焊盘连接线PCL1连接到栅极线GL。在一个示例中，栅极驱动器GIC可以是IC。栅极驱动器GIC可以基于来自于时序控制器的栅极控制信号产生栅极信号，并且可以将栅极信号顺序地提供到在显示区域DA中的栅极线GL。
图3是图2的区域A1的放大剖视图。
参照图3，显示装置10的发光元件层EML可以设置在TFT层TFTL上，并且可以包括第一绝缘层IL1、第二绝缘层IL2和第三绝缘层IL3。
多个第一堤BNK1可以设置在第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每个中。第一堤BNK1中的每个可以与第一电极AE或第二电极CE对应。第一堤BNK1可以设置在第一平坦化层OC1上，并且第一堤BNK1中的每个的侧表面可以相对于第一平坦化层OC1倾斜。第一电极AE和第二电极CE可以设置在它们各自的第一堤BNK1上。第一堤BNK1可以包括聚酰亚胺(PI)，但是本公开不限于此。
第一电极AE和第二电极CE可以包括透明导电材料。在一个示例中，第一电极AE和第二电极CE可以包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种，但是本公开不限于此。
第一电极AE和第二电极CE可以包括具有高反射率的导电材料。在一个示例中，第一电极AE和第二电极CE可以包括具有高反射率的金属，诸如银(Ag)、铜(Cu)或铝(Al)。第一电极AE和第二电极CE可以使从LED“ED”入射在其上的光在显示装置10的向上方向上反射。
第一绝缘层IL1可以设置在第一平坦化层OC1、第一电极AE和第二电极CE上。第一绝缘层IL1可以覆盖第一电极AE和第二电极CE的部分。在一个示例中，第一绝缘层IL1可以具有使第一电极AE和第二电极CE的与第一堤BNK1的顶表面对应的部分暴露的开口。第一绝缘层IL1可以保护第一电极AE和第二电极CE，并且可以使第一电极AE和第二电极CE彼此绝缘。第一绝缘层IL1可以防止或基本上防止LED“ED”接触其他元件以及被其他元件损坏。
在一个示例中，第一绝缘层IL1可以包括无机绝缘材料，并且可以具有在第一电极AE与第二电极CE之间的凹陷部分(或凹陷部或凹陷区域)。第二绝缘层IL2可以填充第一绝缘层IL1的凹陷部分。因此，第二绝缘层IL2可以使第一绝缘层IL1的顶表面平坦化，并且LED“ED”可以设置在第一绝缘层IL1和第二绝缘层IL2上。
LED“ED”可以在第一绝缘层IL1和第二绝缘层IL2上设置在第一电极AE与第二电极CE之间。LED“ED”的第一端部可以连接到第一电极AE，并且LED“ED”的第二端部可以连接到第二电极CE。在一个示例中，LED“ED”可以经由第一接触电极CTE1连接到第一电极AE，并且可以经由第二接触电极CTE2连接到第二电极CE。
LED“ED”可以具有几微米或几纳米的尺寸，并且可以是包括无机材料的无机LED。无机LED可以根据在两个相对的电极之间形成(例如，在两个相对的电极之间的特定方向上形成)的电场而在两个相对的电极之间对准。
LED“ED”可以包括第一半导体层111、第二半导体层113、活性层115、电极层117和绝缘膜118。
第一半导体层111可以是n型半导体。在一个示例中，当LED“ED”发射蓝光时，第一半导体层111可以包括半导体材料，诸如AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，并且0≤x+y≤1)。第一半导体层111可以包括下面的半导体材料中的至少一种：掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN。第一半导体层111可以掺杂有n型掺杂剂，诸如硅(Si)、锗(Ge)或锡(Sn)。第一半导体层111可以是掺杂有作为n型掺杂剂的Si的n-GaN。
第二半导体层113可以设置在活性层115上。在一个示例中，当LED“ED”发射蓝光或绿光时，第二半导体层113可以包括半导体材料，诸如AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，并且0≤x+y≤1)。第二半导体层113可以包括下面的半导体材料中的至少一种：掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN。第二半导体层113可以掺杂有p型掺杂剂，诸如镁(Mg)、锌(Zn)、钙(Ca)、锶(Sr)或钡(Ba)。第二半导体层113可以是掺杂有作为p型掺杂剂的Mg的p-GaN。
活性层115可以设置在第一半导体层111与第二半导体层113之间。活性层115可以包括具有单量子阱结构或多量子阱结构的材料。当活性层115包括具有多量子阱结构的材料时，多个量子层和多个阱层可以交替地堆叠在活性层115中。当电子-空穴对响应于经由第一半导体层111和第二半导体层113施加的电信号而复合在一起时，活性层115可以发光。在一个示例中，当活性层115发射蓝光时，活性层115可以包括诸如AlGaN或AlGaInN的材料。当活性层115具有其中交替地堆叠有量子层和阱层的多量子阱结构时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。当活性层115包括AlGaInN作为其量子层并且包括AlInN作为其阱层时，活性层115可以发射蓝光。
电极层117可以是欧姆接触电极。在其他实施例中，电极层117可以是肖特基接触电极。LED“ED”可以包括至少一个电极层117。当LED“ED”电连接到第一接触电极CTE1或第二接触电极CTE2时，电极层117可以减小在LED“ED”与第一接触电极CTE1或第二接触电极CTE2之间的电阻。电极层117可以包括导电金属。
绝缘膜118可以围绕LED“ED”的多个半导体层和多个电极层(或在LED“ED”的多个半导体层和多个电极层的外围周围延伸)。绝缘膜118可以围绕活性层115的外表面，并且可以在LED“ED”沿其延伸的方向上延伸。绝缘膜118可以保护LED“ED”。在一个示例中，绝缘膜118可以围绕LED“ED”的侧表面，并且可以在LED“ED”的长度方向上使两端(例如，相对端)暴露。当绝缘膜118覆盖活性层115并保护LED“ED”的外表面时，可以减少或防止LED“ED”的发射效率的劣化。
第三绝缘层IL3可以设置在第一电极AE与第二电极CE之间的LED“ED”的一部分上。第三绝缘层IL3可以覆盖LED“ED”的外表面的一部分。第三绝缘层IL3可以保护LED“ED”。
第一接触电极CTE1可以覆盖第一电极AE和LED“ED”的一部分，并且可以将第一电极AE和LED“ED”电连接。第二接触电极CTE2可以覆盖第二电极CE和LED“ED”的另一部分，并且可以将第二电极CE和LED“ED”电连接。第一接触电极CTE1和第二接触电极CTE2可以包括导电材料。在一个示例中，第一接触电极CTE1和第二接触电极CTE2可以包括ITO、IZO、ITZO或Al，但是本公开不限于此。
图4是沿着图1的线II-II'截取的剖视图。图4中示出的显示装置与图2中示出的显示装置的不同之处在于数据线DL、第二焊盘连接线PCL2、第二柔性膜FPCB2和源极驱动器SIC，并且可以省略或简化以上参照图1至图3已经描述的元件或特征的描述。
参照图4，显示装置10可以包括第一基底SUB1、第二基底SUB2、显示层DPL、封装层TFE、第二焊盘连接线PCL2、连接膜ACF、第二柔性膜FPCB2和源极驱动器SIC。
第一基底SUB1可以是基体基底或基体构件。第一基底SUB1的第一端部可以在第二方向(例如，Y轴方向)上突出超过第二基底SUB2的第一端部。第一基底SUB1的突出的第一端部可以支撑第二柔性膜FPCB2。在一个示例中，第一基底SUB1可以包括玻璃材料或金属材料，但是本公开不限于此。在另一示例中，第一基底SUB1可以包括诸如聚酰亚胺(PI)的聚合物树脂，但是本公开不限于此。
第二基底SUB2可以设置在第一基底SUB1上。第二基底SUB2可以是基体基底或基体构件。第二基底SUB2可以覆盖第二焊盘连接线PCL2和第一基底SUB1的一部分。第二基底SUB2的侧表面可以被封装层TFE围绕(例如，被封装层TFE覆盖)。第二基底SUB2可以具有数据线DL穿过其的第二接触开口(例如，第二接触孔)CNT2。第二接触开口CNT2可以穿透层间绝缘膜ILD、栅极绝缘膜GI、缓冲层BF和第二基底SUB2。
第二基底SUB2可以包括与第一基底SUB1的材料不同的材料。在一个示例中，当第一基底SUB1包括玻璃材料或金属材料时，第二基底SUB2可以包括聚合物树脂，诸如聚酰亚胺(PI)。在另一示例中，当第一基底SUB1包括诸如聚酰亚胺(PI)的聚合物树脂时，第二基底SUB2可以包括玻璃材料或金属材料。
显示层DPL可以设置在第二基底SUB2上。显示层DPL可以包括TFT层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
TFT层TFTL可以包括缓冲层BF、TFT、栅极绝缘膜GI、数据线DL、层间绝缘膜ILD、第一连接电极CNE1、第二连接电极CNE2、第一钝化层PAS1和第一平坦化层OC1。
数据线DL可以设置在层间绝缘膜ILD上。数据线DL可以与TFT层TFTL的第一连接电极CNE1和第二连接电极CNE2形成在同一层上，并且可以包括相同的材料。数据线DL可以连接在源极驱动器SIC与第一连接电极CNE1之间。数据线DL可以在显示区域DA中在第二方向(例如，Y轴方向)上延伸。数据线DL的一个端部可以穿过第二接触开口CNT2并且可以接触第二焊盘连接线PCL2。数据线DL可以经由第二焊盘连接线PCL2连接到第二柔性膜FPCB2和源极驱动器SIC。数据线DL可以从源极驱动器SIC接收数据电压并且可以将数据电压提供到TFT的源电极SE。
第二焊盘连接线PCL2可以设置在第一基底SUB1的边缘部分上。第二焊盘连接线PCL2的第一端部可以设置在封装层TFE的外部上，并且第二焊盘连接线PCL2的第二端部可以被第二基底SUB2覆盖。在一个示例中，第二焊盘连接线PCL2的第一端部可以设置在非显示区域NDA中，并且第二焊盘连接线PCL2的第二端部可以设置在显示区域DA中。第二焊盘连接线PCL2的第一端部可以经由连接膜ACF连接到第二柔性膜FPCB2，并且第二焊盘连接线PCL2的第二端部可以连接到穿过第二接触开口CNT2的数据线DL。
连接膜ACF可以设置在第二焊盘连接线PCL2的第一端部上。连接膜ACF可以将第二柔性膜FPCB2附着到第二焊盘连接线PCL2。连接膜ACF的一个表面可以附着到第二柔性膜FPCB2，并且连接膜ACF的另一表面可以附着到第二焊盘连接线PCL2。连接膜ACF可以包括各向异性导电膜。当连接膜ACF包括各向异性导电膜时，连接膜ACF可以在第二焊盘连接线PCL2和第二柔性膜FPCB2的接触焊盘彼此接触的区域中具有导电性，并且可以将第二柔性膜FPCB2电连接到第二焊盘连接线PCL2。
第二柔性膜FPCB2可以附着到连接膜ACF。第二柔性膜FPCB2的第一侧可以经由连接膜ACF连接到第二焊盘连接线PCL2，并且第二柔性膜FPCB2的第二侧可以连接到源极电路板。第二柔性膜FPCB2可以将数据电压从源极驱动器SIC传输到第二焊盘连接线PCL2。
源极驱动器SIC可以设置在第二柔性膜FPCB2上，并且可以经由第二柔性膜FPCB2和第二焊盘连接线PCL2连接到数据线DL。在一个示例中，源极驱动器SIC可以是IC。源极驱动器SIC可以基于来自于时序控制器的源极控制信号将数字视频数据转换为模拟数据电压，并且可以经由第二柔性膜FPCB2将模拟数据电压提供到显示区域DA中的数据线DL。
图5是沿着图1的线III-III'截取的剖视图。可以省略或简化以上参照图1至图4已经描述的元件或特征的描述。
参照图5，拼接显示装置TD可以包括多个显示装置10(例如，第一显示装置10-1和第二显示装置10-2)以及接合构件20。图1示出了拼接显示装置TD包括第一显示装置10-1至第四显示装置10-4，但是拼接显示装置TD中包括的显示装置10的数量不受特别地限制。拼接显示装置TD中包括的显示装置10的数量可以通过显示装置10的尺寸和拼接显示装置TD的尺寸来确定。
拼接显示装置TD可以具有第一显示装置10-1的显示区域DA和第二显示装置10-2的显示区域DA以及在第一显示装置10-1的显示区域DA与第二显示装置10-2的显示区域DA之间的接合区域SM。
第一显示装置10-1和第二显示装置10-2中的每个可以包括第一基底SUB1、第二基底SUB2、连接线和栅极线GL。
第一显示装置10-1的第一基底SUB1的面对第二显示装置10-2的第一基底SUB1的第二端部可以在第一方向(例如，X轴方向)的相反方向上从第一显示装置10-1的第二基底SUB2的第二端部凹陷。第二显示装置10-2的第一基底SUB1的第一端部可以在第一方向(例如，X轴方向)的相反方向上从第二显示装置10-2的第二基底SUB2的第一端部突出。因此，当第一显示装置10-1和第二显示装置10-2彼此结合时，第二显示装置10-2的第一基底SUB1的第一端部可以插入第一显示装置10-1的第一基底SUB1的凹陷的第二端部中。第二显示装置10-2的第一基底SUB1的边缘部分可以在厚度方向(例如，Z轴方向)上与第一显示装置10-1的第二基底SUB2叠置。
第一显示装置10-1的第二基底SUB2的由第一显示装置10-1的第一基底SUB1支撑的第一端部可以比第一显示装置10-1的第二基底SUB2的在厚度方向上与第二显示装置10-2的第一基底SUB1叠置的第二端部厚。连接膜ACF和第一连接线TCL1的一个端部可以设置在第一显示装置10-1的第二基底SUB2的第二端部与第二显示装置10-2的第一基底SUB1的第一端部之间。在一个示例中，随着连接膜ACF和第一连接线TCL1的厚度增大，第一显示装置10-1的第二基底SUB2的第二端部的厚度可以减小。因此，第一显示装置10-1和第二显示装置10-2的第一基底SUB1可以放置在同一高度处。
第一显示装置10-1的栅极线GL可以设置在栅极绝缘膜GI上。第一显示装置10-1的栅极线GL的第二端部可以在第一显示装置10-1中的第三接触开口(例如，第三接触孔)CNT3中延伸。第一显示装置10-1中的第三接触开口CNT3可以在平面图中设置在第一显示装置10-1的右边缘部分中，并且可以穿透第一显示装置10-1的栅极绝缘膜GI、缓冲层BF和第二基底SUB2。第一显示装置10-1的栅极线GL可以在第一显示装置10-1中的第三接触开口CNT3中，以经由连接膜ACF连接到第一连接线TCL1。
拼接显示装置TD还可以包括连接膜ACF。连接膜ACF可以设置在第一显示装置10-1的在第一显示装置10-1中的第三接触开口CNT3中的栅极线GL与第一连接线TCL1之间，并且可以将第一显示装置10-1的栅极线GL与第一连接线TCL1电连接。
连接线可以设置在第一显示装置10-1和第二显示装置10-2的第一基底SUB1的边缘部分上。图1和图2示出了第一显示装置10-1的连接线可以包括设置在第一显示装置10-1的第一基底SUB1的左边缘部分上的第一焊盘连接线PCL1。图1和图5示出了第二显示装置10-2的连接线可以包括设置在第二显示装置10-2的第一基底SUB1的左边缘部分上的第一连接线TCL1。
第一连接线TCL1可以设置在第二显示装置10-2的第一基底SUB1的边缘部分上。第一连接线TCL1的第一端部可以在厚度方向(例如，Z轴方向)上与第一显示装置10-1的第二基底SUB2叠置，并且第一连接线TCL1的第二端部可以被第二显示装置10-2的第二基底SUB2覆盖。在一个示例中，第一连接线TCL1的第二端部可以设置在第二显示装置10-2的显示区域DA中，并且第一连接线TCL1的第一端部可以延伸到第一显示装置10-1的显示区域DA中。第一连接线TCL1的第一端部可以经由连接膜ACF连接到第一显示装置10-1的栅极线GL，并且第一连接线TCL1的第二端部可以连接到第二显示装置10-2的栅极线GL。
因此，第一连接线TCL1可以将第一显示装置10-1的栅极线GL和第二显示装置10-2的栅极线GL彼此连接。设置在第一显示装置10-1的左侧上的栅极驱动器GIC可以向第一显示装置10-1的栅极线GL提供栅极信号。第一显示装置10-1的栅极线GL可以从第一显示装置10-1的显示区域DA的左侧延伸到第一显示装置10-1的显示区域DA的右侧，并且可以延伸到第一显示装置10-1中的第三接触开口CNT3中。来自于第一显示装置10-1的栅极线GL的栅极信号可以经由第一连接线TCL1被提供到第二显示装置10-2的栅极线GL。
拼接显示装置TD的显示装置10中的一些可以包括栅极驱动器GIC，并且拼接显示装置TD的其他显示装置10可以不包括栅极驱动器GIC。在一个示例中，包括栅极驱动器GIC的第一显示装置10-1可以经由第一连接线TCL1向不包括任何栅极驱动器GIC的第二显示装置10-2提供栅极信号。因此，第一显示装置10-1与第二显示装置10-2之间的接合区域SM可以不包括任何栅极驱动器GIC，并且第一显示装置10-1与第二显示装置10-2之间的距离可以如此小使得接合区域SM对用户几乎不可见。
因为第一连接线TCL1的第一端部延伸到第一显示装置10-1的显示区域DA中，因此放置在第一显示装置10-1的第二基底SUB2下方，所以可以减小或最小化第一显示装置10-1与第二显示装置10-2之间的距离。因此，因为设置了将第一显示装置10-1的栅极线GL和第二显示装置10-2的栅极线GL彼此连接的第一连接线TCL1，所以不需要(或可以不)在接合区域SM中设置第一柔性膜FPCB1和栅极驱动器GIC。
拼接显示装置TD可以不包括在拼接显示装置TD的显示装置10之间的接合区域SM中的任何第一柔性膜FPCB1和任何栅极驱动器GIC，因此，拼接显示装置TD的显示装置10之间的距离可以如此小使得拼接显示装置TD的显示装置10之间的接合区域SM对用户几乎不可见。拼接显示装置TD的显示装置10的显示区域DA对于外部光的反射率可以与拼接显示装置TD的显示装置10之间的接合区域SM对于外部光的反射率基本上相同。因此，拼接显示装置TD的显示装置10之间的接合区域SM可以对用户不可见或不容易可见。因此，可以减少或消除拼接显示装置TD的显示装置10之间的不连续感，从而可以改善图像的沉浸的程度。
再次参照图5，拼接显示装置TD可以通过使用设置在第一显示装置10-1与第二显示装置10-2之间的接合构件20来将第一显示装置10-1和第二显示装置10-2的侧表面接合。接合构件20可以将第一显示装置10-1的侧表面和第二显示装置10-2的侧表面连接(或在第一显示装置10-1的侧表面与第二显示装置10-2的侧表面之间延伸)，第一显示装置10-1和第二显示装置10-2与第三显示装置10-3和第四显示装置10-4一起以网格图案布置，并且可以实现(或提供)拼接显示装置TD。接合构件20可以将第一显示装置10-1的第二基底SUB2的侧表面和第二显示装置10-2的第二基底SUB2的侧表面组合在一起，并且可以将第一显示装置10-1的封装层TFE的侧表面和第二显示装置10-2的封装层TFE的侧表面组合在一起。接合构件20可以保护连接膜ACF和第一连接线TCL1，并且可以使第一连接线TCL1与另一条第一连接线TCL1绝缘。
在一个示例中，接合构件20可以形成为相对薄的粘合剂或双面胶带，因此可以减小或最小化第一显示装置10-1与第二显示装置10-2之间的距离。在另一示例中，接合构件20可以形成为相对薄的接合框架，因此可以减小或最小化第一显示装置10-1与第二显示装置10-2之间的距离。因此，拼接显示装置TD的在第一显示装置10-1与第二显示装置10-2之间的接合区域SM可以对用户不可见或不容易可见。
覆盖构件30可以设置在第一显示装置10-1的顶表面和第二显示装置10-2的顶表面以及接合构件20的顶表面上，以覆盖第一显示装置10-1和第二显示装置10-2以及接合构件20。在一个示例中，覆盖构件30可以设置在第一显示装置10-1的封装层TFE的顶表面和第二显示装置10-2的封装层TFE的顶表面上。覆盖构件30可以保护拼接显示装置TD的顶表面。
图6是沿着图1的线IV-IV'截取的剖视图。可以省略或简化以上参照图1至图5已经描述的元件或特征的描述。
参照图6，拼接显示装置TD可以具有第一显示装置10-1的显示区域DA和第三显示装置10-3的显示区域DA以及在第一显示装置10-1的显示区域DA与第三显示装置10-3的显示区域DA之间的接合区域SM。
第一显示装置10-1和第三显示装置10-3中的每个可以包括第一基底SUB1、第二基底SUB2、连接线和数据线DL。
第一显示装置10-1的第一基底SUB1的面对第三显示装置10-3的第一基底SUB1的第二端部可以在第二方向(例如，Y轴方向)上从第一显示装置10-1的第二基底SUB2的第二端部凹陷。第三显示装置10-3的第一基底SUB1的第一端部可以在第二方向(例如，Y轴方向)上从第三显示装置10-3的第二基底SUB2的第一端部突出(例如，可以延伸超过第三显示装置10-3的第二基底SUB2的第一端部)。因此，当第一显示装置10-1和第三显示装置10-3结合时，第三显示装置10-3的第一基底SUB1的第一端部可以插入第一显示装置10-1的第一基底SUB1的凹陷的第二端部中。第三显示装置10-3的第一基底SUB1的边缘部分可以在厚度方向(例如，Z轴方向)上与第一显示装置10-1的第二基底SUB2叠置。
第一显示装置10-1的第二基底SUB2的由第一显示装置10-1的第一基底SUB1支撑的第一端部可以比第一显示装置10-1的第二基底SUB2的在厚度方向上与第三显示装置10-3的第一基底SUB1叠置的第二端部厚。连接膜ACF和第二连接线TCL2的一个端部可以设置在第一显示装置10-1的第二基底SUB2的第二端部与第三显示装置10-3的第一基底SUB1的第一端部之间。在一个示例中，随着连接膜ACF和第二连接线TCL2的厚度增大，第一显示装置10-1的第二基底SUB2的第二端部的厚度可以减小。因此，第一显示装置10-1的第一基底SUB1和第三显示装置10-3的第一基底SUB1可以放置在同一高度处。
第一显示装置10-1的数据线DL可以设置在层间绝缘膜ILD上。第一显示装置10-1的数据线DL的第二端部可以在第一显示装置10-1中的第四接触开口(例如，第四接触孔)CNT4中。第一显示装置10-1中的第四接触开口CNT4可以在平面图中设置在第一显示装置10-1的下边缘部分中，并且可以穿透第一显示装置10-1的层间绝缘膜ILD、栅极绝缘膜GI、缓冲层BF和第二基底SUB2。第一显示装置10-1的数据线DL可以延伸到第一显示装置10-1中的第四接触开口CNT4中，以经由连接膜ACF连接到第二连接线TCL2。
拼接显示装置TD还可以包括连接膜ACF。连接膜ACF可以设置在第一显示装置10-1的延伸到第一显示装置10-1中的第四接触开口CNT4中的数据线DL与第二连接线TCL2之间，并且可以将第一显示装置10-1的数据线DL和第二连接线TCL2彼此电连接。
连接线可以设置在第一显示装置10-1和第三显示装置10-3的第一基底SUB1的边缘部分上。图1和图4示出了第一显示装置10-1的连接线可以包括设置在第一显示装置10-1的第一基底SUB1的上边缘部分上的第二焊盘连接线PCL2。图1和图6示出了第三显示装置10-3的连接线可以包括设置在第三显示装置10-3的第一基底SUB1的上边缘部分上的第二连接线TCL2。
第二连接线TCL2可以设置在第三显示装置10-3的第一基底SUB1的边缘部分上。第二连接线TCL2的第一端部可以在厚度方向(例如，Z轴方向)上与第一显示装置10-1的第二基底SUB2叠置，并且第二连接线TCL2的第二端部可以被第三显示装置10-3的第二基底SUB2覆盖。在一个示例中，第二连接线TCL2的第二端部可以设置在第三显示装置10-3的显示区域DA中，并且第二连接线TCL2的第一端部可以延伸到第一显示装置10-1的显示区域DA中。第二连接线TCL2的第一端部可以经由连接膜ACF连接到第一显示装置10-1的数据线DL，并且第二连接线TCL2的第二端部可以连接到第三显示装置10-3的数据线DL。
因此，第二连接线TCL2可以将第一显示装置10-1的数据线DL和第三显示装置10-3的数据线DL彼此连接。设置在第一显示装置10-1的上侧上的源极驱动器SIC可以向第一显示装置10-1的数据线DL提供数据电压。第一显示装置10-1的数据线DL可以从第一显示装置10-1的显示区域DA的上侧延伸到第一显示装置10-1的显示区域DA的下侧，并且可以延伸到第一显示装置10-1中的第四接触开口CNT4中。来自于第一显示装置10-1的数据线DL的数据电压可以经由连接膜ACF和第二连接线TCL2被提供到第三显示装置10-3的数据线DL。
拼接显示装置TD的显示装置10中的一些可以包括源极驱动器SIC，并且拼接显示装置TD的其他显示装置10可以不包括源极驱动器SIC。在一个示例中，包括源极驱动器SIC的第一显示装置10-1可以经由第二连接线TCL2将数据电压提供到不包括任何源极驱动器SIC的第三显示装置10-3。因此，第一显示装置10-1与第三显示装置10-3之间的接合区域SM可以不包括任何源极驱动器SIC，并且第一显示装置10-1与第三显示装置10-3之间的距离可以如此小使得接合区域SM可以对用户几乎不可见。
因为第二连接线TCL2的第一端部延伸到第一显示装置10-1的显示区域DA中并且放置在第一显示装置10-1的第二基底SUB2下方，所以可以减小或最小化第一显示装置10-1与第三显示装置10-3之间的距离。因此，因为设置了将第一显示装置10-1的数据线DL和第三显示装置10-3的数据线DL彼此连接的第二连接线TCL2，所以不需要(或可以不)在第一显示装置10-1与第三显示装置10-3之间的接合区域SM中设置第二柔性膜FPCB2和源极驱动器SIC。
拼接显示装置TD可以不包括在拼接显示装置TD的显示装置10之间的接合区域SM中的任何第二柔性膜FPCB2和任何源极驱动器SIC，并且拼接显示装置TD的显示装置10之间的距离可以如此小使得拼接显示装置TD的显示装置10之间的接合区域SM可以对用户几乎不可见。拼接显示装置TD的显示装置10的显示区域DA对于外部光的反射率可以与拼接显示装置TD的显示装置10之间的接合区域SM对于外部光的反射率基本上相同。因此，拼接显示装置TD的显示装置10之间的接合区域SM可以对用户不可见或不容易可见。因此，可以减少或消除拼接显示装置TD的显示装置10之间的不连续感，从而可以改善图像的沉浸的程度。
图7至图14是示出制造图6中示出的拼接显示装置的步骤的剖视图。图7至图14示出了制造第一显示装置10-1的步骤，并且可以以与第一显示装置10-1相同或基本上相同的方式制造第二显示装置10-2至第四显示装置10-4。
参照图7，第一基底SUB1可以是基体基底或基体构件。在一个示例中，第一基底SUB1可以包括玻璃材料或金属材料，但是本公开不限于此。
可以在第一基底SUB1的边缘部分上设置第二焊盘连接线PCL2。在一个示例中，图2中示出的第一焊盘连接线PCL1、图5中示出的第一连接线TCL1以及图6中示出的第二连接线TCL2可以由与第二焊盘连接线PCL2的材料相同的材料形成并且通过与第二焊盘连接线PCL2的工艺相同的工艺形成。
参照图8，可以在第一基底SUB1上设置第二基底SUB2。第二基底SUB2可以是基体基底或基体构件。第二基底SUB2可以覆盖第二焊盘连接线PCL2和第一基底SUB1的一部分。第二基底SUB2的尺寸可以小于第一基底SUB1的尺寸。因此，第一基底SUB1的第一端部可以在第二方向(例如，Y轴方向)上从第二基底SUB2的第一端部突出。第二连接线TCL2的第一端部可以不被第二基底SUB2覆盖(例如，可以由第二基底SUB2暴露)，并且第二连接线TCL2的第二端部可以被第二基底SUB2覆盖。
可以在第二基底SUB2上顺序地堆叠缓冲层BF、栅极绝缘膜GI和层间绝缘膜ILD。
可以在第二基底SUB2的一侧上形成第二接触开口CNT2。第二接触开口CNT2可以穿透层间绝缘膜ILD、栅极绝缘膜GI、缓冲层BF和第二基底SUB2。第二焊盘连接线PCL2的第二端部的顶表面可以由(或通过)第二接触开口CNT2暴露。
可以在第二基底SUB2的另一侧上形成第四接触开口CNT4。第四接触开口CNT4可以穿透层间绝缘膜ILD、栅极绝缘膜GI、缓冲层BF和第二基底SUB2的一部分。在一个示例中，第四接触开口CNT4的深度可以小于第二接触开口CNT2的深度。
参照图9，可以在层间绝缘膜ILD上设置数据线DL。数据线DL的一个端部可以延伸到第二接触开口CNT2中以接触第二焊盘连接线PCL2，并且数据线DL的另一端部可以延伸到第四接触开口CNT4中。
第一钝化层PAS1可以覆盖数据线DL和层间绝缘膜ILD。可以在第一钝化层PAS1上顺序地堆叠第一平坦化层OC1、发光元件层EML、波长转换层WLCL和滤色器层CFL。
封装层TFE可以覆盖显示层DPL的顶表面和侧表面以及第二基底SUB2的侧表面。
参照图10，可以将第一基底SUB1的第二端部从第二基底SUB2的第二端部剥离。在一个示例中，可以将激光施加到第一基底SUB1的第二端部与第二基底SUB2的第二端部之间的边界，但是本公开不限于此。结果，第一基底SUB1的第二端部的顶表面可以从第二基底SUB2的第二端部的底表面剥离。
参照图11，因为将第一基底SUB1的第二端部从第二基底SUB2剥离，所以可以在第一基底SUB1的第二端部的顶表面与第二基底SUB2的第二端部的底表面之间形成间隙Gap。可以将第一基底SUB1的形成间隙Gap的第二端部与第一基底SUB1的其余部分分离或从第一基底SUB1的其余部分去除。在一个示例中，第一基底SUB1的第二端部可以经由激光划线、机械划线和研磨而与第一基底SUB1的其余部分分离，但是本公开不限于此。
参照图12，因为去除了第一基底SUB1的第二端部，所以可以使第一基底SUB1在第二方向(例如，Y轴方向)上从第二基底SUB2的第二端部凹陷，使得暴露第二基底SUB2的第二端部的底表面。
可以蚀刻第二基底SUB2的第二端部的暴露的底表面。在一个示例中，可以通过被暴露至蚀刻气体来对第一显示装置10-1的整个底表面进行干蚀刻。这里，蚀刻气体可以包括可以蚀刻第二基底SUB2但不可以蚀刻第一基底SUB1的材料。因此，第一基底SUB1可以在第一显示装置10-1的干蚀刻期间用作掩模。
参照图13，因为蚀刻了第二基底SUB2的第二端部的底表面，所以可以使第四接触开口CNT4中的数据线DL暴露。
第二基底SUB2的由第一基底SUB1支撑(例如，与第一基底SUB1叠置)的第一端部的厚度可以大于第二基底SUB2的不由第一基底SUB1支撑(例如，由第一基底SUB1暴露)的第二端部的厚度。
参照图14，可以将第一显示装置10-1和第三显示装置10-3结合在一起。
第一基底SUB1的面对第三显示装置10-3的第一基底SUB1的第二端部可以在第二方向(例如，Y轴方向)上从第一显示装置10-1的第二基底SUB2的第二端部凹陷。第三显示装置10-3的第一基底SUB1的第一端部可以在第二方向(例如，Y轴方向)上从第三显示装置10-3的第二基底SUB2的第一端部突出。因此，当第一显示装置10-1和第三显示装置10-3彼此结合时，可以将第三显示装置10-3的第一基底SUB1的第一端部插入第一显示装置10-1的第一基底SUB1的凹陷的第二端部中。第三显示装置10-3的第一基底SUB1的边缘部分可以在厚度方向(例如，Z轴方向)上与第一显示装置10-1的第二基底SUB2叠置。
拼接显示装置TD还可以包括连接膜ACF。可以在第一显示装置10-1的延伸到第一显示装置10-1中的第四接触开口CNT4中的数据线DL与第二连接线TCL2之间设置连接膜ACF，以将第一显示装置10-1的数据线DL和第二连接线TCL2电连接。
可以在第三显示装置10-3的第一基底SUB1的边缘部分上设置第二连接线TCL2。第二连接线TCL2的第一端部可以在厚度方向(例如，Z轴方向)上与第一显示装置10-1的第二基底SUB2叠置，并且第二连接线TCL2的第二端部可以被第三显示装置10-3的第二基底SUB2覆盖。在一个示例中，第二连接线TCL2的第二端部可以设置在第三显示装置10-3的显示区域DA中，并且第二连接线TCL2的第一端部可以延伸到第一显示装置10-1的显示区域DA中。第二连接线TCL2的第一端部可以经由连接膜ACF连接到第一显示装置10-1的数据线DL，并且第二连接线TCL2的第二端部可以连接到第三显示装置10-3的数据线DL。
因此，第二连接线TCL2可以将第一显示装置10-1的数据线DL和第三显示装置10-3的数据线DL彼此连接。设置在第一显示装置10-1的上侧上的源极驱动器SIC可以向第一显示装置10-1的数据线DL提供数据电压。第一显示装置10-1的数据线DL可以从第一显示装置10-1的显示区域DA的上侧延伸到第一显示装置10-1的显示区域DA的下侧，并且可以延伸到第一显示装置10-1中的第四接触开口CNT4中。可以将来自于第一显示装置10-1的数据线DL的数据电压经由连接膜ACF和第二连接线TCL2提供到第三显示装置10-3的数据线DL。
拼接显示装置TD的显示装置10中的一些可以包括源极驱动器SIC，并且拼接显示装置TD的其他显示装置10可以不包括源极驱动器SIC。在一个示例中，包括源极驱动器SIC的第一显示装置10-1可以经由第二连接线TCL2将数据电压提供到不包括任何源极驱动器SIC的第三显示装置10-3。因此，第一显示装置10-1与第三显示装置10-3之间的接合区域SM可以不包括任何源极驱动器SIC，并且第一显示装置10-1与第三显示装置10-3之间的距离可以如此小使得接合区域SM可以变得对用户几乎不可见。
因为第二连接线TCL2的第一端部延伸到第一显示装置10-1的显示区域DA中并且放置在第一显示装置10-1的第二基底SUB2下方，所以可以减小或最小化第一显示装置10-1与第三显示装置10-3之间的距离。因此，因为设置了将第一显示装置10-1的数据线DL和第三显示装置10-3的数据线DL彼此连接的第二连接线TCL2，所以可以在第一显示装置10-1与第三显示装置10-3之间的接合区域SM中不设置第二柔性膜FPCB2和源极驱动器SIC。
拼接显示装置TD可以不包括在拼接显示装置TD的显示装置10之间的接合区域SM中的任何第二柔性膜FPCB2或任何源极驱动器SIC，并且拼接显示装置TD的显示装置10之间的距离可以如此小使得拼接显示装置TD的显示装置10之间的接合区域SM对用户几乎不可见。拼接显示装置TD的显示装置10的显示区域DA对于外部光的反射率可以与拼接显示装置TD的显示装置10之间的接合区域SM对于外部光的反射率基本上相同。因此，拼接显示装置TD的显示装置10之间的接合区域SM可以对用户不可见或不容易可见。因此，可以减少或消除拼接显示装置TD的显示装置10之间的不连续感，从而可以改善图像的沉浸的程度。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一基底；
第二基底，位于所述第一基底上并且使所述第一基底的第一边缘部分暴露，所述第二基底突出超过所述第一基底的第二边缘部分；
连接线，位于所述第一基底的所述第一边缘部分上，所述连接线具有突出超过所述第二基底的第一侧的第一端部和被所述第二基底覆盖的第二端部；以及
薄膜晶体管层，位于所述第二基底上并且连接到所述连接线，所述薄膜晶体管层包括从所述第二基底的所述第一侧延伸到所述第二基底的第二侧的信号线，
其中，所述信号线延伸到所述薄膜晶体管层中的接触开口中，并且在所述第二基底的在所述第二基底的所述第二侧上的下部处被暴露。
2.根据权利要求1所述的显示装置，其中，所述信号线包括被配置为向所述薄膜晶体管层提供栅极信号的栅极线，
其中，所述栅极线的第一端部位于所述接触开口之中的第一接触开口中，所述第一接触开口在所述第二基底的所述第一侧上穿透所述薄膜晶体管层和所述第二基底以连接到所述连接线，并且
其中，所述栅极线的第二端部位于所述接触开口之中的第二接触开口中，所述第二接触开口在所述第二基底的所述第二侧上穿透所述薄膜晶体管层和所述第二基底，以在所述第二基底的在所述第二基底的所述第二侧上的所述下部处被暴露。
3.根据权利要求1所述的显示装置，其中，所述信号线包括被配置为向所述薄膜晶体管层提供数据电压的数据线，
其中，所述数据线的第一端部位于所述接触开口之中的第三接触开口中，所述第三接触开口在所述第二基底的所述第一侧上穿透所述薄膜晶体管层和所述第二基底，以连接到所述连接线，并且
其中，所述数据线的第二端部位于所述接触开口之中的第四接触开口中，所述第四接触开口在所述第二基底的所述第二侧上穿透所述薄膜晶体管层和所述第二基底，以在所述第二基底的在所述第二基底的所述第二侧上的所述下部处被暴露。
4.根据权利要求1所述的显示装置，所述显示装置还包括：
连接膜，位于所述连接线的端部上；以及
柔性膜，位于所述连接膜上。
5.一种拼接显示装置，所述拼接显示装置包括：
第一显示装置，具有第一显示区域并且包括位于所述第一显示区域中的像素；
第二显示装置，具有与所述第一显示区域相邻的第二显示区域，所述第二显示区域包括位于所述第二显示区域中的像素；以及
接合区域，位于所述第一显示区域与所述第二显示区域之间，
其中，所述第一显示装置和所述第二显示装置中的每个包括：第一基底；连接线，位于所述第一基底的边缘部分上；第二基底，位于所述连接线和所述第一基底上；以及薄膜晶体管层，位于所述第二基底上，并且
其中，所述第二显示装置的所述第一基底的所述边缘部分和所述第二显示装置的所述连接线的第一端部在厚度方向上与所述第一显示装置的所述第二基底叠置。
6.根据权利要求5所述的拼接显示装置，其中，所述第一显示装置和所述第二显示装置中的每个的所述薄膜晶体管层包括被配置为向所述像素提供栅极信号的栅极线，
其中，所述第一显示装置的所述栅极线位于第一接触开口中，所述第一接触开口穿透所述第一显示装置的所述薄膜晶体管层和所述第二基底，并且
其中，所述第二显示装置的所述连接线包括电连接到所述第一显示装置的所述栅极线的第一连接线。
7.根据权利要求6所述的拼接显示装置，其中，所述第一显示装置中的所述第一接触开口在所述厚度方向上与所述第二显示装置的所述第一连接线的第一端部叠置。
8.根据权利要求6所述的拼接显示装置，所述拼接显示装置还包括：连接膜，位于所述第一显示装置的所述栅极线与所述第二显示装置的所述第一连接线之间以将所述第一显示装置的所述栅极线和所述第二显示装置的所述第一连接线电连接。
9.根据权利要求6所述的拼接显示装置，其中，所述第二显示装置的所述栅极线位于第一接触开口中，所述第一接触开口穿透所述第二显示装置的所述薄膜晶体管层和所述第二基底，以连接到所述第二显示装置的所述第一连接线的第二端部。
10.根据权利要求5所述的拼接显示装置，其中，所述第一显示装置和所述第二显示装置中的每个的所述薄膜晶体管层包括被配置为向所述像素提供数据电压的数据线，
其中，所述第一显示装置的所述数据线位于第二接触开口中，所述第二接触开口穿透所述第一显示装置的所述薄膜晶体管层和所述第二基底，并且
其中，所述第二显示装置的所述连接线包括电连接到所述第一显示装置的所述数据线的第二连接线。
11.根据权利要求10所述的拼接显示装置，其中，所述第一显示装置中的所述第二接触开口在所述厚度方向上与所述第二显示装置的所述第二连接线的第一端部叠置。
12.根据权利要求10所述的拼接显示装置，所述拼接显示装置还包括：连接膜，位于所述第一显示装置的所述数据线与所述第二显示装置的所述第二连接线之间以将所述第一显示装置的所述数据线和所述第二显示装置的所述第二连接线电连接。
13.根据权利要求10所述的拼接显示装置，其中，所述第二显示装置的所述数据线位于第二接触开口中，所述第二接触开口穿透所述第二显示装置的所述薄膜晶体管层和所述第二基底，以连接到所述第二显示装置的所述第二连接线的第二端部。
14.根据权利要求5所述的拼接显示装置，其中，所述第一显示装置的所述第一基底的第一端部在第一方向上突出超过所述第一显示装置的所述第二基底的第一端部，并且
其中，所述第一显示装置的所述第一基底的第二端部在所述第一方向上从所述第一显示装置的所述第二基底的第二端部凹陷。
15.根据权利要求14所述的拼接显示装置，其中，所述第一显示装置的所述连接线包括在所述第一显示装置的所述第一基底的所述第一端部上的第一焊盘连接线，并且
其中，所述第一显示装置还包括：第一柔性膜，位于所述第一焊盘连接线上；以及栅极驱动器，位于所述第一柔性膜上并且被配置为向所述第一焊盘连接线提供栅极信号。
16.根据权利要求15所述的拼接显示装置，其中，所述第一显示装置的所述薄膜晶体管层包括被配置为向所述像素提供栅极信号的栅极线，
其中，所述第一显示装置的所述栅极线位于第三接触开口中，所述第三接触开口穿透所述第一显示装置的所述薄膜晶体管层和所述第二基底，
其中，所述第一焊盘连接线的第一端部连接到所述第一柔性膜，并且
其中，所述第一焊盘连接线的第二端部连接到所述栅极线。
17.根据权利要求14所述的拼接显示装置，其中，所述第一显示装置的所述连接线包括设置在所述第一显示装置的所述第一基底的所述第一端部上的第二焊盘连接线，并且
其中，所述第一显示装置还包括：第二柔性膜，位于所述第二焊盘连接线上；以及源极驱动器，位于所述第二柔性膜上并且被配置为向所述第二焊盘连接线提供数据电压。
18.根据权利要求17所述的拼接显示装置，其中，所述第一显示装置的所述薄膜晶体管层包括被配置为向所述像素提供数据电压的数据线，
其中，所述第一显示装置的所述数据线位于第四接触开口中，所述第四接触开口穿透所述第一显示装置的所述薄膜晶体管层和所述第二基底，
其中，所述第二焊盘连接线的第一端部连接到所述第二柔性膜，并且
其中，所述第二焊盘连接线的第二端部连接到所述数据线。
19.根据权利要求5所述的拼接显示装置，其中，所述第一显示装置的所述第二基底的由所述第一显示装置的所述第一基底支撑的第一端部的厚度大于所述第一显示装置的所述第二基底的在所述厚度方向上与所述第二显示装置的所述第一基底叠置的第二端部的厚度。
20.一种制造显示装置的方法，所述方法包括：
在第一基底的第一边缘部分上布置连接线；
在所述第一基底上布置第二基底，以使所述连接线的第一端部暴露；
在所述第二基底上堆叠薄膜晶体管层，在所述薄膜晶体管层的第一侧和所述第二基底的第一侧中形成第一接触开口以使所述连接线暴露，并且在所述薄膜晶体管层的第二侧和所述第二基底的第二侧中形成第二接触开口；
在所述薄膜晶体管层中形成信号线，所述信号线延伸到所述第一接触开口和所述第二接触开口中；
去除所述第一基底的第二边缘部分；以及
去除所述第二基底的在所述第二基底的第二侧上的下部，以使所述第二接触开口中的所述信号线暴露。
CN202111394844.5A 2020-11-26 2021-11-23 显示装置、制造其的方法以及包括其的拼接显示装置 Pending CN114551491A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0161257 2020-11-26
KR1020200161257A KR20220075023A (ko) 2020-11-26 2020-11-26 표시 장치와 그 제조 방법, 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
CN114551491A true CN114551491A (zh) 2022-05-27

Family

ID=81657250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111394844.5A Pending CN114551491A (zh) 2020-11-26 2021-11-23 显示装置、制造其的方法以及包括其的拼接显示装置

Country Status (3)

Country Link
US (2) US11824064B2 (zh)
KR (1) KR20220075023A (zh)
CN (1) CN114551491A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805117A (en) 1994-05-12 1998-09-08 Samsung Electronics Co., Ltd. Large area tiled modular display system
KR102442849B1 (ko) 2015-09-30 2022-09-15 삼성디스플레이 주식회사 표시 패널, 표시 장치, 및 타일형 표시 장치
WO2017069114A1 (ja) * 2015-10-21 2017-04-27 シャープ株式会社 タッチパネル用デバイス
KR102470375B1 (ko) 2017-10-31 2022-11-23 엘지디스플레이 주식회사 디스플레이 장치
KR20200083697A (ko) * 2018-12-28 2020-07-09 삼성전자주식회사 접착 필름, 이를 이용한 반도체 장치, 및 이를 포함하는 반도체 패키지
US11275473B2 (en) * 2019-06-13 2022-03-15 Samsung Display Co., Ltd. Display panel and display device including the same
KR20210061484A (ko) * 2019-11-19 2021-05-28 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11824064B2 (en) 2023-11-21
US20220165757A1 (en) 2022-05-26
KR20220075023A (ko) 2022-06-07
US20240088168A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US11659750B2 (en) Tiled display
US12002816B2 (en) Display device and tiled display device including the same
US20220293670A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US11824051B2 (en) Display device and tiled display device including the same
US20220045124A1 (en) Tiled display device
US20220181384A1 (en) Display device and tiled display device including the same
US20220028964A1 (en) Display device and tiled display device including the same
US20220077195A1 (en) Display device and tiled display device including the same
CN118077053A (zh) 显示装置和包括该显示装置的拼接显示装置
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20220173126A1 (en) Display device and tiled display device including the same
EP4060737A1 (en) Display device and tiled display device including the same
EP3955293B1 (en) Display device and tiled display device including the same
EP3937252A2 (en) Display device and tiled display device including the same
US20230274691A1 (en) Display device, method of manufacturing the display device, and tiled display device including the display device
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230275114A1 (en) Display device and tiled display device including the same
CN116193918A (zh) 显示装置及其制造方法和包括该显示装置的拼接显示装置
CN116805631A (zh) 显示装置、制造其的方法和包括其的拼接显示装置
CN114695421A (zh) 显示装置和拼接式显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination