CN115084123A - 一种指纹识别芯片的封装结构及其封装方法 - Google Patents

一种指纹识别芯片的封装结构及其封装方法 Download PDF

Info

Publication number
CN115084123A
CN115084123A CN202210714918.7A CN202210714918A CN115084123A CN 115084123 A CN115084123 A CN 115084123A CN 202210714918 A CN202210714918 A CN 202210714918A CN 115084123 A CN115084123 A CN 115084123A
Authority
CN
China
Prior art keywords
chip
dummy
substrate
packaging
fingerprint sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210714918.7A
Other languages
English (en)
Inventor
孟涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Betterlife Electronic Science And Technology Co ltd
Original Assignee
Shenzhen Betterlife Electronic Science And Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Betterlife Electronic Science And Technology Co ltd filed Critical Shenzhen Betterlife Electronic Science And Technology Co ltd
Priority to CN202210714918.7A priority Critical patent/CN115084123A/zh
Publication of CN115084123A publication Critical patent/CN115084123A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

本发明公开了一种指纹识别芯片的封装结构及其封装方法，涉及指纹识别芯片封装技术领域，解决了现有指纹识别芯片尺寸大、封装成本高的问题。本发明的封装结构，包括基板、驱动芯片、Dummy芯片以及指纹传感主芯片。Dummy芯片的第一表面固定在基板上，其第二表面与指纹传感主芯片的第一表面固定连接；驱动芯片，设置在指纹传感主芯片的下方，其第一表面固定在基板上，与Dummy芯片保持一定距离；驱动芯片与指纹传感主芯片通过连接组件电连接。本发明能够有效、快速判别干扰信号，提升了触摸按键的抗干扰性能；另外，本发明实现指纹传感主芯片与驱动芯片的堆叠封装，缩小了封装尺寸，降低了工艺流程的复杂程度和成本，提升封装集成度。

Description

一种指纹识别芯片的封装结构及其封装方法
技术领域
本发明涉及指纹识别芯片封装技术领域，尤其涉及一种指纹识别芯片的封装结构及其封装方法。
背景技术
随着当今科技的进步，指纹识别传感器受到人们越来越多的关注。因为每个人的遗传基因都不相同导致了指纹的不同。正是由于指纹的这种唯一性，使得指纹识别技术逐渐被应用于保护个人隐私及信息安全的各个领域,尤其是笔记本电脑、智能手机、智能门锁等。指纹识别传感器装配到移动设备上，当用户手指接触到指纹识别芯片感应区时，便能读取到用户的指纹信息，通过对指纹信息的比对认证可以进行解锁，极大地提高了移动电子设备的安全性与便捷性。
指纹识别传感器包含指纹传感主芯片及驱动芯片，通过此二者的结合，完成对指纹信息的采集和比对。指纹识别传感主芯片与驱动芯片各自为两个独立的元件，通常在指纹识别传感器件组装环节或封装时放到一起。随着组装环节分立元器件数量的增多，工艺的日益复杂，成本也增加，同时生产良率和产品可靠性会受到影响。而封装时，由于指纹识别传感器的灵敏度问题，多数使用平铺的封装结构，加大了封装尺寸。
发明内容
本发明的目的在于提供的一种指纹识别芯片的封装结构及其封装方法，以解决现有指纹识别芯片尺寸大、封装成本高的技术问题。本发明提供的诸多技术方案中的优选技术方案所能产生的诸多技术效果详见下文阐述。
为实现上述目的，本发明提供了以下技术方案：
本发明提供的一种指纹识别芯片的封装结构，包括基板、驱动芯片、Dummy芯片以及指纹传感主芯片；所述Dummy芯片的第一表面固定在所述基板上，其第二表面与所述指纹传感主芯片的第一表面固定连接；所述驱动芯片，设置在所述指纹传感主芯片的下方，其第一表面固定在所述基板上，与所述Dummy芯片保持一定距离；所述驱动芯片与所述指纹传感主芯片通过连接组件电连接。
进一步地，所述连接组件包括多个第一焊盘、多个第二焊盘；所述第一焊盘均设置在所述驱动芯片的第二表面，所述第二焊盘均设置在所述指纹传感主芯片的第二表面；所述第一焊盘、第二焊盘分别通过第一金属导线、第二金属导线与所述基板电连接。
进一步地，多个所述第一焊盘的高度均低于所述Dummy芯片的第二表面，且所述第一金属导线低于所述Dummy芯片的第二表面。
进一步地，所述一种指纹识别芯片的封装结构还包括塑封层，所述塑封层包覆所述驱动芯片、Dummy芯片、指纹传感主芯片，以及包覆所有的所述第一焊盘、第二焊盘、第一金属导线以及第二金属导线。
进一步地，所述驱动芯片、Dummy芯片分别通过第一粘结层、第二粘结层固定在所述基板上；所述Dummy芯片通过第三粘结层与所述指纹传感主芯片固定连接。
根据本发明的另一方面，还提供了一种指纹识别芯片的封装方法，通过上文所述的一种指纹识别芯片的封装结构运行，包括如下步骤：
S10、准备所述基板、驱动芯片、Dummy芯片以及指纹传感主芯片；
S20、将所述驱动芯片的第一表面、Dummy芯片的第一表面固定在所述基板上；
S30、采用引线键合的方式，将所述驱动芯片与所述基板进行电连接；
S40、将所述指纹传感主芯片固定在所述Dummy芯片的第二表面上；
S50、采用引线键合的方式，将所述指纹传感主芯片与所述基板进行电连接；
S60、将结合在一起的所述基板、驱动芯片、Dummy芯片、指纹传感主芯片、焊盘、金属导线进行塑封，塑封后进行固化。
进一步地，步骤S10还包括将所述驱动芯片、Dummy芯片和指纹传感主芯片的晶圆背面减薄并进行划片切割。
进一步地，步骤S30中，将设置在所述驱动芯片第二表面上的焊盘通过金属导线与所述基板进行电连接；所述驱动芯片的第二表面、连接在所述驱动芯片第二表面的焊盘上的金属导线的高度均低于所述Dummy芯片的第二表面。
进一步地，步骤S20、S40中，采用粘结层将所述驱动芯片、Dummy芯片固定在所述基板上，将所述指纹传感主芯片固定在所述Dummy芯片上；所述粘结层为DAF或粘片胶。
进一步地，步骤S60中的塑封方式为压缩成型或转塑成型。
实施本发明上述技术方案中的一个技术方案，具有如下优点或有益效果：
本发明的封装结构通过使用Dummy芯片，将指纹传感主芯片固定在Dummy芯片上，使驱动芯片置于指纹传感主芯片下方，实现指纹传感主芯片与驱动芯片的堆叠封装，缩小了封装尺寸，降低了工艺流程的复杂程度和成本，提升封装集成度。
本发明的封装方法，通过使用Dummy芯片，采用引线键合的方式，完成了指纹识别芯片的封装，通过该方法实现了芯片封装集成，无需使用TVS工艺，降低了制造成本，减少了封装工艺步骤，大大提升了生产效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，附图中：
图1是本发明实施例的一种指纹识别芯片的封装结构剖面图；
图2是本发明实施例的一种指纹识别芯片的封装结构俯视透图；
图3是本发明实施例的一种指纹识别芯片的封装方法的流程图。
1、基板；2、驱动芯片；3、Dummy芯片；4、指纹传感主芯片；5、第一焊盘；6、第二焊盘；7、第一金属导线；8、第二金属导线；9、塑封层；10、第一粘结层；11、第二粘结层；12、第三粘结层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下文将要描述的各种示例性实施例将要参考相应的附图，这些附图构成了示例性实施例的一部分，其中描述了实现本发明可能采用的各种示例性实施例。除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。应明白，它们仅是与如所附权利要求书中所详述的、本发明公开的一些方面相一致的流程、方法和装置等的例子，还可使用其他的实施例，或者对本文列举的实施例进行结构和功能上的修改，而不会脱离本发明的范围和实质。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”等指示的是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的元件必须具有的特定的方位、以特定的方位构造和操作。术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。术语“多个”的含义是两个或两个以上。术语“相连”、“连接”应做广义理解，例如，可以是固定连接、可拆卸连接、一体连接、机械连接、电连接、通信连接、直接相连、通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明，仅示出了与本发明实施例相关的部分。
实施例一：
如图1-图2所示，本发明的实施例提供了一种指纹识别芯片的封装结构，包括基板1、驱动芯片2、Dummy芯片3以及指纹传感主芯片4。具体的，Dummy芯片3的第一表面固定在基板1上，其第二表面与指纹传感主芯片4的第一表面固定连接。驱动芯片2，设置在指纹传感主芯片4的下方，其第一表面固定在基板1上，与Dummy芯片3保持一定距离(该距离可根据指纹识别芯片实际情况来定)。驱动芯片2与指纹传感主芯片4通过连接组件电连接。本发明的封装结构通过使用Dummy芯片3，将指纹传感主芯片4固定在Dummy芯片3上，使驱动芯片2置于指纹传感主芯片4下方，实现指纹传感主芯片4与驱动芯片2的堆叠封装，缩小了封装尺寸，降低了工艺流程的复杂程度和成本，提升封装集成度。
作为一种可选的实施方式，连接组件包括多个第一焊盘5、多个第二焊盘6，第一焊盘5均设置在驱动芯片2的第二表面，第二焊盘6均设置在指纹传感主芯片4的第二表面，第一焊盘5、第二焊盘6分别通过第一金属导线7、第二金属导线8与基板1电连接。基板1具备导电性，如PCB板，通过焊盘、金属导线、基板1便实现了将驱动芯片2与指纹传感主芯片4进行连接。进一步地，为实现驱动芯片2置于指纹传感主芯片4下方，第一焊盘5的高度均低于Dummy芯片3的第二表面，且第一金属导线7低于Dummy芯片3的第二表面。本实施例的金属导线包括但不限于金线、合金线、靶铜线或铝线。
作为一种可选的实施方式，驱动芯片2、Dummy芯片3分别通过第一粘结层10、第二粘结层11固定在基板1上；Dummy芯片3通过第三粘结层12与指纹传感主芯片4固定连接。优选的，第一粘结层10为DAF或粘片胶，如电银胶、环氧树脂胶等，具体根据驱动芯片2与Dummy芯片3之间的间距或者其他因素而定。第二粘结层11、第三粘结层12为DAF(Die AttachFilm，模具附膜)。
作为一种可选的实施方式，本实施的一种指纹识别芯片的封装结构还包括塑封层9，塑封层9包覆驱动芯片2、Dummy芯片3、指纹传感主芯片4，以及包覆所有的第一焊盘5、第二焊盘6、第一金属导线7以及第二金属导线8。
本实施例的封装结构通过使用Dummy芯片，将指纹传感主芯片固定在Dummy芯片上，使驱动芯片置于指纹传感主芯片下方，实现指纹传感主芯片与驱动芯片的堆叠封装，缩小了封装尺寸，降低了工艺流程的复杂程度和成本，提升封装集成度。
实施例二：
如图3所示，本发明还提供了一种指纹识别芯片的封装方法的实施例，通过实施例一所述的一种指纹识别芯片的封装结构运行，包括如下步骤：
S10、准备基板、驱动芯片、Dummy芯片以及指纹传感主芯片。具体的，该步骤还包括将驱动芯片、Dummy芯片和指纹传感主芯片的晶圆背面减薄并进行划片切割；其中，减薄有利于降低封装的总体厚度；
S20、将驱动芯片的第一表面、Dummy芯片的第一表面固定在基板上。进一步地，本步骤采用粘结层将驱动芯片、Dummy芯片固定在基板上。优选的，粘结层为DAF或粘片胶；
S30、采用引线键合的方式，将驱动芯片与基板进行电连接。具体的，本步骤将设置在驱动芯片第二表面上的焊盘通过金属导线与基板进行电连接，为实现驱动芯片置于指纹传感主芯片下方，驱动芯片的第二表面、连接在驱动芯片第二表面的焊盘上的金属导线的高度均低于Dummy芯片的第二表面；
S40、将指纹传感主芯片固定在Dummy芯片的第二表面上。进一步地，本步骤采用粘结层将指纹传感主芯片固定在Dummy芯片上。优选的，粘结层为DAF；
S50、采用引线键合的方式，将指纹传感主芯片与基板进行电连接。具体的，将设置在指纹传感主芯片第二表面上的焊盘通过金属导线与基板进行电连接；
S60、将结合在一起的基板、驱动芯片、Dummy芯片、指纹传感主芯片、焊盘、金属导线进行塑封，塑封后进行固化。具体的，本步骤的塑封方式为压缩成型或转塑成型。
本发明的封装方法，通过使用Dummy芯片，采用引线键合的方式，完成了指纹识别芯片的封装，通过该方法实现了芯片封装集成，无需使用TVS工艺，降低了制造成本，减少了封装工艺步骤，大大提升了生产效率。
以上所述仅为本发明的较佳实施例而已，本领域技术人员知悉，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等同替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明的保护范围。

Claims (10)

1.一种指纹识别芯片的封装结构，其特征在于，包括基板、驱动芯片、Dummy芯片以及指纹传感主芯片；
所述Dummy芯片的第一表面固定在所述基板上，其第二表面与所述指纹传感主芯片的第一表面固定连接；
所述驱动芯片，设置在所述指纹传感主芯片的下方，其第一表面固定在所述基板上，与所述Dummy芯片保持一定距离；
所述驱动芯片与所述指纹传感主芯片通过连接组件电连接。
2.根据权利要求1所述的一种指纹识别芯片的封装结构，其特征在于，所述连接组件包括多个第一焊盘、多个第二焊盘；所述第一焊盘均设置在所述驱动芯片的第二表面，所述第二焊盘均设置在所述指纹传感主芯片的第二表面；
所述第一焊盘、第二焊盘分别通过第一金属导线、第二金属导线与所述基板电连接。
3.根据权利要求2所述的一种指纹识别芯片的封装结构，其特征在于，多个所述第一焊盘的高度均低于所述Dummy芯片的第二表面，且所述第一金属导线低于所述Dummy芯片的第二表面。
4.根据权利要求3所述的一种指纹识别芯片的封装结构，其特征在于，还包括塑封层，所述塑封层包覆所述驱动芯片、Dummy芯片、指纹传感主芯片，以及包覆所有的所述第一焊盘、第二焊盘、第一金属导线以及第二金属导线。
5.根据权利要求1所述的一种指纹识别芯片的封装结构，其特征在于，所述驱动芯片、Dummy芯片分别通过第一粘结层、第二粘结层固定在所述基板上；所述Dummy芯片通过第三粘结层与所述指纹传感主芯片固定连接。
6.一种指纹识别芯片的封装方法，其特征在于，通过权利要求1-5任一项所述的一种指纹识别芯片的封装结构运行，包括如下步骤：
S10、准备所述基板、驱动芯片、Dummy芯片以及指纹传感主芯片；
S20、将所述驱动芯片的第一表面、Dummy芯片的第一表面固定在所述基板上；
S30、采用引线键合的方式，将所述驱动芯片与所述基板进行电连接；
S40、将所述指纹传感主芯片固定在所述Dummy芯片的第二表面上；
S50、采用引线键合的方式，将所述指纹传感主芯片与所述基板进行电连接；
S60、将结合在一起的所述基板、驱动芯片、Dummy芯片、指纹传感主芯片、焊盘、金属导线进行塑封，塑封后进行固化。
7.根据权利要求6所述的一种指纹识别芯片的封装方法，其特征在于，步骤S10还包括将所述驱动芯片、Dummy芯片和指纹传感主芯片的晶圆背面减薄并进行划片切割。
8.根据权利要求7所述的一种指纹识别芯片的封装方法，其特征在于，步骤S30中，将设置在所述驱动芯片第二表面上的焊盘通过金属导线与所述基板进行电连接；
所述驱动芯片的第二表面、连接在所述驱动芯片第二表面的焊盘上的金属导线的高度均低于所述Dummy芯片的第二表面。
9.根据权利要求6所述的一种指纹识别芯片的封装方法，其特征在于，步骤S20、S40中，采用粘结层将所述驱动芯片、Dummy芯片固定在所述基板上，将所述指纹传感主芯片固定在所述Dummy芯片上；
所述粘结层为DAF或粘片胶。
10.根据权利要求6所述的一种指纹识别芯片的封装方法，其特征在于，步骤S60中的塑封方式为压缩成型或转塑成型。
CN202210714918.7A 2022-06-23 2022-06-23 一种指纹识别芯片的封装结构及其封装方法 Pending CN115084123A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210714918.7A CN115084123A (zh) 2022-06-23 2022-06-23 一种指纹识别芯片的封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210714918.7A CN115084123A (zh) 2022-06-23 2022-06-23 一种指纹识别芯片的封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN115084123A true CN115084123A (zh) 2022-09-20

Family

ID=83254325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210714918.7A Pending CN115084123A (zh) 2022-06-23 2022-06-23 一种指纹识别芯片的封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN115084123A (zh)

Similar Documents

Publication Publication Date Title
CN104201116B (zh) 指纹识别芯片封装方法和封装结构
US8421210B2 (en) Integrated circuit packaging system with dual side connection and method of manufacture thereof
US7994647B2 (en) Method of reducing memory card edge roughness by edge coating
KR100886717B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
US6744141B2 (en) Stacked chip-size package type semiconductor device capable of being decreased in size
US20040188838A1 (en) Semiconductor device for fingerprint recognition
JP2010130025A (ja) 集積化リードフレーム及びベゼル構成体及びそれから形成した装置
CN205406516U (zh) 一种传感器芯片封装模组
US8357563B2 (en) Stitch bump stacking design for overall package size reduction for multiple stack
KR20100049283A (ko) 반도체 패키지 및 그 제조 방법
EP3836010B1 (en) A biometric sensor module for card integration
CN104303288A (zh) 指纹传感器封装件及其制造方法
TW546792B (en) Manufacturing method of multi-chip stack and its package
US7315070B2 (en) Fingerprint sensor package
US20100019372A1 (en) Semiconductor device package and method of fabricating the same
CN108573200B (zh) 封装结构及其制法
CN115084123A (zh) 一种指纹识别芯片的封装结构及其封装方法
US20110309152A1 (en) Plastic card package and plastic card package manufacturing method
CN1351733A (zh) 一种采用廉价绝缘材料的便携式集成电路电子设备的制造方法
CN104218009B (zh) 芯片卡模块和用于制造芯片卡模块的方法
CN107481979B (zh) 指纹识别芯片的封装结构及封装方法
US20070267731A1 (en) Integrated circuit package system with different mold locking features
CN117975516B (zh) 一种指纹传感器的封装方法
CN219350202U (zh) 封装模块及智能卡
CN207868188U (zh) 一种指纹识别芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 1701, Building F, Tongfang Information Port, No. 11 Langshan Road, Songpingshan Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province, 518055

Applicant after: SHENZHEN BETTERLIFE ELECTRONIC SCIENCE AND TECHNOLOGY Co.,Ltd.

Address before: 518000 506, building 4, Shenzhen International Software Park, No.2 High Tech Road, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN BETTERLIFE ELECTRONIC SCIENCE AND TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information