CN115066742A - 基片处理方法和基片处理系统 - Google Patents

基片处理方法和基片处理系统 Download PDF

Info

Publication number
CN115066742A
CN115066742A CN202180013830.6A CN202180013830A CN115066742A CN 115066742 A CN115066742 A CN 115066742A CN 202180013830 A CN202180013830 A CN 202180013830A CN 115066742 A CN115066742 A CN 115066742A
Authority
CN
China
Prior art keywords
organic component
oxide film
metal oxide
film containing
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180013830.6A
Other languages
English (en)
Inventor
斋藤祐介
村松诚
藤井宽之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN115066742A publication Critical patent/CN115066742A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明的对基片进行处理的基片处理方法包括：将包含有机金属配合物、溶剂和添加物的涂敷液涂敷于基片，形成上述涂敷液的液膜的步骤；对形成有上述涂敷液的液膜的基片进行加热，形成含有机成分的金属氧化膜的步骤，其中，上述含有机成分的金属氧化膜是包含上述添加物中所含的有机成分的金属氧化膜；将上述含有机成分的金属氧化膜作为掩模进行干蚀刻的步骤；在上述干蚀刻后，将上述含有机成分的金属氧化膜中的上述有机成分除去的步骤；和将从上述含有机成分的金属氧化膜中除去了上述有机成分的膜通过湿蚀刻除去的步骤。

Description

基片处理方法和基片处理系统
技术领域
本发明涉及基片处理方法和基片处理系统。
背景技术
专利文献1中公开的对器件层进行蚀刻的方法包括：在基片上沉积器件层的步骤；在器件层上沉积具有小于6nm的平均粒径的纳米晶金刚石层的步骤；和从纳米晶金刚石层形成蚀刻掩模的步骤。此外，上述方法包括隔着蚀刻掩模对器件层进行蚀刻而形成沟道的步骤和将纳米晶体金刚石层灰化的步骤。在专利文献1中，纳米晶金刚石层使用CVD工艺进行沉积。
现有技术文献
专利文献
专利文献1：日本特开2017-224823号公报
发明内容
发明要解决的技术问题
本发明所涉及的技术提供基片处理方法和基片处理系统，其使用蚀刻耐性高且能够以低成本形成的掩模进行蚀刻，在蚀刻后能够容易地除去该掩模。
用于解决技术问题的技术方案
本发明的一个方式是对基片进行处理的基片处理方法，其包括：将包含有机金属配合物、溶剂和添加物的涂敷液涂敷于基片，形成上述涂敷液的液膜的步骤；对形成有上述涂敷液的液膜的基片进行加热，形成含有机成分的金属氧化膜的步骤，其中，上述含有机成分的金属氧化膜是包含上述添加物中所含的有机成分的金属氧化膜；将上述含有机成分的金属氧化膜作为掩模进行干蚀刻的步骤；在上述干蚀刻后，将上述含有机成分的金属氧化膜中的上述有机成分除去的步骤；和将从上述含有机成分的金属氧化膜中除去了上述有机成分的膜通过湿蚀刻除去的步骤。
发明效果
依照本发明，能够提供基片处理方法和基片处理系统，其使用蚀刻耐性高且能够以低成本形成的掩模进行蚀刻，在蚀刻后能够容易地除去该掩模。
附图说明
图1是示意性地表示作为本实施方式的基片处理系统的晶片处理系统的概要结构的图。
图2是用于说明由图1的晶片处理系统进行的晶片处理的一个例子的流程图。
图3是表示晶片处理的各步骤中的晶片W的状态的示意局部剖视图。
图4是示意性地表示晶片处理中形成的膜的构造的图。
图5是表示由第一加热装置和第二加热装置加热后的晶片W中的钛原子、氧原子、碳原子和硅原子的质量密度之比例的深度方向分布的图。
图6是表示紫外线照射处理对湿蚀刻处理造成的影响的图。
具体实施方式
在半导体器件等的制造工序中，对半导体晶片(以下，称为“晶片”)进行光刻处理，在晶片上形成抗蚀剂图案。然后，将该抗蚀剂图案作为掩模，进行处理对象层的蚀刻，在该处理对象层形成所希望的图案。
然而，随着半导体器件的微小化等，在对处理对象层进行蚀刻时，要求以高深宽比(aspect ratio)进行蚀刻。作为为此使用的技术，已知有在抗蚀剂膜的下层形成与抗蚀剂膜相比蚀刻耐性高的硬掩模层，将该硬掩模层作为掩模进行蚀刻的技术。作为硬掩模层，例如使用以TEOS(Tetra Ethyl Orthosilicate：四乙氧基硅烷)为原料而形成的氧化硅膜(以下，称为“TEOS膜”)。但是，随着3D NAND器件的出现等，要求蚀刻耐性更高的硬掩模层。
在专利文献1中公开了将使用CVD工艺而沉积的纳米晶金刚石层作为蚀刻掩模利用的技术。但是，纳米晶金刚石层通过生产率(through put)低的CVD法形成。因此，纳米晶金刚石层虽然与TEOS膜相比蚀刻耐性高，但成本高。硬掩模层是在将该硬掩模层作为掩模的蚀刻后被除去的层，因此对于这样的硬掩模层花费高的成本并非优选。
另外，在将该硬掩模层作为掩模的蚀刻后，从生产率等观点出发，要求能够容易地除去硬掩模层。
因此，本发明所涉及的技术提供基片处理方法和基片处理系统，其使用蚀刻耐性高且能够以低成本形成的掩模进行蚀刻，在蚀刻后能够容易地除去该掩模。提供基片处理方法和基片处理系统，其，利用在使用掩模的蚀刻后能够容易地除去的掩模来进行蚀刻，该掩模使用蚀刻耐性高且能够以低成本形成。此外，在本说明书中，“掩模的蚀刻耐性”是指使用该掩模进行干蚀刻时的该掩模的耐性。
以下，参照附图，对本实施方式所涉及的基片处理方法和基片处理系统进行说明。注意，在本说明书和附图中，对具有实质上相同的功能构成的要素标注相同的附图标记，从而省略重复说明。
图1是示意性地表示作为本实施方式的基片处理系统的晶片处理系统的概要结构的图。
如图所示，晶片处理系统K具有对作为基片的晶片W进行所希望的处理的3个处理系统1～3。另外，在晶片处理系统K中设置有控制装置4。控制装置4例如是具有CPU、存储器等的计算机，具有程序保存部(未图示)。在程序保存部中保存有对晶片处理系统K中的各种处理进行控制的程序。此外，上述程序也可以被记录在计算机可读取的非暂时性的存储介质中，从该存储介质安装到控制装置4。程序的一部分或全部也可以通过专用硬件(电路板)来实现。
在第一处理系统1中，对晶片W进行光刻处理等。第一处理系统1具有抗蚀剂涂敷装置11、显影装置12、液膜形成装置13和第一～第五加热装置21～25。
抗蚀剂涂敷装置11将抗蚀剂液供给到晶片W，在晶片W上形成抗蚀剂液的液膜。
显影装置12使用显影液对晶片W进行显影处理。
液膜形成装置13将作为含有有机金属配合物、溶剂和添加物的涂敷液的掩模层形成用液涂敷于晶片W，在晶片W上形成该掩模层形成用液的液膜。液膜形成装置13在利用抗蚀剂涂敷装置11形成抗蚀剂液膜之前，进行掩模层形成用液的液膜的形成。掩模层用涂敷液中所含的有机金属配合物是包含金属原子与碳原子的结合的配合物，在本实施方式中，采用有机钛配合物。溶剂例如可以使用丙二醇甲醚(PGME)、丙二醇甲醚乙酸酯(PGMEA)或将它们混合而成的溶剂。添加物除了包含以提高润湿性、抑制干燥为目的的物质之外，还包含以提高后述的含有机成分的金属氧化膜的膜密度为目的的有机物(以下，称为“密度提高用有机物”)。密度提高用有机物能够使用在第一加热装置21和第二加热装置22的加热温度时不分解而残留在膜内的有机化合物。特别是，在第二加热装置22中，如后所述，为了实现有机钛配合物的水解和脱水缩合，在高温下进行加热，但是，密度提高用有机物能够使用在这样的第二加热装置22的高加热温度时也不分解的有机化合物。
抗蚀剂涂敷装置11和液膜形成装置13是通过旋涂法在晶片W涂敷处理液来形成各种膜的旋涂装置。抗蚀剂涂敷装置11和液膜形成装置13与公知的旋涂装置同样，具有载置晶片W的载置台(未图示)、释放各种处理液的释放喷嘴(未图示)、通过使载置台旋转而使晶片W旋转来使处理液在晶片W的表面扩散的旋转机构(未图示)等。
第一加热装置21在利用液膜形成装置13形成掩模层形成用液的液膜后，对晶片W进行加热。通过第一加热装置21的加热，从掩模层形成用液的液膜除去溶剂等。
第二加热装置22在利用第一加热装置21进行加热后，对晶片进行加热。通过第二加热装置22的加热，形成作为后述的含有机成分的金属氧化膜的含有机成分的氧化钛膜。
第三加热装置23在利用抗蚀剂涂敷装置11形成抗蚀剂液膜后且利用曝光装置(未图示)进行曝光前，对晶片W进行加热。即，第三加热装置23进行PAB(Pre-applied bake：预烘烤)处理。上述曝光装置例如设置在与第一处理系统1相邻的位置。
第四加热装置24在上述曝光后且利用显影装置12进行显影前，对晶片W进行加热。即，第四加热装置24进行PEB(Post exposure bake：曝光后烘烤)处理。
第五加热装置25在上述显影后对晶片W进行加热。即，第五加热装置25进行后烘烤处理。
第一～第五加热装置21～25与公知的加热装置同样，具有载置晶片W并以规定的温度对该晶片W进行加热的热板(未图示)等。
此外，在第一处理系统1中设置有用于在装置间输送晶片的晶片输送装置(未图示)等。
在第二处理系统2中，对晶片W进行使用等离子体的等离子体处理，具体而言，进行使用等离子体的、对晶片W的干蚀刻。第二处理系统2具有第一干蚀刻装置31和第二干蚀刻装置32。
第一干蚀刻装置31将通过显影装置12的显影而形成的抗蚀剂图案作为掩模，对后述的含有机成分的氧化钛膜进行干蚀刻，形成含有机成分的氧化钛膜的图案。
第二干蚀刻装置32将上述含有机成分的氧化钛膜的图案作为掩模，对处理对象层进行干蚀刻。处理对象层例如是在含有机成分的氧化钛膜的正下方形成的非晶硅层、含有钨(W)的WBC层等的金属碳化层。
第一干蚀刻装置31和第二干蚀刻装置32能够使用公知的蚀刻装置，例如使用RIE(Reactive Ion Etching：反应离子蚀刻法)装置。
此外，在第二处理系统2中设置有用于在装置间输送晶片的晶片输送装置(未图示)等。
在第三处理系统3中，对晶片W进行含有机成分的金属氧化膜的图案的除去处理等。第三处理系统3具有除去装置41和湿蚀刻装置42。
除去装置41在利用第二干蚀刻装置32进行干蚀刻后，除去含有机成分的氧化钛膜中的有机成分。具体而言，除去装置41在上述干蚀刻后，除去含有机成分的氧化钛膜的图案中的密度提高用有机物。例如，除去装置41一边对晶片W照射作为能量线的紫外线一边对该晶片W进行加热，由此除去密度提高用有机物，将含有机成分的氧化钛膜的图案作为氧化钛膜。在该情况下，除去装置41例如具有载置晶片W的载置台(未图示)、对载置台上的晶片W照射峰波长为172nm的紫外线的氙闪光灯或氘灯等UV光源(未图示)、埋设于载置台的电阻加热器等加热机构(未图示)。另外，也可以是，除去装置41还具有在内部配置有载置台的处理容器(未图示)，UV光源设置于处理容器的外部，能够经由设置于该处理容器的光学窗对晶片W照射紫外线。上述UV光源构成为能够对晶片W的整个面照射紫外线。此外，照射的紫外线的峰波长并不限定于172nm，为例如150nm～200nm即可。
湿蚀刻装置42将从含有机成分的氧化钛膜的图案中除去了有机成分即密度提高用有机物的膜，通过湿蚀刻除去。
湿蚀刻装置42可以使用公知的装置。
此外，在第三处理系统3中设置有用于在装置间输送晶片W的晶片输送装置(未图示)等。
接着，对在如以上那样构成的晶片处理系统K中进行的晶片处理的一个例子进行说明。图2是用于说明晶片处理的一个例子的流程图。图3是表示晶片处理的各步骤中的晶片W的状态的示意局部剖视图。图4是示意性地表示晶片处理中形成的膜的构造的图。另外，在进行晶片处理的晶片W的表面，如图3的(A)所示，预先形成有作为处理对象层的非晶硅膜(以下，称为“a-Si膜”)F1。
(掩模层形成用液的液膜形成)
首先，如图2和图3的(A)所示，在第一处理系统1的液膜形成装置13中，将包含有机钛配合物等的掩模层形成用液旋涂到晶片W的表面，以覆盖a-Si膜F1的方式形成掩模层形成用液的液膜F2(步骤S1)。如图4的(A)所示，在掩模层形成用液的液膜F2的状态下，包含钛原子M和配体(R)L的有机钛配合物C彼此独立，钛原子M彼此不结合。另外，在掩模层形成用液的液膜F2中含有添加物A。另外，虽然省略了图示，但在掩模层形成用液的液膜F2中也含有溶剂。
(含有机成分的氧化钛膜的形成)
接着，对形成有掩模层形成用液的液膜F2的晶片W进行加热，如图3的(B)所示，形成作为含有机成分的金属氧化膜的含有机成分的氧化钛膜F3，具体而言，a-Si膜F1上的液膜F2成为含有机成分的氧化钛膜F3(步骤S2)。含有机成分的金属氧化膜是指包含掩模形成用液的添加物中所含的密度提高用有机物的金属氧化膜，具体而言，是以密度提高用有机物进入到金属氧化膜结构中的形态存在的膜。
在步骤S2的步骤中，更具体而言，首先，在第一加热装置21中，将形成有掩模层形成用液的液膜F2的晶片W以第一温度T1加热，该液膜F2内的溶剂被除去。此时，不需要的添加物，具体而言密度提高用有机物以外的添加物也被除去。第一温度T1是比掩模层形成用液中的溶剂的沸点高且不产生后述的水解和脱水缩合的温度，例如150℃～300℃。
接着，在第二加热装置22中，除去了溶剂等的晶片W例如在大气气氛下，以比第一温度T1高的第二温度T2被加热。该加热的结果是，利用大气中的水分和氧，如图4的(B)所示，有机钛配合物C水解，并且水解后的有机钛配合物C脱水缩合，如图4的(C)所示，钛原子M彼此经由氧(O)结合，形成氧化钛膜结构MS。在水解和脱水缩合的过程中，密度提高用有机物Y未被除去，以进入到氧化钛膜结构MS中的形态残留在膜中。含有机成分的氧化钛膜F3如上所述，是以密度提高用有机物Y进入氧化钛膜结构MS中的形态存在的膜。
另外，由第二加热装置22加热后的含有机成分的氧化钛膜F3的厚度例如为20～500nm。此外，上述的第二温度T2例如为350～600℃。
含有机成分的氧化钛膜F3中所含的密度提高用有机物Y如上所述，是在第一加热装置21和第二加热装置22的加热温度时不分解的有机化合物。具体而言，密度提高用有机物Y例如是不容易分解的高分子的有机物。但是，在碳原子间仅为单键的链式化合物的情况下，当分子量过高时，有时无法正常地形成金属氧化膜结构。在该情况下，作为密度提高用有机物Y，能够使用即使分子量比较小也不容易分解的环式有机化合物、在碳原子间含有不饱和键的链式化合物等。
图5是表示由第一加热装置21和第二加热装置22加热后的晶片W中的钛原子、氧原子、碳原子和硅原子的原子组成百分率(原子％)的深度方向分布的图。在图中示出了在裸硅晶片上形成厚度约400nm的含有机成分的氧化钛膜F3时的例子。
如图所示，在由第一加热装置21和第二加热装置22加热后的含有机成分的氧化钛膜F3中，钛原子、氧原子和碳原子的原子组成百分率在深度方向上无偏离，大致一样，换言之，组成比在深度方向上大致一样。另外，由第一加热装置21和第二加热装置22加热后的含有机成分的氧化钛膜F3中的碳原子的比例约为50％，比较高。
由此可知，在由第一加热装置21和第二加热装置22加热后的膜中，掩模层形成用液中含有的有机成分未被除去而残留。
此外，从原子组成百分率来看，认为含有机成分的氧化钛膜F3接近于一氧化钛的结构。但是，推测含有机成分的氧化钛膜F3的结构为：通过加热而反应进展所形成的钛原子与氧原子的结合(Ti-O结合)的部分和未反应的钛原子与配体的结合(Ti-R结合)的部分混合地存在，其整体并非形成纯粹的一氧化碳的结构、二氧化钛的结构等。
另外，本发明人等确认了，当第二加热装置22中的加热温度成为某一温度(例如600℃)以上时，含有机成分的氧化钛膜F3的膜厚下降。本发明人认为这是由于，当第二加热装置22中的加热温度成为某一温度以上时，密度提高用有机物开始分解。
返回到晶片处理的说明。
(抗蚀剂图案的形成)
在形成含有机成分的氧化钛膜F3后，形成抗蚀剂图案(步骤S3)。
具体而言，首先，在抗蚀剂涂敷装置11中，在晶片W的表面旋涂抗蚀剂液，以覆盖含有机成分的氧化钛膜F3的方式形成抗蚀剂液的液膜。
接着，在第三加热装置23中，对晶片W进行PAB处理，如图3的(C)所示，在含有机成分的氧化钛膜F3上形成抗蚀剂膜F4。
接着，在曝光装置(未图示)中，对晶片以所希望的图案进行曝光处理。
接着，在第四加热装置24中，对晶片W进行PEB处理。
然后，在显影装置12中，对晶片W进行显影处理，如图3的(D)所示，形成抗蚀剂图案F5。然后，在第五加热装置25中，对晶片W进行后烘烤处理。
(抗蚀剂图案的转印)
在形成抗蚀剂图案F5之后，将该抗蚀剂图案F5转印到含有机成分的氧化钛膜F3，如图3的(E)所示，形成含有机成分的氧化钛膜的图案F6(步骤S4)。
具体而言，例如，将晶片W送入第二处理系统2，在第一干蚀刻装置31中，将抗蚀剂图案F5作为掩模，对含有机成分的氧化钛膜F3进行干蚀刻，将抗蚀剂图案F5所具有的图案转印到含有机成分的氧化钛膜F3。然后，在灰化装置(未图示)中，除去抗蚀剂图案F5，如图3的(E)所示，形成含有机成分的氧化钛膜的图案F6。在含有机成分的氧化钛膜F3的干蚀刻中，例如使用氯(Cl2)气、三氯化硼(BCl3)气体。
(处理对象层的干蚀刻)
接着，在第二干蚀刻装置32中，将含有机成分的氧化钛膜的图案F6作为掩模，对作为处理对象层的a-Si膜F1进行干蚀刻(步骤S5)。在处理对象层的干蚀刻中使用Cl系气体。Cl系气体是含Cl(氯)的气体，例如是氯化氢(HCl)气体等。另外，也可以代替Cl系气体而使用含氟(F)的六氟化硫(SF6)气体等F系气体。
(有机成分的除去)
然后，从含有机成分的氧化钛膜的图案F6除去密度提高用有机物Y(步骤S6)。由此，如图3的(F)所示，含有机成分的氧化钛膜的图案F6成为不含密度提高用有机物Y的氧化钛膜的图案F7。
在步骤S6中，具体而言，晶片W被送入第三处理系统3，在除去装置41中，晶片W以第三温度T3被加热，在该状态下，对该晶片W照射紫外线，密度提高用有机物Y被除去。紫外线的照射例如在大气气氛下进行。利用通过大气气氛下的紫外线照射而产生的臭氧、活性氧，密度提高用有机物Y被氧化。氧化后的密度提高用有机物Y挥发而被除去时，通过加热能够提高挥发速度。此外，越提高第三温度T3，越能够高速地进行密度提高用有机物Y的除去。第三温度T3例如为200～600℃。
(湿蚀刻)
然后，在湿蚀刻装置42中，通过湿蚀刻除去不含密度提高用有机物Y的氧化钛膜的图案F7(步骤S7)。蚀刻液例如可以使用稀氢氟酸。也可以使用SPM(Sulfuric acidPeroxide Mixture：硫酸过氧化氢水)来代替稀氢氟酸。
在氧化钛膜的图案F7较厚的情况下等，也可以交替地反复进行步骤S6的有机成分的除去处理和步骤S7的湿蚀刻处理。
以上，在晶片处理系统K中进行的晶片处理完成。
图6是表示紫外线照射处理对湿蚀刻处理造成的影响的图。在图中，示出了对裸硅晶片上遍及整个面地形成的含有机成分的氧化钛膜进行紫外线照射处理后，用0.5％稀氢氟酸进行了湿蚀刻的情况，和不进行紫外线照射处理而进行了相同的湿蚀刻的情况的结果。0.5％稀氢氟酸用于通过CVD法等形成的氧化钛膜的湿蚀刻。在图中，横轴表示处理时间，纵轴表示湿蚀刻后的残留膜厚。另外，在紫外线照射处理中，照射峰波长为172nm的紫外线。
如图所示，在不进行紫外线照射处理的情况下，湿蚀刻的处理时间为300秒时仅减少30nm左右。与此相对，在进行了紫外线照射处理的情况下，即使湿蚀刻的处理时间为相同的300秒，含有机成分的氧化钛膜的厚度为250nm左右，与没有进行紫外线照射处理的情况相比，减少约8倍。
由此可知，含有机成分的氧化钛膜通过进行紫外线照射处理，能够在短时间内容易地剥离。此外，作为通过紫外线照射处理而含有机成分的氧化钛膜的湿蚀刻的速度提高的理由，认为是，由于密度提高用有机物阻碍稀氢氟酸与氧化钛结构的反应，对此，通过紫外线照射处理，密度提高用有机物减少，上述反应不会受到阻碍。
在图所示的结果中，在进行了紫外线照射处理的情况下，当湿蚀刻的处理时间超过300秒时，不管湿蚀刻的处理时间如何，残留膜厚都几乎不变，即使湿蚀刻的处理时间为900秒，含有机成分的氧化钛膜也残留80nm左右。但是，通过使含有机成分的氧化钛膜变薄、调整紫外线照射量、或者变更紫外线的波长，含有机成分的氧化钛膜能够通过湿蚀刻来除去。
如上所述，本实施方式的基片处理方法包括：将包含有机金属配合物、溶剂和添加物的掩模层形成用液涂敷于晶片W，形成掩模层形成用液的液膜的步骤；对形成有上述液膜的晶片W进行加热，形成含有机成分的金属氧化膜的步骤，其中，该含有机成分的金属氧化膜是包含添加物中所含的有机成分的金属氧化膜；和将含有机成分的金属氧化膜作为掩模进行干蚀刻的步骤。即，在本实施方式中，在进行处理对象层的干蚀刻时，将含有机成分的金属氧化膜作为掩模。含有机成分的金属氧化膜能够仅通过掩模层形成用液的涂敷和加热来形成，能够以高生产率形成，因此成本低。另外，含有机成分的金属氧化膜以TEOS膜的硅原子置换为金属原子那样的金属氧化膜为骨架，且与硅原子相比金属原子难以挥发，因此与TEOS膜相比蚀刻耐性高。此外，含有机成分的金属氧化膜由于包含有机成分，因此密度高，所以具有更高的蚀刻耐性。实际上，根据本发明人进行的试验，关于使用Cl系气体的a-Si膜F1进行干蚀刻时的、含有机成分的金属氧化膜的一个例子即含有机成分的氧化钛膜的选择比，在干蚀刻时的晶片W的温度为400℃时，为TEOS膜的4.9倍，同样，在500℃时为5.9倍，在600℃时为5.7倍。因此，依照本实施方式，能够提供使用蚀刻耐性高的掩模进行干蚀刻的基片处理方法。
另外，本实施方式的基片处理方法包括：在将含有机成分的金属氧化膜作为掩模的干蚀刻后，除去该含有机成分的金属氧化膜中的有机成分的步骤；和将从含有机成分的金属氧化膜除去了有机成分的膜通过湿蚀刻除去的步骤。在这两个步骤中，能够容易地除去作为掩模使用的高蚀刻耐性的含有机成分的金属氧化膜。
因此，依照本实施方式，能够提供使用蚀刻耐性高且能够以低成本形成的掩模进行蚀刻，在蚀刻后能够容易地除去该掩模的基片处理方法。
在本实施方式中，如上所述，在掩模用的金属氧化膜中特意残留有机物。当如上述那样残留有机物时，在不需要该金属氧化膜时难以除去。因此，在蚀刻后从金属氧化膜中除去上述有机物。
另外，在本实施方式中，即使用于除去含有机成分的金属氧化膜的图案的湿蚀刻的处理时间短，也能够除去该图案。因此，能够降低含有机成分的金属氧化膜的图案的下层的结构物由于上述湿蚀刻而受到的损伤。
而且，含有机成分的金属氧化膜由于蚀刻耐性高，因此也可以形成得较薄。当形成得薄时，能够更准确地进行抗蚀剂图案向含有机成分的金属氧化膜的转印，而且，能够更容易地进行含有机成分的金属氧化膜的除去。
在以上的说明中，密度提高用有机物的除去处理是一边照射紫外线一边进行加热的处理。也可以代替紫外线而照射电子束等其他能量线。另外，密度提高用有机物的除去处理也可以是不照射能量线而单纯地以高温来加热晶片W的处理。在该情况下，优选以比第二加热装置22的加热温度即第二温度T2高的温度进行加热。
以上，紫外线照射处理在大气气氛下进行，但也可以在紫外线照射处理时向处理空间供给臭氧气体等氧化气体。另外，如上所述，在不照射紫外线而以高温进行加热的情况下，也可以供给氧化气体。通过供给氧化气体，能够在短时间内进行密度提高用有机物的除去处理。
如上所述，作为密度提高用有机物的除去处理，能够采用各种方法，因此作为密度提高用有机物使用的有机化合物的选项多。因此，有机钛配合物、密度提高用有机物以外的添加物的选项变多。即，依照本实施方式，掩模层形成用液的选项多。
另外，作为用于提高密度提高用有机物的除去处理的紫外线，也可以使用峰波长为150～200nm以外的紫外线，例如峰波长为222nm或254nm的紫外线。在该情况下，向紫外线照射处理时的处理空间供给臭氧气体等氧化气体。
本实施方式中的作为处理对象层的非晶硅层等，其自身为硬掩模，实际的蚀刻对象层例如是非晶硅层等的下层的ONO膜。也可以不除去含有机成分的金属氧化膜的图案，而将含有机成分的金属氧化膜的图案和非晶硅的图案层叠而成的层叠图案作为掩模，来进行ONO膜等蚀刻对象层的蚀刻。另外，也可以在ONO膜等蚀刻对象层上直接形成含有机成分的金属氧化膜，将含有机成分的金属氧化膜的图案作为掩模来进行ONO膜等干蚀刻。
在以上的例子中，利用不同的装置进行第一温度T1的加热和第二温度T2的加热，但也可以利用同一装置进行。换言之，第一加热装置21与第二加热装置22也可以一体化。
在以上的例子中，构成含有机成分的金属氧化膜的骨架的金属氧化膜为氧化钛膜，但也可以为氧化锆、氧化铝、氧化锡膜等。
在以上的例子中，在除去了密度提高用有机物后的含有机成分的金属氧化膜的湿蚀刻中，使用稀氢氟酸、SPM，但也可以使用其他蚀刻液，也可以根据含有机成分的金属氧化膜的膜种类来变更蚀刻液。
本次公开的实施方式在所有方面都是例示而不应该认为是限制性的。上述的实施方式在不脱离发明范围(所附权利要求书)及其主旨的情况下能够以各种方式进行省略、替换、变更。
附图标记说明
13 液膜形成装置
21 第一加热装置
22 第二加热装置
31 第一干蚀刻装置
32 第二干蚀刻装置
41 除去装置
42 湿蚀刻装置
F2 液膜
F3 含有机成分的氧化钛膜
A 添加物
C 有机钛配合物
K 晶片处理系统
W 晶片
Y 密度提高用有机物。

Claims (7)

1.一种对基片进行处理的基片处理方法，其特征在于，包括：
将包含有机金属配合物、溶剂和添加物的涂敷液涂敷于基片，形成所述涂敷液的液膜的步骤；
对形成有所述涂敷液的液膜的基片进行加热，形成含有机成分的金属氧化膜的步骤，其中，所述含有机成分的金属氧化膜是包含所述添加物中所含的有机成分的金属氧化膜；
将所述含有机成分的金属氧化膜作为掩模进行干蚀刻的步骤；
在所述干蚀刻后，除去所述含有机成分的金属氧化膜中的所述有机成分的步骤；和
将从所述含有机成分的金属氧化膜中除去了所述有机成分的膜通过湿蚀刻除去的步骤。
2.如权利要求1所述的基片处理方法，其特征在于：
所述有机成分用于提高所述含有机成分的金属氧化膜的膜密度。
3.如权利要求1所述的基片处理方法，其特征在于：
所述除去有机成分的步骤中，一边对形成有所述含有机成分的金属氧化膜的基片进行加热一边对该基片照射紫外线，来除去所述有机成分。
4.如权利要求1所述的基片处理方法，其特征在于：
所述形成含有机成分的金属氧化膜的步骤中，使所述有机金属配合物水解且使水解后的所述有机金属配合物彼此脱水缩合，形成所述含有机成分的金属氧化膜。
5.如权利要求4所述的基片处理方法，其特征在于：
所述形成含有机成分的金属氧化膜的步骤包括：
将形成有所述涂敷液的液膜的基片以第一温度加热，除去所述涂敷液的液膜内的溶剂的步骤；和
将从所述涂敷液的液膜除去了所述溶剂的基片以比所述第一温度高的第二温度加热，使所述有机金属配合物水解且使水解后的所述有机金属配合物彼此脱水缩合，形成所述含有机成分的金属氧化膜的步骤。
6.如权利要求1所述的基片处理方法，其特征在于，还包括：
在所述含有机成分的金属氧化膜上形成抗蚀剂图案的步骤；和
将所述抗蚀剂图案转印到所述含有机成分的金属氧化膜的步骤，
所述进行干蚀刻的步骤将转印了所述抗蚀剂图案的所述含有机成分的金属氧化膜作为掩模进行所述干蚀刻。
7.一种对基片进行处理的基片处理系统，其特征在于，包括：
液膜形成装置，其将包含有机金属配合物、溶剂和添加物的涂敷液涂敷于基片，形成所述涂敷液的液膜；
加热装置，其对形成有所述涂敷液的液膜的基片进行加热，形成含有机成分的金属氧化膜，所述含有机成分的金属氧化膜是包含所述添加物中所含的有机成分的金属氧化膜；
干蚀刻装置，其将所述含有机成分的金属氧化膜作为掩模进行干蚀刻；
除去装置，其在所述干蚀刻后，除去所述含有机成分的金属氧化膜中的所述有机成分；和
湿蚀刻装置，其将从所述含有机成分的金属氧化膜中除去了所述有机成分的膜通过湿蚀刻除去。
CN202180013830.6A 2020-02-19 2021-02-05 基片处理方法和基片处理系统 Pending CN115066742A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-026134 2020-02-19
JP2020026134 2020-02-19
PCT/JP2021/004234 WO2021166674A1 (ja) 2020-02-19 2021-02-05 基板処理方法及び基板処理システム

Publications (1)

Publication Number Publication Date
CN115066742A true CN115066742A (zh) 2022-09-16

Family

ID=77392058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180013830.6A Pending CN115066742A (zh) 2020-02-19 2021-02-05 基片处理方法和基片处理系统

Country Status (6)

Country Link
US (1) US20230077937A1 (zh)
JP (1) JP7341309B2 (zh)
KR (1) KR20220143055A (zh)
CN (1) CN115066742A (zh)
TW (1) TW202201483A (zh)
WO (1) WO2021166674A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4978748B2 (ja) * 2011-12-20 2012-07-18 信越化学工業株式会社 エッチング方法
JP5926752B2 (ja) 2014-02-20 2016-05-25 東京エレクトロン株式会社 半導体装置の製造方法及び半導体製造装置
TWI618225B (zh) 2014-09-03 2018-03-11 應用材料股份有限公司 用於三維ｎａｎｄ硬遮罩應用的奈米結晶鑽石碳膜
JP6660023B2 (ja) 2014-11-19 2020-03-04 日産化学株式会社 湿式除去が可能なシリコン含有レジスト下層膜形成組成物
JP2021068718A (ja) 2018-02-15 2021-04-30 東京エレクトロン株式会社 基板処理システム、基板処理装置及び基板処理方法

Also Published As

Publication number Publication date
JPWO2021166674A1 (zh) 2021-08-26
WO2021166674A1 (ja) 2021-08-26
US20230077937A1 (en) 2023-03-16
KR20220143055A (ko) 2022-10-24
JP7341309B2 (ja) 2023-09-08
TW202201483A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
US8741775B2 (en) Method of patterning a low-K dielectric film
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
US8536068B2 (en) Atomic layer deposition of photoresist materials and hard mask precursors
US8940642B2 (en) Method of multiple patterning of a low-K dielectric film
KR101094681B1 (ko) 레지스트 박리 동안 다공성 로우-ｋ 재료의 손상을방지하는 방법
KR101144022B1 (ko) 에칭된 웨이퍼로부터 포토레지스트 스트립 방법
TWI587390B (zh) 用以蝕刻有機硬遮罩之方法
US9263284B2 (en) Line width roughness improvement with noble gas plasma
TW201419416A (zh) 圖案化低介電常數介電膜之方法
JP4648900B2 (ja) 基板からフォトレジストを除去する方法
JP6735408B2 (ja) 酸ハロゲン化物を用いた原子層エッチング
CN105719956A (zh) 半导体结构的形成方法
TWI686866B (zh) 用以提升光阻剝除性能及改質有機膜的過氧化物蒸氣處理
EP4235757A2 (en) Integrated dry processes for patterning radiation photoresist patterning
US7947605B2 (en) Post ion implant photoresist strip using a pattern fill and method
TW201724175A (zh) 製造半導體元件的方法
JP2008098418A (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
KR20190073463A (ko) 탄소계 막들을 위한 자기 제한 순환 에칭 방법
US8314033B2 (en) Method of patterning a low-k dielectric film
CN115066742A (zh) 基片处理方法和基片处理系统
US9601333B2 (en) Etching process
WO2024076679A1 (en) Dry chamber clean using thermal and plasma processes
JP2024514454A (ja) 金属含有フォトレジストからの金属汚染の制御
JP2006041364A (ja) 配線の形成方法及び、電子デバイスの製造方法
TW202314365A (zh) 用以改善含金屬光阻的乾式顯影效能之多步驟曝光後處理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination