CN115065334A

CN115065334A - 一种可调的逻辑信号滤波电路及方法

Info

Publication number: CN115065334A
Application number: CN202210895153.1A
Authority: CN
Inventors: 不公告发明人
Original assignee: Suzhou Baker Microelectronics Co Ltd
Current assignee: Suzhou Baker Microelectronics Co Ltd
Priority date: 2022-07-28
Filing date: 2022-07-28
Publication date: 2022-09-16

Abstract

本申请包括一种可调的逻辑信号滤波电路及方法，具体涉及信号滤波技术领域。所述方法包括：当检测模块接收到输入脉冲信号时，对输入脉冲信号进行检测；当检测到输入脉冲信号的电平变化，且电平变化后保持目标时间长度，生成第一控制信号并传输至传输模块，使传输模块将输入脉冲信号变化后的电平传输至电压输出端；当检测到输入脉冲信号的电平变化，且电平变化后未保持目标时间长度，生成第二控制信号并传输至传输模块，使传输模块保持电压输出端的电平不变。上述方案在输入脉冲信号的正常变化时，将变化后的电平传输至电压输出端；在由毛刺引起电平变化时，保持电压输出端的电平不变，从而滤除了输入脉冲信号中的毛刺，提高了电路的可靠性。

Description

一种可调的逻辑信号滤波电路及方法

技术领域

本发明涉及信号滤波技术领域，具体涉及一种可调的逻辑信号滤波电路及方法。

背景技术

逻辑电路由于设计不合理或受到外界干扰，其会产生一种异常的脉冲信号，本领域称之为毛刺，虽然毛刺的持续的时间常常很短，但它会让逻辑电路的功能出现错误。

图1示出了一个正常的脉冲信号，高电平时间为ta-tb；此时，将图1中正常的脉冲信号经过一个脉冲计数器后，计数器的结果为1；假设在图1中正常脉冲信号的tc和te处分别出现了正毛刺1和负毛刺2，如图2所示，那么图2中就一共有3个脉冲信号，毛刺1是一个，毛刺2把原来的正常脉冲信号分成了两个；故此时，将图2中含有毛刺的脉冲信号经过一个脉冲计数器后，得到结果是3；这个错误的结果会让之后的逻辑运算出错，从而使得整个逻辑系统出现故障。

因此，对于某些对毛刺敏感的电路，亟需一种滤波电路或滤波方法，以在输入脉冲信号之前，将脉冲信号中的毛刺滤除，以实现如图3所示的信号过滤效果。

发明内容

本申请实施例提供一种可调的逻辑信号滤波电路及方法，可以滤除输入脉冲信号中的毛刺，提高了电路的可靠性，该技术方案如下。

一方面，提供了一种可调的逻辑信号滤波方法，所述方法应用于可调的逻辑信号滤波电路；所述可调的逻辑信号滤波电路中包含传输模块与检测模块；所述方法包括：

当所述检测模块接收到输入脉冲信号时，对所述输入脉冲信号进行检测；

当检测到所述输入脉冲信号的电平变化，且电平变化后保持目标时间长度，所述检测模块生成第一控制信号并传输至所述传输模块，使所述传输模块将所述输入脉冲信号变化后的电平传输至电压输出端；

当检测到所述输入脉冲信号的电平变化，且电平变化后未保持目标时间长度，所述检测模块生成第二控制信号并传输至所述传输模块，使所述传输模块保持电压输出端的电平不变。

又一方面，提供了一种可调的逻辑信号滤波电路，所述可调的逻辑信号滤波电路中包含传输模块与检测模块；

所述检测模块用于在接收到输入脉冲信号时，对所述输入脉冲信号进行检测；

所述检测模块还用于，当检测到脉冲信号的电平变化，且电平变化后保持目标时间长度，生成第一控制信号并传输至传输模块；

所述检测模块还用于，当检测到脉冲信号的电平变化，且电平变化后未保持目标时间长度，生成第二控制信号并传输至传输模块；

所述传输模块用于在接收到第一控制信号时，将所述输入脉冲信号变化后的电平传输至电压输出端；

所述传输模块还用于，在接收到第二控制信号时，保持所述电压输出端的电压不变。

在一种可能的实现方式中，所述传输模块包括第一非门、第一与非门、第二与非门、第三与非门以及第四与非门；

所述输入脉冲信号连接至所述第一与非门的第一端；所述输入脉冲信号通过第一非门连接至所述第二与非门的第二端；

所述第一与非门的第二端与所述第二与非门的第一端均与所述检测模块连接，以接收所述第一控制信号或第二控制信号；

所述第一与非门的输出端连接至所述第三与非门的第一端；所述第二与非门的输出端连接至所述第四与非门的第二端；

所述第三与非门的输出端分别与所述电压输出端以及第四与非门的第一端连接；

所述第四与非门的输出端与所述第三与非门的第二端连接。

在一种可能的实现方式中，所述检测模块包括第一电阻、第二电阻、第一电容、第二电容、以及异或逻辑门；

所述检测模块的输入端通过第一电阻以及第一电容接地；

所述检测模块的输入端通过第二电阻以及第二电容接地；

所述检测模块的输入端通过第一电阻连接至异或逻辑门的第一输入端；

所述检测模块的输入端通过第二电阻连接至异或逻辑门的第二输入端；

所述检测模块的输入端用于接入输入脉冲信号；

所述异或逻辑门的输出端用于输出第一控制信号或第二控制信号。

在一种可能的实现方式中，所述第一电阻的阻值与第一电容的电容值之间的乘积，大于第二电阻的阻值与第二电容的电容值之间的乘积。

在一种可能的实现方式中，所述第一电阻的阻值与第一电容的电容值之间的乘积，小于第二电阻的阻值与第二电容的电容值之间的乘积。

在一种可能的实现方式中，当所述输入脉冲信号由低电平变为高电平，所述第一输入端与第二输入端的电压逐渐升高，且所述第二输入端的电压变化速度大于所述第一输入端的电压变化速度；

当所述输入脉冲信号由高电平变为低电平时，所述第一输入端与所述第二输入端的电压逐渐下降，且所述第二输入端的电压变化速度大于所述第一输入端的电压变化速度。

在一种可能的实现方式中，当所述输入脉冲信号由低电平变为高电平，所述第一输入端与第二输入端的电压逐渐升高，且所述第二输入端的电压变化速度小于所述第一输入端的电压变化速度；

当所述输入脉冲信号由高电平变为低电平时，所述第一输入端与所述第二输入端的电压逐渐下降，且所述第二输入端的电压变化速度小于所述第一输入端的电压变化速度。

在一种可能的实现方式中，当所述第二输入端的电压大于目标电压，且所述第一输入端的电压小于目标电压时，所述异或逻辑门的输出端输出高电平的第一控制信号。

在一种可能的实现方式中，当所述第二输入端的电压小于目标电压，且所述第一输入端的电压大于目标电压时，所述异或逻辑门的输出端输出高电平的第一控制信号。

在一种可能的实现方式中，当所述第二输入端的电压与所述第一输入端的电压均大于目标电压时，所述异或逻辑门的输出端输出低电平的第二控制信号。

在一种可能的实现方式中，当所述第二输入端与所述第一输入端的电压均小于目标电压时，所述异或逻辑门的输出端输出低电平的第二控制信号。

本申请提供的技术方案可以包括以下有益效果：

在对毛刺敏感的电路中，可以设置可调的逻辑信号滤波电路，且该可调的逻辑信号滤波电路中包含有传输模块与检测模块；检测模块可以对接收到的输入脉冲信号进行检测，当该输入脉冲信号的电平变化，且电平变化后保持目标时间长度，说明此时电平变化不是毛刺引起的，可以生成第一控制信号以控制传输模块将输入脉冲信号变化后的电平传输至电压输出端；当检测到输入脉冲信号的电平变化，且电平变化后未保持目标时间长度，说明此时电平的变化是由毛刺引起的，此时输入脉冲信号生成第二控制信号，使传输模块保持电压输出端的电平不变。通过上述方案，即可以在输入脉冲信号的正常变化时，将变化后的电平传输至电压输出端，也可以在由毛刺引起电平变化时，保持电压输出端的电平不变，从而滤除了输入脉冲信号中的毛刺，提高了电路的可靠性。

并且本申请中的滤波电路由检测模块和传输模块两部分组成，结构简单；且通过调节第一电阻、第二电阻、第一电容以及第二电容的值，即可对滤波电路进行调节，从而实现对不同类型毛刺的滤除，大大提高了该滤波电路的应用范围。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了一个正常的脉冲信号示意图。

图2示出了一种含有毛刺的脉冲信号示意图。

图3示出了一种信号过滤效果示意图。

图4是根据本申请一个示例性实施例示出的一种可调的逻辑信号滤波方法的逻辑方框图。

图5是根据本申请一个示例性实施例示出的一种可调的逻辑信号滤波电路的结构示意图。

图6示出了本申请实施例涉及的一种传输模块结构示意图。

图7示出了本申请实施例涉及的一种检测模块的结构示意图。

图8示出了本申请实施例涉及的第一种工作模态的电压波形图。

图9示出了本申请实施例涉及的第二种工作模态的电压波形图。

图10示出了本申请实施例涉及的第三种工作模态的电压波形图。

图11示出了本申请实施例涉及的一种集成电路芯片用滤波电路的结构示意图。

图12示出了本申请实施例涉及的集成电路芯片用滤波电路的工作模态示意图。

具体实施方式

下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图4是根据本申请一个示例性实施例示出的一种可调的逻辑信号滤波方法的逻辑方框图。该可调的逻辑信号滤波方法应用于可调的逻辑信号滤波电路，该可调的逻辑信号滤波电路中包含传输模块与检测模块，该可调的逻辑信号滤波方法可以包括如下步骤：

步骤401，当该检测模块接收到输入脉冲信号时，对该输入脉冲信号进行检测。

在本申请实施例中，输入脉冲信号分别输入传输模块与检测模块，检测模块对输入脉冲信号进行检测，从而控制传输模块对输入脉冲信号进行滤波。

步骤402a，当检测到该输入脉冲信号的电平变化，且电平变化后保持目标时间长度，检测模块生成第一控制信号并传输至该传输模块，使该传输模块将该输入脉冲信号变化后的电平传输至电压输出端。

在本申请实施例中，检测模块对输入脉冲信号的电平变化进行检测，当检测到输入脉冲信号的电平变化后，且电平变化后保持目标时间长度，此时代表着输入脉冲信号是正常的电平变换，因此检测模块可以生成第一控制信号并传输至传输模块，传输模块接收到第一控制信号后，则将输入脉冲信号变化后的电平输出至电压输出端，使得输入脉冲信号正常传输至电压输出端，以输出脉冲输出信号。

步骤402b，当检测到该输入脉冲信号的电平变化，且电平变化后未保持目标时间长度，检测模块生成第二控制信号并传输至该传输模块，使该传输模块保持电压输出端的电平不变。

而当检测到输入脉冲信号的电平变化，且电平变化后未保持目标时间长度时，则说明此时电平变化有较大的可能是由毛刺引起的，需要将该电平变化过滤掉，因此检测模块可以生成第二控制信号并传输至传输模块，此时传输模块接收到第二控制信号后，可以保持当前电压输出端的电平不变，以实现将毛刺导致的电平变化过滤。

综上所述，在对毛刺敏感的电路中，可以设置可调的逻辑信号滤波电路，且该可调的逻辑信号滤波电路中包含有传输模块与检测模块；检测模块可以对接收到的输入脉冲信号进行检测，当该输入脉冲信号的电平变化，且电平变化后保持目标时间长度，说明此时电平变化不是毛刺引起的，可以生成第一控制信号以控制传输模块将输入脉冲信号变化后的电平传输至电压输出端；当检测到输入脉冲信号的电平变化，且电平变化后未保持目标时间长度，说明此时电平的变化是由毛刺引起的，此时输入脉冲信号生成第二控制信号，使传输模块保持电压输出端的电平不变。通过上述方案，即可以在输入脉冲信号的正常变化时，将变化后的电平传输至电压输出端，也可以在由毛刺引起电平变化时，保持电压输出端的电平不变，从而滤除了输入脉冲信号中的毛刺，提高了电路的可靠性。

图5是根据本申请一个示例性实施例示出的一种可调的逻辑信号滤波电路的结构示意图。如图5所示，该可调的逻辑信号滤波电路中包含传输模块与检测模块；

该检测模块用于在接收到输入脉冲信号时，对该输入脉冲信号进行检测；

该检测模块还用于，当检测到脉冲信号的电平变化，且电平变化后保持目标时间长度，生成第一控制信号并传输至传输模块；

该检测模块还用于，当检测到脉冲信号的电平变化，且电平变化后未保持目标时间长度，生成第二控制信号并传输至传输模块；

该传输模块用于在接收到第一控制信号时，将该输入脉冲信号变化后的电平传输至电压输出端；

该传输模块还用于，在接收到第二控制信号时，保持该电压输出端的电压不变。

在一种可能的实现方式中，第一控制信号为高电平的信号，第二控制信号为低电平的信号。

即在本申请实施例中，在实现滤波流程时，可以将输入脉冲信号V_in分别输入传输模块和检测模块中，当检测模块检测到输入脉冲信号V_in中的毛刺时，此时检测模块的输出信号V_p为低，传输模块处于关断状态，从而使得毛刺无法传输到输出端，输出脉冲信号V_out维持原来的电平状态；当检测模块检测到输入脉冲信号V_in中的正常信号发生变化时，此时检测模块的输出信号V_p为高，传输模块处于导通状态，且会保持导通状态一段时间，输入脉冲信号V_in被传输到输出端，从而使得得到的输出脉冲信号V_out不受输入脉冲信号V_in中毛刺的影响。

即在本申请实施例中，检测模块的工作原理为：检测模块检测输入脉冲信号V_in的电平是否发生变化，该变化可以是从高电平变化为低电平，也可以是从低电平变化为高电平，若电平发生了变化且变化后保持一段时间，说明该电平的变化不是毛刺带来的，而是正常信号的变化带来的，则检测模块的输出信号V_p为高电平；若电平发生了变化且变化后持续时间很短，说明该电平的变化是毛刺带来的，则检测模块的输出信号V_p为低电平；

在一种可能的实现方式中，该传输模块可以设计为一种开关，优先为一种D触发器，例如本申请实施例中的传输模块可以通过逻辑门实现。请参考图6，其示出了本申请实施例涉及的一种传输模块结构示意图。如图6所示，该传输模块包括第一非门A1、第一与非门B1、第二与非门B2、第三与非门B3以及第四与非门B4；

该输入脉冲信号连接至该第一与非门B1的第一端；该输入脉冲信号通过第一非门A1连接至该第二与非门B2的第二端；

该第一与非门B1的第二端与该第二与非门B2的第一端均与该检测模块连接，以接收该第一控制信号或第二控制信号；

该第一与非门B1的输出端连接至该第三与非门B3的第一端；该第二与非门B2的输出端连接至该第四与非门B4的第二端；

该第三与非门B3的输出端分别与该电压输出端以及第四与非门B4的第一端连接；

该第四与非门B4的输出端与该第三与非门B3的第二端连接。

也就是说，当该传输模块为D触发器时，该D触发器包括第一非门A1和四个与非门，其输入端连接输入脉冲信号V_in，输出端连接输出脉冲信号V_out，控制端连接检测模块的输出信号V_p；

具体地，该D触发器受检测模块的输出信号V_p的电压控制，如果V_p电压为低，那么V_out维持原来的电平状态，不受V_in的影响，如果V_p电压为高，那么V_in可以传输到输出端，使得V_in=V_out；因此，该D触发器根据检测模块的检测结果，若检测到V_in中的毛刺信号，则检测模块的输出信号V_p为低，D触发器使V_out维持原来的电平状态，所以V_in中的毛刺信号不会影响V_out，若检测到V_in中的正常信号发生变化，则检测模块的输出信号V_p为高，D触发器使V_in可以传输到输出端，使得V_in=V_out。

请参考图7，其示出了本申请实施例涉及的一种检测模块的结构示意图。如图7所示，在一种可能的实现方式中，该检测模块包括第一电阻ra、第二电阻rb、第一电容ca、第二电容cb、以及异或逻辑门B5；

该检测模块的输入端通过第一电阻ra以及第一电容ca接地；

该检测模块的输入端通过第二电阻rb以及第二电容cb接地；

该检测模块的输入端通过第一电阻ra连接至异或逻辑门B5的第一输入端；

该检测模块的输入端通过第二电阻rb连接至异或逻辑门B5的第二输入端；

该检测模块的输入端用于接入输入脉冲信号；

该异或逻辑门B5的输出端用于输出第一控制信号或第二控制信号。

在一种可能的实现方式中，该第一电阻ra的阻值与第一电容ca的电容值之间的乘积，大于第二电阻rb的阻值与第二电容cb的电容值之间的乘积。

在一种可能的实现方式中，当该第二输入端的电压大于目标电压，且该第一输入端的电压小于目标电压时，该异或逻辑门B5的输出端输出高电平的第一控制信号。

在一种可能的实现方式中，当该第二输入端的电压小于目标电压，且该第一输入端的电压大于目标电压时，该异或逻辑门B5的输出端输出高电平的第一控制信号。

在一种可能的实现方式中，当该第二输入端的电压与该第一输入端的电压均大于该目标电压时，该异或逻辑门B5的输出端输出低电平的第二控制信号。

在一种可能的实现方式中，当该第二输入端与该第一输入端的电压均小于该目标电压时，该异或逻辑门B5的输出端输出低电平的第二控制信号。

对于异或逻辑门而言，若两个输入端的电平相异，则输出为高电平1；若两个输入端的电平相同，则输出为低电平0。而在本申请实施例中输入端的所处的电平状态可以通过目标电压来确定，当输入端（也就是第一输入端与第二输入端中的任一者）电压大于目标电压时，则该输入端为高电平；当输入端的电压小于目标电压时，则该输入端为低电平。

因此当第二输入端的电压大于目标电压，且第一输入端的电压小于目标电压时，此时异或逻辑门B5的两个输入端的电平相异，异或逻辑门B5的输出端输出高电平1，也就是第一控制信号。

同理当第二输入端的电平小于目标电压，且第一输入端的电压大于目标电压时，此时异或逻辑门B5的两个输入端的电平相异，异或逻辑门B5的输出端输出高电平1，也就是第一控制信号。

而当第二输入端与第一输入端的电压均大于目标电压时，此时两个输入端的电平相同，则输出为低电平0，也就是第二控制信号。

同理当第二输入端与第一输入端的电压均小于目标电压时，此时两个输入端的电平相同，则输出为低电平0，也就是第二控制信号。

进一步的，下面分三种工作模态对检测模块的工作原理进行说明：

1、检测模块的第一种工作模态：

当输入脉冲信号由低电平变为高电平，此时第一输入端与第二输入端的电压逐渐升高，且第二输入端的电压变化速度大于该第一输入端，具体原理如下所示。

假设初始稳定状态时，输入脉冲信号V_in为低电平，故此时，第一输入端的电压V_a和第二输入端的电压V_b也为低电平，所以输出信号V_p也为低电平；

当输入脉冲信号V_in从低电平变为高电平时，在第一电阻ra和第一电容ca的作用下，第一输入端的电压V_a会慢慢变高，而不会跟输入脉冲信号V_in一样阶跃式变为高电平；同理，在第二电阻rb和第二电容cb的作用下，第二输入端的电压V_b也会慢慢变高；此时，由于ra*ca>rb*cb，因此，第一输入端的电压V_a变高的速度比第二输入端的电压V_b变高的速度慢；

当输入脉冲信号V_in变为高电平且稳定后，第一输入端的电压V_a和第二输入端的电压V_b均为高电平，所以输出信号V_p为低电平；

请参考图8，其示出了本申请实施例涉及的第一种工作模态的电压波形图。如图8所示，假设逻辑信号电压范围是0V-1V，那么当逻辑信号的电压在0V-0.5V时，该逻辑信号被认为是低电平，当逻辑信号的电压在0.5V-1V时，该逻辑信号被认为是高电平；

在t1时刻，输入脉冲信号V_in从低电平变为高电平，此时，第一输入端的电压V_a和第二输入端的电压V_b慢慢上升，第一输入端的电压V_a的上升速度比第二输入端的电压V_b的上升速度慢；图8中第一输入端的电压V_a和第二输入端的电压V_b分别在t3时刻和t2时刻上升到0.5V，显然t2<t3；

那么，当0<t<t2时，第一输入端的电压V_a和第二输入端的电压V_b都小于0.5V，即都被认为是低电平，故此时，输出信号V_p为低电平；

当t2<t<t3时，第二输入端的电压V_b大于0.5V，被认为是高电平，第一输入端的电压V_a小于0.5V，被认为是低电平，故此时，输出信号V_p为高电平；

当t>t3时，第一输入端的电压V_a和第二输入端的电压V_b都大于0.5V，即都被认为是高电平，故此时，输出信号V_p又恢复为低电平；

由上述分析可知，在检测模块的第一种工作模态中，当输入脉冲信号V_in从低电平变到高电平时，输出信号V_p会在一定的延迟后（具体时间为：t2-t1）输出一个脉冲，该脉冲的宽度为t3-t2；

2、检测模块的第二种工作模态：

当输入脉冲信号由高电平变为低电平时，此时第一输入端与该第二输入端的电压逐渐下降，且该第二输入端的电压变化速度大于该第一输入端，具体原理如下所示。

假设初始稳定状态时，输入脉冲信号V_in为高电平，故此时，第一输入端的电压V_a和第二输入端的电压V_b也为高电平，所以输出信号V_p为低电平；

当输入脉冲信号V_in从高电平变为低电平时，在第一电阻ra和第一电容ca的作用下，第一输入端的电压V_a会慢慢变低，而不会跟输入脉冲信号V_in一样阶跃式变为低电平；同理，在第二电阻rb和第二电容cb的作用下，第二输入端的电压V_b也会慢慢变低；此时，由于ra*ca>rb*cb，因此，第一输入端的电压V_a变低的速度比第二输入端的电压V_b变低的速度慢；

当输入脉冲信号V_in变为低电平且稳定后，第一输入端的电压V_a和第二输入端的电压V_b均为低电平，所以输出信号V_p也为低电平；

请参考图9，其示出了本申请实施例涉及的第二种工作模态的电压波形图。如图9所示，在t4时刻，输入脉冲信号V_in从高电平变为低电平，此时，第一输入端的电压V_a和第二输入端的电压V_b慢慢下降，第一输入端的电压V_a的下降速度比第二输入端的电压V_b的下降速度慢；图9中第一输入端的电压V_a和第二输入端的电压V_b分别在t6时刻和t5时刻下降到0.5V，显然t5<t6；

那么，当0<t<t5时，第一输入端的电压V_a和第二输入端的电压V_b都大于0.5V，即都被认为是高电平，故此时，输出信号V_p为低电平；

当t5<t<t6时，第二输入端的电压V_b小于0.5V，被认为是低电平，第一输入端的电压V_a大于0.5V，被认为是高电平，故此时，输出信号V_p为高电平；

当t>t6时，第一输入端的电压V_a和第二输入端的电压V_b都小于0.5V，即都被认为是低电平，故此时，输出信号V_p又恢复为低电平；

由上述分析可知，在检测模块的第二种工作模态中，当输入脉冲信号V_in从高电平变到低电平时，输出信号V_p会在一定的延迟后（具体时间为：t5-t4）输出一个脉冲，该脉冲的宽度为t6-t5；

3、检测模块的第三种工作模态：

请参考图10，其示出了本申请实施例涉及的第三种工作模态的电压波形图，由图10可知，输入脉冲信号V_in中除了包括正常的阶跃信号1和阶跃信号2外，还包括毛刺1和毛刺2；

由上述两种工作模态中的分析可知，在阶跃信号1和阶跃信号2之后，输出信号V_p会在一定的延迟（具体时间为：t2-t1和t5-t4）后分别输出一个脉冲信号，此时，在设计检测模块时，需要将检测模块中的延迟时间t2-t1和t5-t4设计的长一些，确保毛刺1和毛刺2的持续时间分别小于延迟时间t5-t4和t2-t1，因此，由于毛刺1和毛刺2的持续时间分别小于延迟时间t5-t4和t2-t1，故当毛刺1出现时，第一输入端的电压V_a和第二输入端的电压V_b都慢慢上升，但是由于毛刺1持续时间小于延迟时间t2-t1，因此，第一输入端的电压V_a和第二输入端的电压V_b均无法上升到0.5V，因此，第一输入端的电压V_a和第二输入端的电压V_b始终处于低电平状态，故当毛刺1出现后，输出信号V_p始终处于低电平；同理，当毛刺2出现时，第一输入端的电压V_a和第二输入端的电压V_b均无法下降到0.5V，因此，第一输入端的电压V_a和第二输入端的电压V_b始终处于高电平状态，故当毛刺2出现后，输出信号V_p始终处于低电平；

由上述分析可知，在检测模块的第三种工作模态中，当输入脉冲信号V_in中出现毛刺后，输出信号V_p为低电平。

检测模块的第三种工作模态中还包括以下特殊情况，针对图10的波形对该特殊情况进行说明：

如果毛刺出现在输出信号V_p为高电平的时间段内，即如果毛刺1出现在t2-t3时间段内或者如果毛刺2出现在t5-t6时间段内，此时，毛刺1或毛刺2可能会被传到输出端，因此，在设计检测模块时，为了避免出现这种特殊情况带来的误差，需要将检测模块中的t2-t3和t5-t6的时间设计的足够短；

综合上述三种工作模态及特殊情况可知，如果输入脉冲信号V_in发生变化，并能保持一段时间，则认为该变化是由正常的阶跃信号带来的，那么输出信号V_p会输出一个脉冲；如果输入脉冲信号V_in发生变化，但是持续时间很短，则认为该变化是由毛刺带来的，那么输出信号V_p为低；

同时，由上述分析可知，需要将检测模块中t2-t1和t5-t4的时间设计的长一些，且将t3-t2和t6-t5的时间设计的足够短；而t2-t1和t5-t4的时间由rb*cb决定，rb*cb越大，t2-t1和t5-t4的时间越长，t3-t2和t6-t5的时间由ra*ca-rb*cb决定，ra*ca-rb*cb越小，t3-t2和t6-t5的时间越短，故此时，需要在ra*ca>rb*cb的基础上，使得ra*ca和rb*cb越接近越好，两者差值的设计原理如下：

以V_a和V_in的变化关系为例，假设V_a和V_in的初始状态都为低电平，即0V，在t=0时，V_in 从低电平突变到高电平（

），此时，可得V_a的电压随时间变化的公式为：

因此，V_a的电压上升到

所需的时间可通过下式计算得到：

故由式（2）可得V_a的电压上升到

所需的时间为：

同理，如果V_a和V_in的初始状态都为

，V_in突然从

减小到0V，那么V_a减小到

的时间也为：

此时，将ra和ca分别换成rb和cb后，即可以得到当V_in突变时，V_b的电压随时间的变化关系以及V_b的电压变化到

所需的时间；

本方案中，取ra*ca>rb*cb，因此，当V_in发生突变后，V_a变化到

时间要多于V_b，此时，由附图8和附图9可知，V_in突变后V_p变高所需的时间，即

和

，实际为V_b的电压变化到

所需的时间，因此，可得：

V_p持续为高电平的时间，即

和

为V_a的电压变化到

所需的时间与V_b的电压变化到

所需的时间之差，因此，可得：

由式（5）和式（6）可得，需要在ra*ca>rb*cb的基础上，使得rb*cb越大，且ra*ca和rb*cb越接近，才能使得t2-t1和t5-t4的时间长一些，且t3-t2和t6-t5的时间足够短，从而确保该滤波方法的可靠性；

同时，可将式（5）中的值称为延迟时间，记为td，将式（6）中的值称为V_p的持续时间，记为ton；

并且，在另一种可能的实现方式中，该第一电阻的阻值与第一电容的电容值之间的乘积，小于第二电阻的阻值与第二电容的电容值之间的乘积。

此时，当该输入脉冲信号由低电平变为高电平，该第一输入端与第二输入端的电压逐渐升高，且该第二输入端的电压变化速度小于该第一输入端的电压变化速度。也就是说，当输入脉冲信号由低电平变为高电平，第一输入端的电压从低电平变化至高电平，比第二输入端的电压从低电平变化至高电平更快。

当该输入脉冲信号由高电平变为低电平时，该第一输入端与该第二输入端的电压逐渐下降，且该第二输入端的电压变化速度小于该第一输入端的电压变化速度。也就是说，当输入脉冲信号由低电平变为高电平，第一输入端的电压从高电平变化至低电平，比第二输入端的电压从高电平变化至低电平更快。

也就是说，当该第一电阻的阻值与第一电容的电容值之间的乘积，小于第二电阻的阻值与第二电容的电容值之间的乘积时，即将检测模块中的ra*ca设计为小于rb*cb也是可以实现本申请的技术方案，其原理与将ra*ca设计为大于rb*cb相同，此处不再赘述。

综上，输入脉冲信号V_in中的毛刺通过该滤波电路后可以被有效滤除；同时该滤波电路可通过对ra、ca、rb和cb的值进行调节，即可实现对滤波电路的调节。

请参考图11，其示出了本申请实施例涉及的一种集成电路芯片用滤波电路的结构示意图。如图11所示，将图6的传输模块和图7的检测模块相结合，即得到集成电路芯片用滤波电路。请参考图12，其示出了本申请实施例涉及的集成电路芯片用滤波电路的工作模态示意图。下面根据图12说明该滤波电路的工作过程：

在t=0时，假定输入脉冲信号V_in和输出脉冲信号V_out都为低电平，由于输入脉冲信号V_in没有变化，所以检测模块的输出信号V_p为低电平；

在t1时刻，输入脉冲信号V_in由低变高，根据图10可知，输出信号V_p在一个延迟后会出现一个脉冲，延迟时间即为td，那么输出信号V_p在t1+td时刻会变为高电平，持续一段时间ton后又会变回低电平；因此，在t1-t1+td时间内，输出信号V_p为低电平，故输出脉冲信号V_out保持为初始的低电平状态，t1+td时刻后，输出信号V_p变为高电平，D触发器将输入脉冲信号V_in的高电平状态传输到输出端，使得输出脉冲信号V_out变为高电平；

在t2时刻，输入脉冲信号V_in中出现毛刺，根据图10可知，此时，输出信号V_p为低电平，所以输出脉冲信号V_out保持为之前的高电平状态，不受毛刺的影响；

在t3时刻，输入脉冲信号V_in由高电平变为低电平，根据图10可知，输出信号V_p在一个延迟后会出现一个脉冲，延迟时间也为td，那么输出信号V_p在t3+td时刻会变为高电平，持续一段时间ton后又会变回低电平；因此，在t3-t3+td时间内，输出信号V_p为低电平，所以输出脉冲信号V_out保持为之前的高电平状态；在t3+td时刻后，输出信号V_p变为高电平，D触发器将输入脉冲信号V_in的低电平状态传输到输出端，使得输出脉冲信号V_out变为低电平；

在t4时刻，输入脉冲信号V_in中出现毛刺，根据图10可知，输出信号V_p保持为低电平，所以输出脉冲信号V_out保持为之前的低电平状态，不受毛刺的影响。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims

1.一种可调的逻辑信号滤波方法，其特征在于，所述方法应用于可调的逻辑信号滤波电路；所述可调的逻辑信号滤波电路中包含传输模块与检测模块；所述方法包括：

2.一种可调的逻辑信号滤波电路，其特征在于，所述可调的逻辑信号滤波电路中包含传输模块与检测模块；

3.根据权利要求2所述的电路，其特征在于，所述传输模块包括第一非门、第一与非门、第二与非门、第三与非门以及第四与非门；

所述第四与非门的输出端与所述第三与非门的第二端连接。

4.根据权利要求2所述的电路，其特征在于，所述检测模块包括第一电阻、第二电阻、第一电容、第二电容、以及异或逻辑门；

所述检测模块的输入端通过第一电阻以及第一电容接地；

所述检测模块的输入端通过第二电阻以及第二电容接地；

所述检测模块的输入端用于接入输入脉冲信号；

5.根据权利要求4所述的电路，其特征在于，所述第一电阻的阻值与第一电容的电容值之间的乘积，大于第二电阻的阻值与第二电容的电容值之间的乘积。

6.根据权利要求4所述的电路，其特征在于，所述第一电阻的阻值与第一电容的电容值之间的乘积，小于第二电阻的阻值与第二电容的电容值之间的乘积。

7.根据权利要求5所述的电路，其特征在于，当所述输入脉冲信号由低电平变为高电平，所述第一输入端与第二输入端的电压逐渐升高，且所述第二输入端的电压变化速度大于所述第一输入端的电压变化速度；

8.根据权利要求6所述的电路，其特征在于，当所述输入脉冲信号由低电平变为高电平，所述第一输入端与第二输入端的电压逐渐升高，且所述第二输入端的电压变化速度小于所述第一输入端的电压变化速度；

9.根据权利要求7或8所述的电路，其特征在于，当所述第二输入端的电压大于目标电压，且所述第一输入端的电压小于目标电压时，所述异或逻辑门的输出端输出高电平的第一控制信号。

10.根据权利要求7或8所述的电路，其特征在于，当所述第二输入端的电压小于目标电压，且所述第一输入端的电压大于目标电压时，所述异或逻辑门的输出端输出高电平的第一控制信号。

11.根据权利要求7或8所述的电路，其特征在于，当所述第二输入端的电压与所述第一输入端的电压均大于目标电压时，所述异或逻辑门的输出端输出低电平的第二控制信号。

12.根据权利要求7或8所述的电路，其特征在于，当所述第二输入端与所述第一输入端的电压均小于目标电压时，所述异或逻辑门的输出端输出低电平的第二控制信号。