CN115065217A - 一种过零检测动态延迟补偿电路 - Google Patents

一种过零检测动态延迟补偿电路 Download PDF

Info

Publication number
CN115065217A
CN115065217A CN202210615859.8A CN202210615859A CN115065217A CN 115065217 A CN115065217 A CN 115065217A CN 202210615859 A CN202210615859 A CN 202210615859A CN 115065217 A CN115065217 A CN 115065217A
Authority
CN
China
Prior art keywords
circuit
delay compensation
signal
output
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210615859.8A
Other languages
English (en)
Inventor
郭建平
陈宇棠
罗宇萱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN202210615859.8A priority Critical patent/CN115065217A/zh
Publication of CN115065217A publication Critical patent/CN115065217A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
    • H02J50/12—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling of the resonant type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Rectifiers (AREA)

Abstract

本发明申请公开了一种过零检测动态延迟补偿电路，通过设置过零检测电路，在有源整流电路的整流管源漏电流出现过零点时输出关断延迟补偿信号，以使关断延迟补偿电路根据关断延迟补偿信号产生对应的关断延迟补偿使能信号对有源整流电路进行关断延迟补偿，实现了有源整流电路的负反馈控制，提升了有源整流电路的延迟补偿效果并使延迟补偿效果可控；通过设置开启延迟补偿电路对有源整流电路的开启延迟进行补偿，结合关断延迟补偿电路形成动态延迟补偿，实现了有源整流电路开启延迟补偿和关断延迟补偿的高响应速度。本发明可广泛应用于电子技术领域。

Description

一种过零检测动态延迟补偿电路
技术领域
本发明涉及电子技术领域，尤其是一种过零检测动态延迟补偿电路。
背景技术
相比有线能量传输，无线能量传输系统实现了无电气接触式能量传输，具有传能灵活方便、即放即用以及一对多供电等特点，广泛应用于消费电子、生物医疗、物联网等领域中。近年来，得益于谐振式无线传能系统的供电距离和功率的提高，以及一对多供电技术的实现，谐振式无线传能系统相较于传统的电感式无线传能系统具有更高的灵活度和实用性。无线能量传输系统的谐振电路常用两种拓扑结构：串连-并联结构(串并型)和串联-串联结构(串串型)，其中串串型系统的稳定性更加优越。
在串串型谐振式无线传能系统中，相比起无源整流桥结构，一体式的有源整流桥结构由于整流效率的大幅提高而被广泛应用，但其电路的延迟是制约其输出功率的一大因素。基于此，自适应延迟补偿电路和动态延迟补偿电路被提出。自适应延迟补偿电路得益于其负反馈控制回路，可实现较好的延迟补偿效果，但它的建立时间通常很长；动态延迟补偿电路得益于其及时的响应速度，可实现快速的延迟补偿，但其延迟补偿效果却因为缺乏负反馈控制而变得不可控，需要人为外部调节。
发明内容
为解决上述技术问题，本发明实施例提供了一种过零检测动态延迟补偿电路。
本发明实施例所采取的技术方案是：
一种过零检测动态延迟补偿电路，包括：
有源整流电路；
过零检测电路，用于在所述有源整流电路的整流管的源漏电流出现过零点时输出关断延迟补偿信号；
动态延迟补偿电路，包括开启延迟补偿电路和关断延迟补偿电路，所述开启延迟补偿电路用于在所述有源整流电路的整流管开启时产生对应的开启延迟补偿使能信号，所述开启延迟补偿使能信号用于补偿所述有源整流电路的开启延迟；所述关断延迟补偿电路用于根据所述关断延迟补偿信号产生对应的关断延迟补偿使能信号，所述关断延迟补偿使能信号用于补偿所述有源整流电路的关断延迟。
作为一种可选的实施方式，所述的一种过零检测动态延迟补偿电路还包括有源整流启动电路、有源整流控制电路和分压电路，所述有源整流启动电路用于正常启动所述有源整流电路，所述有源整流控制电路用于使所述有源整流电路在全桥整流模式和不整流模式之间切换，所述分压电路用于对电压进行分压后给所述有源整流启动电路和所述有源整流控制电路作为输入电压。
作为一种可选的实施方式，所述有源整流控制电路包括第一比较器、第二比较器、第三比较器、第四比较器、第一选择器、第二选择器、第三选择器和第四选择器；
所述有源整流电路包括第一交流信号输入端口、第二交流信号输入端口、第一输出端口、第二输出端口、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一驱动电路、第二驱动电路、第三驱动电路和第四驱动电路；
所述第一PMOS管的源极与所述第一比较器的正相输入端连接，所述第一比较器的输出端与所述第一选择器的输入端连接，所述第一选择器的输出端与所述第一驱动电路的输入端连接，所述第一驱动电路的输出端与所述第一PMOS管的栅极连接，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管的漏极与所述第一交流信号输入端口连接，所述第一交流信号输入端口与所述第一比较器的反相输入端连接，所述第一比较器的反相输入端与所述第三比较器的反相输入端连接，所述第三比较器的输出端与所述第三选择器的输入端连接，所述第三选择器的输出端与所述第三驱动电路的输入端连接，所述第三驱动电路的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的源极与所述第三比较器的正相输入端连接，所述第三比较器的正相输入端与所述第二NMOS管的源极连接，所述第二NMOS管的源极与所述第二输出端口连接，所述第二输出端口与所述第四比较器的正相输入端连接，所述第四比较器的输出端与所述第四选择器的输入端连接，所述第四选择器的输出端与所述第四驱动电路的输入端连接，所述第四驱动电路的输出端与所述第二NMOS管的栅极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，所述第二PMOS管的漏极与所述第二交流信号输入端口连接，所述第二交流信号输入端口与所述第四比较器的反相输入端连接，所述第四比较器的反相输入端与所述第二比较器的反相输入端连接，所述第二比较器的输出端与所述第二选择器的输入端连接，所述第二选择器的输出端与所述第二驱动电路的输入端连接，所述第二驱动电路的输出端与所述第二PMOS管的栅极连接，所述第二PMOS管的源极与所述第二比较器的正相输入端连接，所述第二比较器的正相输入端与所述第一输出端口连接，所述第一输出端口与所述第一PMOS管的源极连接。
作为一种可选的实施方式，所述过零检测电路的第一输入端与所述第一交流信号输入端口连接，所述过零检测电路的第二输入端与所述第二交流信号输入端口连接，所述过零检测电路的第三输入端与所述第一驱动电路的输出端连接，所述过零检测电路的第四输入端与所述第二驱动电路的输出端连接；
所述过零检测电路在所述有源整流电路的整流管的源漏电流出现过零点时输出关断延迟补偿信号的情况包括以下至少之一：
所述过零检测电路根据所述第一交流信号输入端口的信号以及所述第一驱动电路的输出端的信号判断所述第一PMOS管的源漏电流是否出现过零点，若是，则输出所述关断延迟补偿信号；
所述过零检测电路根据所述第二交流信号输入端口的信号以及所述第二驱动电路的输出端的信号判断所述第二PMOS管的源漏电流是否出现过零点，若是，则输出所述关断延迟补偿信号。
作为一种可选的实施方式，所述关断延迟补偿电路的第一输入端与所述第三驱动电路的输出端连接，所述关断延迟补偿电路的第二输入端与所述第四驱动电路的输出端连接，所述关断延迟补偿电路的第三输入端与所述过零检测电路的输出端连接。
作为一种可选的实施方式，所述关断延迟补偿使能信号包括第一使能信号和第二使能信号，所述第一使能信号用于补偿所述第一驱动电路的输出信号以及所述第三驱动电路的输出信号的关断延迟，所述第二使能信号用于补偿所述第二驱动电路的输出信号以及所述第四驱动电路的输出信号的关断延迟；
所述关断延迟补偿电路根据所述关断延迟补偿信号输出所述第一使能信号和所述第二使能信号，所述第一使能信号输出至所述第一比较器和所述第三比较器，所述第二使能信号输出至所述第二比较器和所述第四比较器。
作为一种可选的实施方式，所述开启延迟补偿电路包括第一开启延迟补偿模块、第二开启延迟补偿模块、第三开启延迟补偿模块和第四开启延迟补偿模块；
所述第一开启延迟补偿模块的第一输入端与所述第一交流信号输入端口连接，所述第一开启延迟补偿模块的第二输入端与所述第一驱动电路的输出端连接，所述第一开启延迟补偿模块的输出端与所述第一比较器连接；所述第二开启延迟补偿模块的第一输入端与所述第二交流信号输入端口连接，所述第二开启延迟补偿模块的第二输入端与所述第二驱动电路的输出端连接，所述第二开启延迟补偿模块的输出端与所述第二比较器连接；所述第三开启延迟补偿模块的第一输入端与所述第一交流信号输入端口连接，所述第三开启延迟补偿模块的第二输入端与所述第三驱动电路的输出端连接，所述第三开启延迟补偿模块的输出端与所述第三比较器连接；所述第四开启延迟补偿模块的第一输入端与所述第二交流信号输入端口连接，所述第四开启延迟补偿模块的第二输入端与所述第四驱动电路的输出端连接，所述第二开启延迟补偿模块的输出端与所述第四比较器连接。
作为一种可选的实施方式，所述开启延迟补偿使能信号包括第三使能信号、第四使能信号、第五使能信号和第六使能信号，所述第三使能信号用于补偿所述第一驱动电路的输出信号的开启延迟，所述第四使能信号用于补偿所述第二驱动电路的输出信号的开启延迟，所述第五使能信号用于补偿所述第三驱动电路的输出信号的开启延迟，所述第六使能信号用于补偿所述第四驱动电路的输出信号的开启延迟；
所述第一开启延迟补偿模块接收到所述第一驱动电路的输出端的信号以及所述第一交流信号输入端口的信号时输出所述第三使能信号，所述第二开启延迟补偿模块接收到所述第二驱动电路的输出端的信号以及所述第二交流信号输入端口的信号时输出所述第四使能信号，所述第三开启延迟补偿模块接收到所述第三驱动电路的输出端的信号以及所述第一交流信号输入端口的信号时输出所述第五使能信号，所述第四开启延迟补偿模块接收到所述第四驱动电路的输出端的信号以及所述第二交流信号输入端口的信号时输出所述第六使能信号。
作为一种可选的实施方式，所述分压电路包括模拟电源输入端口、模拟接地输出端口、第一电阻、第二电阻、第三电阻和第四电阻，所述模拟电源输入端口通过电感与所述第一输出端口连接，所述模拟接地输出端口通过电感接地；
所述模拟电源输入端口与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端与所述模拟接地输出端口连接，所述模拟接地输出端口与所述第四电阻的第一端连接，所述第四电阻的第二端与所述第三电阻的第一端连接，所述第三电阻的第二端连接第一参考电压信号；
所述模拟电源输入端口的信号通过所述第一电阻和所述第二电阻的分压，在所述第一电阻的第二端输出反馈电压信号；
所述第一参考电压信号通过所述第三电阻和所述第四电阻的分压，在所述第三电阻的第一端输出第二参考电压信号；
所述第一参考电压信号和所述反馈电压信号为所述有源整流控制电路的输入电压，所述第二参考电压信号和所述反馈电压信号为所述有源整流启动电路的输入电压。
作为一种可选的实施方式，所述有源整流控制电路还包括第五比较器和输出稳压电路，所述有源整流启动电路包括第六比较器和启动逻辑电路；
所述第五比较器的正相输入端与所述第三电阻的第二端连接，所述第五比较器的反相输入端与所述第一电阻的第二端连接，所述第五比较器的输出端与所述输出稳压电路的输入端连接，所述输出稳压电路的输出端分别与所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器、所述第一选择器、所述第二选择器、所述第三选择器以及所述第四选择器连接；
所述第六比较器的正相输入端与所述第三电阻的第一端连接，所述第六比较器的反相输入端与所述第一电阻的第二端连接，所述第六比较器的输出端与所述启动逻辑电路的输入端连接，所述启动逻辑电阻的输出端分别与所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器、所述第一选择器、所述第二选择器、所述第三选择器以及所述第四选择器连接。
本发明实施例的过零检测动态延迟补偿电路，通过设置过零检测电路，在有源整流电路的整流管源漏电流出现过零点时输出关断延迟补偿信号，以使关断延迟补偿电路根据关断延迟补偿信号产生对应的关断延迟补偿使能信号对有源整流电路进行关断延迟补偿，实现了有源整流电路的负反馈控制，提升了有源整流电路的延迟补偿效果并使延迟补偿效果可控；通过设置开启延迟补偿电路对有源整流电路的开启延迟进行补偿，结合关断延迟补偿电路形成动态延迟补偿，实现了有源整流电路开启延迟补偿和关断延迟补偿的高响应速度。
附图说明
图1为本发明实施例过零检测动态延迟补偿电路的电路连接示意图；
图2为本发明实施例过零检测动态延迟补偿电路的工作原理波形示意图；
图3为本发明实施例过零检测动态延迟补偿电路与传统动态补偿电路的性能对比波形图；
图4为本发明实施例过零检测动态延迟补偿电路的开启动态延迟补偿和不开启动态延迟补偿的性能对比仿真图；
图5为本发明实施例过零检测动态延迟补偿电路的稳压输出V0与输出稳压电路的输出信号VCTRL的仿真图；
图6为本发明实施例过零检测动态延迟补偿电路对于无线能量接收系统的输出功率及输出效率的提升效果示意图。
附图标记：CMP1、第一比较器；CMP2、第二比较器；CMP3、第三比较器；CMP4、第四比较器；Mux1、第一选择器；Mux2、第二选择器；Mux3、第三选择器；Mux4、第四选择器；VIN1、第一交流信号输入端口；VIN2、第二交流信号输入端口；PVDD、第一输出端口；PVSS、第二输出端口；MP1、第一PMOS管；MP2、第二PMOS管；MN1、第一NMOS管；MN2、第二NMOS管；Buff1、第一驱动电路；Buff2、第二驱动电路；Buff3、第三驱动电路；Buff4、第四驱动电路；AVDD、模拟电源输入端口；AVSS、模拟接地输出端口；R1、第一电阻；R2、第二电阻；R3、第三电阻；R4、第四电阻；CMP5、第五比较器；CMP6、第六比较器。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
本申请的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
在串串型谐振式无线传能系统中，相比起无源整流桥结构，一体式的有源整流桥结构由于整流效率的大幅提高而被广泛应用，但其电路的延迟是制约其输出功率的一大因素。基于此，自适应延迟补偿电路和动态延迟补偿电路被提出。自适应延迟补偿电路得益于其负反馈控制回路，可实现较好的延迟补偿效果，但它的建立时间通常很长；动态延迟补偿电路得益于其及时的响应速度，可实现快速的延迟补偿，但其延迟补偿效果却因为缺乏负反馈控制而变得不可控，需要人为外部调节。为此，本发明实施例提出了一种过零检测动态延迟补偿电路，通过设置过零检测电路，在有源整流电路的整流管源漏电流出现过零点时输出关断延迟补偿信号，以使关断延迟补偿电路根据关断延迟补偿信号产生对应的关断延迟补偿使能信号对有源整流电路进行关断延迟补偿，实现了有源整流电路的负反馈控制，提升了有源整流电路的延迟补偿效果并使延迟补偿效果可控；通过设置开启延迟补偿电路对有源整流电路的开启延迟进行补偿，结合关断延迟补偿电路形成动态延迟补偿，实现了有源整流电路开启延迟补偿和关断延迟补偿的高响应速度。
如图1所示，本发明实施例提出了一种过零检测动态延迟补偿电路，包括：
有源整流电路；
过零检测电路，用于在所述有源整流电路的整流管的源漏电流出现过零点时输出关断延迟补偿信号；
动态延迟补偿电路，包括开启延迟补偿电路和关断延迟补偿电路，所述开启延迟补偿电路用于在所述有源整流电路的整流管开启时产生对应的开启延迟补偿使能信号，所述开启延迟补偿使能信号用于补偿所述有源整流电路的开启延迟；所述关断延迟补偿电路用于根据所述关断延迟补偿信号产生对应的关断延迟补偿使能信号，所述关断延迟补偿使能信号用于补偿所述有源整流电路的关断延迟。
其中，在本发明的一个实施例中，有源整流电路应用于无线能量接收电路中，对无线能量接收电路的输出进行整流。
具体地，过零检测电路在输入电流(所述有源整流电路的整流管的源漏电流)出现过零点时使关断延迟补偿电路输出几微秒脉宽的关断延迟补偿信号，从而补偿有源整流电路的关断延迟；开启延迟补偿电路在有源整流电路的整流管开启时产生段脉宽的开启延迟补偿信号，补偿有源整流电路的开启延迟，从而提高系统的最大输出功率。
本发明实施例的一种过零检测动态延迟补偿电路，通过设置过零检测电路，在有源整流电路的整流管源漏电流出现过零点时输出关断延迟补偿信号，以使关断延迟补偿电路根据关断延迟补偿信号产生对应的关断延迟补偿使能信号对有源整流电路进行关断延迟补偿，实现了有源整流电路的负反馈控制，提升了有源整流电路的延迟补偿效果并使延迟补偿效果可控；通过设置开启延迟补偿电路对有源整流电路的开启延迟进行补偿，结合关断延迟补偿电路形成动态延迟补偿，实现了有源整流电路开启延迟补偿和关断延迟补偿的高响应速度。
作为一种可选的实施方式，所述有源整流控制电路包括第一比较器CMP1、第二比较器CMP2、第三比较器CMP3、第四比较器CMP4、第一选择器Mux1、第二选择器Mux2、第三选择器Mux3和第四选择器Mux4；
所述有源整流电路包括第一交流信号输入端口VIN1、第二交流信号输入端口VIN2、第一输出端口PVDD、第二输出端口PVSS、第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第一驱动电路Buff1、第二驱动电路Buff2、第三驱动电路Buff3和第四驱动电路Buff4；
所述第一PMOS管MP1的源极与所述第一比较器CMP1的正相输入端连接，所述第一比较器CMP1的输出端与所述第一选择器Mux1的输入端连接，所述第一选择器Mux1的输出端与所述第一驱动电路Buff1的输入端连接，所述第一驱动电路Buff1的输出端与所述第一PMOS管MP1的栅极连接，所述第一PMOS管MP1的漏极与所述第一NMOS管MN1的漏极连接，所述第一NMOS管MN1的漏极与所述第一交流信号输入端口VIN1连接，所述第一交流信号输入端口VIN1与所述第一比较器CMP1的反相输入端连接，所述第一比较器CMP1的反相输入端与所述第三比较器CMP3的反相输入端连接，所述第三比较器CMP3的输出端与所述第三选择器Mux3的输入端连接，所述第三选择器Mux3的输出端与所述第三驱动电路Buff3的输入端连接，所述第三驱动电路Buff3的输出端与所述第一NMOS管MN1的栅极连接，所述第一NMOS管的源极MN1与所述第三比较器CMP3的正相输入端连接，所述第三比较器CMP3的正相输入端与所述第二NMOS管MN2的源极连接，所述第二NMOS管MN2的源极与所述第二输出端口PVSS连接，所述第二输出端口PVSS与所述第四比较器CMP4的正相输入端连接，所述第四比较器CMP4的输出端与所述第四选择器Mux4的输入端连接，所述第四选择器Mux4的输出端与所述第四驱动电路Buff4的输入端连接，所述第四驱动电路Buff4的输出端与所述第二NMOS管MN2的栅极连接，所述第二NMOS管MN2的漏极与所述第二PMOS管MP2的漏极连接，所述第二PMOS管MP2的漏极与所述第二交流信号输入端口VIN2连接，所述第二交流信号输入端口VIN2与所述第四比较器CMP4的反相输入端连接，所述第四比较器CMP4的反相输入端与所述第二比较器CMP2的反相输入端连接，所述第二比较器CMP2的输出端与所述第二选择器Mux2的输入端连接，所述第二选择器Mux2的输出端与所述第二驱动电路Buff2的输入端连接，所述第二驱动电路Buff2的输出端与所述第二PMOS管MP2的栅极连接，所述第二PMOS管MP2的源极与所述第二比较器CMP2的正相输入端连接，所述第二比较器CMP2的正相输入端与所述第一输出端口PVDD连接，所述第一输出端口PVDD与所述第一PMOS管MP1的源极连接。
其中，第一交流信号输入端口VIN1和第二交流信号输入端口VIN2连接无线能量接收电路的接收谐振电路。参照图1，无线能量接收电路的接收谐振电路由谐振电感LRX和谐振电容CRX串联组成；第一输出端口PVDD经寄生电感L1连接至稳压输出V0，第二输出端口PVSS经寄生电感L3接地。
作为一种可选的实施方式，所述过零检测电路的第一输入端与所述第一交流信号输入端口VIN1连接，所述过零检测电路的第二输入端与所述第二交流信号输入端口VIN2连接，所述过零检测电路的第三输入端与所述第一驱动电路的输出端(输出信号VGP1)连接，所述过零检测电路的第四输入端与所述第二驱动电路Buff2的输出端(输出信号VGP2)连接；
在本发明的实施例中，所述过零检测电路在所述有源整流电路的整流管的源漏电流出现过零点时输出关断延迟补偿信号的情况包括以下至少之一：
所述过零检测电路根据所述第一交流信号输入端口VIN1的信号以及所述第一驱动电路Buff1的输出端的信号VGP1判断所述第一PMOS管MP1的源漏电流是否出现过零点，若是，则输出所述关断延迟补偿信号；
所述过零检测电路根据所述第二交流信号输入端口VIN2的信号以及所述第二驱动电路Buff2的输出端的信号VGP2判断所述第二PMOS管MP2的源漏电流是否出现过零点，若是，则输出所述关断延迟补偿信号。
作为一种可选的实施方式，所述关断延迟补偿电路的第一输入端与所述第三驱动电路Buff3的输出端(输出信号VGN1)连接，所述关断延迟补偿电路的第二输入端与所述第四驱动电路Buff4的输出端(输出信号VGN2)连接，所述关断延迟补偿电路的第三输入端与所述过零检测电路的输出端(输出信号VZCS)连接。
作为一种可选的实施方式，所述关断延迟补偿使能信号包括第一使能信号VOFF_EN1和第二使能信号VOFF_EN2，所述第一使能信号VOFF_EN1用于补偿所述第一驱动电路Buff1的输出信号VGP1以及所述第三驱动电路Buff3的输出信号VGN1的关断延迟，所述第二使能信号VOFF_EN2用于补偿所述第二驱动电路Buff2的输出信号VGP2以及所述第四驱动电路Buff4的输出信号VGN2的关断延迟；
所述关断延迟补偿电路根据所述关断延迟补偿信号输出所述第一使能信号VOFF_EN1和所述第二使能信号VOFF_EN2，所述第一使能信号VOFF_EN1输出至所述第一比较器CMP1和所述第三比较器CMP3，所述第二使能信号VOFF_EN2输出至所述第二比较器CMP2和所述第四比较器CMP4。
作为一种可选的实施方式，所述开启延迟补偿电路包括第一开启延迟补偿模块、第二开启延迟补偿模块、第三开启延迟补偿模块和第四开启延迟补偿模块；
所述第一开启延迟补偿模块的第一输入端与所述第一交流信号输入端口VIN1连接，所述第一开启延迟补偿模块的第二输入端与所述第一驱动电路Buff1的输出端连接，所述第一开启延迟补偿模块的输出端与所述第一比较器CMP1连接；所述第二开启延迟补偿模块的第一输入端与所述第二交流信号输入端口VIN2连接，所述第二开启延迟补偿模块的第二输入端与所述第二驱动电路Buff2的输出端连接，所述第二开启延迟补偿模块的输出端与所述第二比较器CMP2连接；所述第三开启延迟补偿模块的第一输入端与所述第一交流信号输入端口VIN1连接，所述第三开启延迟补偿模块的第二输入端与所述第三驱动电路Buff3的输出端连接，所述第三开启延迟补偿模块的输出端与所述第三比较器CMP3连接；所述第四开启延迟补偿模块的第一输入端与所述第二交流信号输入端口VIN2连接，所述第四开启延迟补偿模块的第二输入端与所述第四驱动电路的输出端Buff4连接，所述第二开启延迟补偿模块的输出端与所述第四比较器CMP4连接。
作为一种可选的实施方式，所述开启延迟补偿使能信号包括第三使能信号、第四使能信号、第五使能信号和第六使能信号，所述第三使能信号用于补偿所述第一驱动电路Buff1的输出信号VGP1的开启延迟，所述第四使能信号用于补偿所述第二驱动电路Buff2的输出信号VGP2的开启延迟，所述第五使能信号用于补偿所述第三驱动电路Buff3的输出信号VGN1的开启延迟，所述第六使能信号用于补偿所述第四驱动电路Buff4的输出信号VGN2的开启延迟；
所述第一开启延迟补偿模块接收到所述第一驱动电路Buff1的输出端的信号VGP1以及所述第一交流信号输入端口VIN1的信号时输出所述第三使能信号，所述第二开启延迟补偿模块接收到所述第二驱动电路Buff2的输出端的信号VGP2以及所述第二交流信号输入端口VIN2的信号时输出所述第四使能信号，所述第三开启延迟补偿模块接收到所述第三驱动电路Buff3的输出端的信号VGN1以及所述第一交流信号输入端口VIN1的信号时输出所述第五使能信号，所述第四开启延迟补偿模块接收到所述第四驱动电路Buff4的输出端的信号VGN2以及所述第二交流信号输入端口VIN2的信号时输出所述第六使能信号。
作为一种可选的实施方式，所述分压电路包括模拟电源输入端口AVDD、模拟接地输出端口AVSS、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4，所述模拟电源输入端口AVDD通过电感与所述第一输出端口PVDD连接，所述模拟接地输出端口AVSS通过电感接地；
所述模拟电源输入端口AVDD与所述第一电阻R1的第一端连接，所述第一电阻R1的第二端与所述第二电阻R2的第一端连接，所述第二电阻R2的第二端与所述模拟接地输出端口AVSS连接，所述模拟接地输出端口AVSS与所述第四电阻R4的第一端连接，所述第四电阻R4的第二端与所述第三电阻R3的第一端连接，所述第三电阻R3的第二端连接第一参考电压信号VREF1；
所述模拟电源输入端口AVDD的信号通过所述第一电阻R1和所述第二电阻R2的分压，在所述第一电阻R1的第二端输出反馈电压信号VFB；
所述第一参考电压信号VREF1通过所述第三电阻R3和所述第四电阻R4的分压，在所述第三电阻R3的第一端输出第二参考电压信号VREF2；
在本发明的实施例中，所述第一参考电压信号VREF1和所述反馈电压信号VFB为所述有源整流控制电路的输入电压，所述第二参考电压信号VREF2和所述反馈电压信号VFB为所述有源整流启动电路的输入电压。
作为一种可选的实施方式，所述有源整流控制电路还包括第五比较器CMP5和输出稳压电路，所述有源整流启动电路包括第六比较器CMP6和启动逻辑电路；
所述第五比较器CMP5的正相输入端与所述第三电阻R3的第二端连接，所述第五比较器CMP5的反相输入端与所述第一电阻R1的第二端连接，所述第五比较器CMP5的输出端与所述输出稳压电路的输入端连接，所述输出稳压电路的输出端(输出信号VCTRL)分别与所述第一比较器CMP1、所述第二比较器CMP2、所述第三比较器CMP3、所述第四比较器CMP4、所述第一选择器Mux1、所述第二选择器Mux2、所述第三选择器Mux3以及所述第四选择器Mux4连接；
所述第六比较器CMP6的正相输入端与所述第三电阻R3的第一端连接，所述第六比较器CMP6的反相输入端与所述第一电阻R1的第二端连接，所述第六比较器CMP6的输出端(输出信号VSTUP)与所述第一比较器CMP1、所述第二比较器CMP2、所述第三比较器CMP3、所述第四比较器CMP4、所述第一选择器Mux1、所述第二选择器Mux2、所述第三选择器Mux3以及所述第四选择器Mux4连接。
图2为本发明实施例的过零检测动态延迟补偿电路的工作原理波形示意图。以第一PMOS管MP1的延迟补偿为例，观察图2可知，在没有启用本发明实施例的动态延迟补偿时，有源整流电路本身的延迟会导致第一驱动电路Buff1的输出信号VGP1无法及时开启和关断，从而导致第一PMOS管MP1的源漏电路IP出现反向电流，进而降低了系统的带负载能力。本发明实施例在第一PMOS管MP1开启时通过第一开启延迟补偿模块产生对应的开启延迟补偿信号VON_ENP1(第三使能信号)，在第一比较器CMP1中加入失调电压，以减少第一驱动电路Buff1的输出信号VGP1的开启延迟；在第一PMOS管的源漏电路IP出现过零点前/时产生对应的关断延迟补偿信号(第一使能信号VOFF_EN1)，以减少第一驱动电路Buff1的输出信号VGP1的关断延迟。
图3为本发明实施例的过零检测动态延迟补偿电路与传统动态补偿电路的性能对比波形图。以第一PMOS管MP1的延迟补偿为例，根据图3可知，由于传统动态补偿电路无法获取第一PMOS管MP1源漏电流IP的过零点时刻，传统动态补偿电路的关断延迟补偿时能信号在第一驱动电路Buff1的输出信号VGP1从高变低时便产生，需要以常开的状态保证延迟补偿电路的正常工作，一旦给第一比较器CMP1加入的失调电压过大，第一驱动电路Buff1的输出信号VGP1会在IP过零点前发生翻转，从而导致控制逻辑紊乱。本发明实施例的过零检测动态延迟补偿电路通过设置过零检测电路获取第一PMOS管MP1源漏电流IP的过零点时刻，实现了第一驱动电路Buff1的输出信号VGP1的精确地关断延迟补偿，提高了有源整流电路地可靠性和鲁棒性。
图4为本发明实施例的过零检测动态延迟补偿电路开启动态延迟补偿和不开启动态延迟补偿的性能对比仿真图。以第一PMOS管MP1的延迟补偿为例，根据图4可知，本发明实施例的过零检测动态延迟补偿电路在开启动态延迟补偿时第一驱动电路Buff1的输出信号VGP1的开启延迟和关断延迟得到了改善，其中关断延迟改善效果更明显，实现了精确的过零点关断，未出现过补偿现象，并且整体电路没有产生多余的数字开关噪声。
图5为本发明实施例的过零检测动态延迟补偿电路的稳压输出V0与输出稳压电路的输出信号VCTRL的仿真图。根据图5可知，通过输出稳压电路的输出信号VCTRL的正常翻转，实现了5V的稳压输出V0，并且实现了电路自启动(V0从0开始仿真)。
图6为本发明实施例的过零检测动态延迟补偿电路对于无线能量接收系统的输出功率及输出效率的提升效果示意图。根据图6可知，启动本发明实施例的动态延迟补偿时，无线能量接收系统实现了1000mW的输出功率，为没有开启动态延迟补偿时的输出功率的八倍，同时输出效率在125mW处提高了38.4％。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种过零检测动态延迟补偿电路，其特征在于，包括：
有源整流电路；
过零检测电路，用于在所述有源整流电路的整流管的源漏电流出现过零点时输出关断延迟补偿信号；
动态延迟补偿电路，包括开启延迟补偿电路和关断延迟补偿电路，所述开启延迟补偿电路用于在所述有源整流电路的整流管开启时产生对应的开启延迟补偿使能信号，所述开启延迟补偿使能信号用于补偿所述有源整流电路的开启延迟；所述关断延迟补偿电路用于根据所述关断延迟补偿信号产生对应的关断延迟补偿使能信号，所述关断延迟补偿使能信号用于补偿所述有源整流电路的关断延迟。
2.根据权利要求1所述的一种过零检测动态延迟补偿电路，其特征在于，还包括有源整流启动电路、有源整流控制电路和分压电路，所述有源整流启动电路用于正常启动所述有源整流电路，所述有源整流控制电路用于使所述有源整流电路在全桥整流模式和不整流模式之间切换，所述分压电路用于对电压进行分压后给所述有源整流启动电路和所述有源整流控制电路作为输入电压。
3.根据权利要求2所述的一种过零检测动态延迟补偿电路，其特征在于，所述有源整流控制电路包括第一比较器、第二比较器、第三比较器、第四比较器、第一选择器、第二选择器、第三选择器和第四选择器；
所述有源整流电路包括第一交流信号输入端口、第二交流信号输入端口、第一输出端口、第二输出端口、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一驱动电路、第二驱动电路、第三驱动电路和第四驱动电路；
所述第一PMOS管的源极与所述第一比较器的正相输入端连接，所述第一比较器的输出端与所述第一选择器的输入端连接，所述第一选择器的输出端与所述第一驱动电路的输入端连接，所述第一驱动电路的输出端与所述第一PMOS管的栅极连接，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管的漏极与所述第一交流信号输入端口连接，所述第一交流信号输入端口与所述第一比较器的反相输入端连接，所述第一比较器的反相输入端与所述第三比较器的反相输入端连接，所述第三比较器的输出端与所述第三选择器的输入端连接，所述第三选择器的输出端与所述第三驱动电路的输入端连接，所述第三驱动电路的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的源极与所述第三比较器的正相输入端连接，所述第三比较器的正相输入端与所述第二NMOS管的源极连接，所述第二NMOS管的源极与所述第二输出端口连接，所述第二输出端口与所述第四比较器的正相输入端连接，所述第四比较器的输出端与所述第四选择器的输入端连接，所述第四选择器的输出端与所述第四驱动电路的输入端连接，所述第四驱动电路的输出端与所述第二NMOS管的栅极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，所述第二PMOS管的漏极与所述第二交流信号输入端口连接，所述第二交流信号输入端口与所述第四比较器的反相输入端连接，所述第四比较器的反相输入端与所述第二比较器的反相输入端连接，所述第二比较器的输出端与所述第二选择器的输入端连接，所述第二选择器的输出端与所述第二驱动电路的输入端连接，所述第二驱动电路的输出端与所述第二PMOS管的栅极连接，所述第二PMOS管的源极与所述第二比较器的正相输入端连接，所述第二比较器的正相输入端与所述第一输出端口连接，所述第一输出端口与所述第一PMOS管的源极连接。
4.根据权利要求3所述的一种过零检测动态延迟补偿电路，其特征在于，所述过零检测电路的第一输入端与所述第一交流信号输入端口连接，所述过零检测电路的第二输入端与所述第二交流信号输入端口连接，所述过零检测电路的第三输入端与所述第一驱动电路的输出端连接，所述过零检测电路的第四输入端与所述第二驱动电路的输出端连接；
所述过零检测电路在所述有源整流电路的整流管的源漏电流出现过零点时输出关断延迟补偿信号的情况包括以下至少之一：
所述过零检测电路根据所述第一交流信号输入端口的信号以及所述第一驱动电路的输出端的信号判断所述第一PMOS管的源漏电流是否出现过零点，若是，则输出所述关断延迟补偿信号；
所述过零检测电路根据所述第二交流信号输入端口的信号以及所述第二驱动电路的输出端的信号判断所述第二PMOS管的源漏电流是否出现过零点，若是，则输出所述关断延迟补偿信号。
5.根据权利要求4所述的一种过零检测动态延迟补偿电路，其特征在于，所述关断延迟补偿电路的第一输入端与所述第三驱动电路的输出端连接，所述关断延迟补偿电路的第二输入端与所述第四驱动电路的输出端连接，所述关断延迟补偿电路的第三输入端与所述过零检测电路的输出端连接。
6.根据权利要求5所述的一种过零检测动态延迟补偿电路，其特征在于，所述关断延迟补偿使能信号包括第一使能信号和第二使能信号，所述第一使能信号用于补偿所述第一驱动电路的输出信号以及所述第三驱动电路的输出信号的关断延迟，所述第二使能信号用于补偿所述第二驱动电路的输出信号以及所述第四驱动电路的输出信号的关断延迟；
所述关断延迟补偿电路根据所述关断延迟补偿信号输出所述第一使能信号和所述第二使能信号，所述第一使能信号输出至所述第一比较器和所述第三比较器，所述第二使能信号输出至所述第二比较器和所述第四比较器。
7.根据权利要求3所述的一种过零检测动态延迟补偿电路，其特征在于，所述开启延迟补偿电路包括第一开启延迟补偿模块、第二开启延迟补偿模块、第三开启延迟补偿模块和第四开启延迟补偿模块；
所述第一开启延迟补偿模块的第一输入端与所述第一交流信号输入端口连接，所述第一开启延迟补偿模块的第二输入端与所述第一驱动电路的输出端连接，所述第一开启延迟补偿模块的输出端与所述第一比较器连接；所述第二开启延迟补偿模块的第一输入端与所述第二交流信号输入端口连接，所述第二开启延迟补偿模块的第二输入端与所述第二驱动电路的输出端连接，所述第二开启延迟补偿模块的输出端与所述第二比较器连接；所述第三开启延迟补偿模块的第一输入端与所述第一交流信号输入端口连接，所述第三开启延迟补偿模块的第二输入端与所述第三驱动电路的输出端连接，所述第三开启延迟补偿模块的输出端与所述第三比较器连接；所述第四开启延迟补偿模块的第一输入端与所述第二交流信号输入端口连接，所述第四开启延迟补偿模块的第二输入端与所述第四驱动电路的输出端连接，所述第二开启延迟补偿模块的输出端与所述第四比较器连接。
8.根据权利要求7所述的一种过零检测动态延迟补偿电路，其特征在于，所述开启延迟补偿使能信号包括第三使能信号、第四使能信号、第五使能信号和第六使能信号，所述第三使能信号用于补偿所述第一驱动电路的输出信号的开启延迟，所述第四使能信号用于补偿所述第二驱动电路的输出信号的开启延迟，所述第五使能信号用于补偿所述第三驱动电路的输出信号的开启延迟，所述第六使能信号用于补偿所述第四驱动电路的输出信号的开启延迟；
所述第一开启延迟补偿模块接收到所述第一驱动电路的输出端的信号以及所述第一交流信号输入端口的信号时输出所述第三使能信号，所述第二开启延迟补偿模块接收到所述第二驱动电路的输出端的信号以及所述第二交流信号输入端口的信号时输出所述第四使能信号，所述第三开启延迟补偿模块接收到所述第三驱动电路的输出端的信号以及所述第一交流信号输入端口的信号时输出所述第五使能信号，所述第四开启延迟补偿模块接收到所述第四驱动电路的输出端的信号以及所述第二交流信号输入端口的信号时输出所述第六使能信号。
9.根据权利要求2所述的一种过零检测动态延迟补偿电路，其特征在于，所述分压电路包括模拟电源输入端口、模拟接地输出端口、第一电阻、第二电阻、第三电阻和第四电阻，所述模拟电源输入端口通过电感与所述第一输出端口连接，所述模拟接地输出端口通过电感接地；
所述模拟电源输入端口与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端与所述模拟接地输出端口连接，所述模拟接地输出端口与所述第四电阻的第一端连接，所述第四电阻的第二端与所述第三电阻的第一端连接，所述第三电阻的第二端连接第一参考电压信号；
所述模拟电源输入端口的信号通过所述第一电阻和所述第二电阻的分压，在所述第一电阻的第二端输出反馈电压信号；
所述第一参考电压信号通过所述第三电阻和所述第四电阻的分压，在所述第三电阻的第一端输出第二参考电压信号；
所述第一参考电压信号和所述反馈电压信号为所述有源整流控制电路的输入电压，所述第二参考电压信号和所述反馈电压信号为所述有源整流启动电路的输入电压。
10.根据权利要求9所述的一种过零检测动态延迟补偿电路，其特征在于，所述有源整流控制电路还包括第五比较器和输出稳压电路，所述有源整流启动电路包括第六比较器和启动逻辑电路；
所述第五比较器的正相输入端与所述第三电阻的第二端连接，所述第五比较器的反相输入端与所述第一电阻的第二端连接，所述第五比较器的输出端与所述输出稳压电路的输入端连接，所述输出稳压电路的输出端分别与所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器、所述第一选择器、所述第二选择器、所述第三选择器以及所述第四选择器连接；
所述第六比较器的正相输入端与所述第三电阻的第一端连接，所述第六比较器的反相输入端与所述第一电阻的第二端连接，所述第六比较器的输出端与所述启动逻辑电路的输入端连接，所述启动逻辑电阻的输出端分别与所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器、所述第一选择器、所述第二选择器、所述第三选择器以及所述第四选择器连接。
CN202210615859.8A 2022-06-01 2022-06-01 一种过零检测动态延迟补偿电路 Pending CN115065217A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210615859.8A CN115065217A (zh) 2022-06-01 2022-06-01 一种过零检测动态延迟补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210615859.8A CN115065217A (zh) 2022-06-01 2022-06-01 一种过零检测动态延迟补偿电路

Publications (1)

Publication Number Publication Date
CN115065217A true CN115065217A (zh) 2022-09-16

Family

ID=83199117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210615859.8A Pending CN115065217A (zh) 2022-06-01 2022-06-01 一种过零检测动态延迟补偿电路

Country Status (1)

Country Link
CN (1) CN115065217A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116735948A (zh) * 2023-08-14 2023-09-12 深圳市思远半导体有限公司 一种过零检测电路和开关电源

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116735948A (zh) * 2023-08-14 2023-09-12 深圳市思远半导体有限公司 一种过零检测电路和开关电源
CN116735948B (zh) * 2023-08-14 2023-12-15 深圳市思远半导体有限公司 一种过零检测电路和开关电源

Similar Documents

Publication Publication Date Title
US7193866B1 (en) Half-bridge LLC resonant converter with a synchronous rectification function
US20060145746A1 (en) On chip power supply
US10985743B2 (en) Low-power-consumption high-speed zero-current switch
US11750106B2 (en) H-bridge gate control apparatus
WO2023065789A1 (zh) 驱动电路及相关产品
CN103580490A (zh) Dc-dc转换器
CN112311103A (zh) 整流电路
CN115065217A (zh) 一种过零检测动态延迟补偿电路
EP3934074B1 (en) Power supply device without ringing effect
US11205957B2 (en) Boost converter
CN111414033B (zh) 一种低压降稳压器和相关方法
CN106026719B (zh) P-sshi有源整流电路及自供电电子设备
CN111740619A (zh) 带有同步整流功能的cmos整流电路、电路补偿方法及整流器
US9106129B2 (en) Self-driven synchronous rectifier drive circuit, method of operation thereof and power converter incorporating the same
JP2010051115A (ja) 整流制御装置、全波整流回路、受電装置および無接点電力伝送システム
Disney et al. 180nm HVIC technology for digital AC/DC power conversion
US11831238B2 (en) Power conversion system
CN113676025B (zh) 驱动电路、控制芯片电路、电源适配器及电子设备
CN115296530A (zh) 一种电源管理芯片
US11258362B2 (en) Boost converter
US11165348B2 (en) Boost converter with high output efficiency
US20230318466A1 (en) Power supply device for suppressing noise
CN113014107B (zh) 一种隔离电源
CN212850305U (zh) 带有同步整流功能的cmos整流电路及整流器
JP2017143382A (ja) スイッチング回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination