CN115048899B - 模数转换器的电路结构、模数转换器及芯片 - Google Patents

模数转换器的电路结构、模数转换器及芯片 Download PDF

Info

Publication number
CN115048899B
CN115048899B CN202210960748.0A CN202210960748A CN115048899B CN 115048899 B CN115048899 B CN 115048899B CN 202210960748 A CN202210960748 A CN 202210960748A CN 115048899 B CN115048899 B CN 115048899B
Authority
CN
China
Prior art keywords
digital
sub
area
modules
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210960748.0A
Other languages
English (en)
Other versions
CN115048899A (zh
Inventor
许强
李德建
刘亮
董长征
马永旺
尹兆晨
赵秀斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Smartchip Semiconductor Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Smartchip Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Smartchip Semiconductor Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202210960748.0A priority Critical patent/CN115048899B/zh
Publication of CN115048899A publication Critical patent/CN115048899A/zh
Application granted granted Critical
Publication of CN115048899B publication Critical patent/CN115048899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请提供一种模数转换器的电路结构、模数转换器及芯片。模数转换器的电路结构包括:第一版图区,包括多个电容模块及电容信号线,电容信号线用于连接多个电容模块;环绕第一版图区的第二版图区,包括多个传输模块、多个数字模块及连接多个数字模块的数字信号线,电容模块通过传输模块与数字模块连接;其中:外部的模拟信号经传输模块进入数字模块后转换为数字信号,数字信号经传输模块进入电容模块处理后输出。本申请的模数转换器的电路结构、模数转换器及芯片通过第二版图区环绕第一版图区,以使第二版图区形成抗干扰屏障,保护位于第一版图去的电容模块处理的信号不受干扰,使模数转换器输出的测量读数具有较高的精度。

Description

模数转换器的电路结构、模数转换器及芯片
技术领域
本申请涉及芯片技术领域,更具体而言,涉及一种模数转换器的电路结构、模数转换器及芯片。
背景技术
测温电路是由PNP检测电路、模数转换器、及数字电路组成,模数转换器的性能会影响测温的精准度。模数转换器的数字滤波器结构相对复杂,走线繁多,信号之间的串扰影响很大,对测温精度的影响较大。
发明内容
本申请实施方式提供一种模数转换器的电路结构、模数转换器及芯片。
本申请实施方式提供的模数转换器的电路结构包括:第一版图区,包括多个电容模块及电容信号线,所述电容信号线用于连接多个所述电容模块;环绕所述第一版图区的第二版图区,包括多个传输模块、多个数字模块及连接多个所述数字模块的数字信号线,所述电容模块通过所述传输模块与所述数字模块连接;其中:外部的模拟信号经所述传输模块进入所述数字模块后转换为数字信号,所述数字信号经所述传输模块进入所述电容模块处理后输出。
在某些实施方式中,所述模数转换器包括第一金属层和第二金属层,所述第二版图区设置于所述第一金属层,所述第一版图区设置于所述第二金属层,所述数字信号线和所述电容信号线彼此相隔绝。
在某些实施方式中,所述第二版图区包括彼此间隔的第一子区和第二子区,所述第一子区和所述第二子区均包括多个所述数字模块,所述第一版图区位于所述第一子区和所述第二子区之间。
在某些实施方式中,所述数字信号线连接所述第一子区和所述第二自区的多个所述数字模块,所述数字信号线环绕所述第一子区、所述第二子区及所述第一版图区。
在某些实施方式中,所述第一子区和所述第二子区的多个所述数字模块彼此间隔排列,每个所述数字模块与一个所述传输模块对准。
在某些实施方式中,每个所述传输模块与至少一个所述电容模块对准,所述第一子区的所述数字模块与所述第二子区的所述数字模块之间的空隙对准,所述第二子区的所述数字模块与所述第一子区的所述数字模块之间的空隙对准。
在某些实施方式中,多个所述电容模块包括多个冗余电容及多个工作电容,多个所述冗余电容包围多个所述工作电容,所述电容信号线与所述工作电容连接。
在某些实施方式中,多个所述工作电容之间彼此间隔,所述电容信号线沿第一方向设置于所述工作电容之间的空隙,所述工作电容沿第一方向与所述传输模块对准。
在某些实施方式中,所述第二版图区包括彼此间隔的第一子区和第二子区,所述第一子区和所述第二子区均包括多个彼此间隔的所述数字模块及与所述数字模块对准的所述传输模块。
在某些实施方式中,所述第一子区的多个所述数字模块和所述第二子区的多个所述数字模块沿第二方向彼此交错排布,与所述第一子区的所述传输模块对准的所述工作电容和与所述第二子区的所述传输模块对准的所述工作电容沿第二方向依次交替排布。
在某些实施方式中,所述电容模块呈矩阵排布,奇数列的所述工作电容和偶数列的所述工作电容沿第二方向依次交替排布,每个所述传输模块与沿第一方向的同一竖列的所述工作电容对准并连接,每个所述数字模块与一个所述传输模块对准并连接。
在某些实施方式中,奇数列的所述工作电容与所述第一子区的数字模块对准,偶数列的所述工作电容与第二子区的所述数字模块对准。
在某些实施方式中,所述第一版图区包括靠近所述第一子区的第三子区和靠近所述第二子区的第四子区,所述电容信号线包括第一信号线和第二信号线,所述第一信号线连接所述第三子区内的所述工作电容,输出第一信号,所述第二信号线连接所述第四子区内的所述工作电容,输出第二信号。
在某些实施方式中,每个所述传输模块均连接一条所述第一信号线和一条所述第二信号线,与所述传输模块对准的所述工作电容位于所述传输模块连接的所述第一信号线和所述第二信号线之间。
在某些实施方式中,所述第一版图区包括连接每条所述第一信号线的第一输出线,及连接每条所述第二信号线的第二输出线,所述第一输出线位于所述第三子区,用于向外部电路输出所述第一信号,所述第二输出线位于所述第四子区,用于向外部电路输出所述第二信号。
在某些实施方式中,所述第三子区包括沿第二方向排列的两行所述工作电容,所述第四子区包括沿第二方向排列的两行所述工作电容。
在某些实施方式中,每个所述传输模块均沿第一方向与一个所述数字模块、两个所述第三子区的工作电容、及两个所述第四子区的工作电容对准。
本申请实施方式提供的模数转换器包括:第一区,包括多个电容模块及电容信号线,所述电容信号线用于连接多个所述电容模块;环绕所述第一区的第二区,包括多个传输模块、多个数字模块及连接多个所述数字模块的数字信号线,所述电容模块通过所述传输模块与所述数字模块连接;其中:外部的模拟信号经所述传输模块进入所述数字模块后转换为数字信号,所述数字信号经所述传输模块进入所述电容模块处理后输出。
本申请实施方式提供的芯片包括:芯片本体,及设置于所述芯片本体的:PNP晶体管,用于测量温度生成模拟信号;模数转换器,用于将所述模拟信号转换为数字信号;及数字电路,用于输出所述数字信号。模式转换器包括:第一区,包括多个电容模块及电容信号线,所述电容信号线用于连接多个所述电容模块;环绕所述第一区的第二区,包括多个传输模块、多个数字模块及连接多个所述数字模块的数字信号线,所述电容模块通过所述传输模块与所述数字模块连接;其中:外部的模拟信号经所述传输模块进入所述数字模块后转换为数字信号,所述数字信号经所述传输模块进入所述电容模块处理后输出。
本申请的模数转换器的电路结构、模数转换器及芯片通过第二版图区环绕第一版图区,以使第二版图区形成抗干扰屏障,保护位于第一版图去的电容模块处理的信号不受干扰,使模数转换器输出的测量读数具有较高的精度。
本申请的实施方式的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实施方式的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解,其中:
图1是本申请某些实施方式的模数转换器的电路结构的部分示意图;
图2是本申请某些实施方式的模数转换器的电路结构的部分结构示意图;
图3是本申请某些实施方式的数字模块和传输模块的版图示意图;
图4是本申请某些实施方式的模数转换器的结构示意图;
图5是本申请某些实施方式的芯片的结构示意图。
具体实施方式
下面详细描述本申请的实施方式,实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
在本申请的描述中,需要理解的是,术语“厚度”、“上”、 “顶”、“底”、“内”、“外”、等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。
请参阅图1及图2,本申请实施方式提供一种模数转换器的电路结构100,包括第一版图区D1及环绕第一版图区D1的第二版图区D2。图1示意电路结构100的一部分,图1右侧截去的部分为一些重复的元件或线路。图2是图1的结构示意图,省略号代表省略的重复元件或线路。
第一版图区D1包括多个电容模块10及电容信号线20,电容信号线20用于连接多个电容模块10。第二版图区D2包括多个传输模块30、多个数字模块40及连接多个数字模块40的数字信号线50,电容模块10通过传输模块30与数字模块40连接。其中,外部的模拟信号经传输模块30进入数字模块40后转换为数字信号,数字信号经传输模块30进入电容模块10处理后输出。数字信号线50包括多条,图2为便于展示仅示意3条数字信号线50,在其他实施例中数字信号线50的数量还可以为2条、4条、5条或更多条,在此不做限制。
第二版图区D2环绕第一版图区D1的外围,使位于第一版图区D1的电容模块10能够远离外界信号的干扰。数字模块40的数字信号线50环绕在电容模块10外围,数字信号的抗干扰能力强,从而环绕在电容模块10外围的数字信号线50能够形成抗干扰的屏障,保护第一版图区D1的电容模块10处理的信号不受干扰。并且,数字信号线50绕开电容模块10的位置,能够防止数字信号线50对电容模块10造成噪声干扰。
在某些实施方式中,电容模块10用于滤波,以输出干净、准确的信号。本申请的实施方式中,第二版图区D2将电容模块10输出的信号与外部信号分隔开,能够降低位于第一版图区D1的电容模块10受到的信号干扰,以确保输出的信号准确。
在某些实施方式中,外部的模拟信号是测量信号,经过模数转换器转换为数字信号,以获取测量读数。例如,测量信号可以为测温信号、测压信号、侧流量信号等,在此不作限制。本申请的实施方式中,模数转换器的电路结构100通过第二版图区D2环绕第一版图区D1,以使第二版图区D2形成抗干扰屏障,保护位于第一版图去的电容模块10处理的信号不受干扰,使模数转换器输出的测量读数具有较高的精度。
下面结合附图对模数转换器的电路结构100做进一步地说明。
在某些实施方式中,模数转换器包括层叠设置的第一金属层和第二金属层,第二版图区D2设置于第一金属层,第一版图区D1设置于第二金属层,即,数字模块40和传输模块30与电容模块10分别设置于不同的金属层,数字信号线50和电容信号线20彼此相隔绝。如此,能够降低模数转换器中出现天线效应的风险。
请参阅图3,在某些实施方式中,每个数字模块40与一个传输模块30连接,外部的模拟信号通过传输模块30输入数字模块40。传输模块30还能够根据控制选择性地使数字模块40对模拟信号进行处理后获取的数字信号通过,以使数字信号通过传输模块30进入电容模块10进行处理。
请参阅图1及图2,在某些实施方式中,第二版图区D2包括彼此间隔的第一子区Z1和第二子区Z2,第一子区Z1和第二子区Z2均包括多个数字模块40,第一版图区D1位于第一子区Z1和第二子区Z2之间。例如,在图3示意的实施例中,第一子区Z1和第二子区Z2分别位于第一版图区D1的上方和下方,以通过数字模块40包裹第一版图区D1的电容模块10,使电容模块10远离外界信号的干扰。
请参阅图1及图2,在某些实施方式中,数字信号线50连接第一子区Z1和第二自区的多个数字模块40,数字信号线50环绕第一子区Z1、第二子区Z2及第一版图区D1。例如,在图3示意的实施例中,数字信号线50从第一版图区D1的侧面经过,连接第一子区Z1和第二子区Z2的数字模块40,并包围数字模块40和电容模块10,形成信号隔离层,隔离外界信号的干扰。
请参阅图1及图2,在某些实施方式中,第一子区Z1和第二子区Z2的多个数字模块40彼此间隔排列。如此,能够降低相邻的数字模块40之间的信号串扰。其中,每个数字模块40与一个传输模块30对准,每个传输模块30与至少一个电容模块10对准。数字模块40与电容模块10通过传输模块30连接,数字模块40和电容模块10均与传输模块30对准,能够节省版图空间,减少走线长度。
请参阅图1及图2,在某些实施方式中,第一子区Z1的数字模块40与第二子区Z2的数字模块40之间的空隙对准,第二子区Z2的数字模块40与第一子区Z1的数字模块40之间的空隙对准。由于每个数字模块40和传输模块30的所占空间比每个电容模块10的所占空间大,因此,数字模块40和传输模块30沿第二方向X难以实现与电容模块10相同密度的排布。以数字模块40沿第二方向X横向排布为例,在第一子区Z1横向排布的多个数字模块40之间的间隙中,存在无法与第一子区Z1的数字模块40对准的电容模块10,而第二子区Z2的数字模块40与第一子区Z1的数字模块40之间的空隙对准,因此,无法与第一子区Z1的数字模块40对准的电容模块10能够与第二子区Z2的数字模块40对准同理,无法与第二子区Z2的数字模块40对准的电容模块10,能够与第一子区Z1的数字模块40对准。从而,第一子区Z1和第二子区Z2的数字模块40沿第二方向X交错排布,能够确保每个电容模块10均能够与数字模块40对准。
请参阅图1及图2,在某些实施方式中,多个电容模块10包括多个冗余电容11及多个工作电容12,多个冗余电容11包围多个工作电容12,电容信号线20与工作电容12连接,冗余电容11接地。冗余电容11即dummy电容,用于隔离保护工作电容12,以及消除第一版图区D1的信号串扰。在模数传感器工作时,冗余电容11不处理数据,数字模块40通过传输模块30与工作电容12连接,将数字信号传输至工作电容12进行处理。
请参阅图1及图2,在一个实施例中,第一版图区D1的多个电容模块10呈矩阵排布,矩阵外围一周的电容模块10为冗余电容11,被冗余电容11包围在内的是工作电容12,冗余电容11能够为工作电容12抵挡部分信号干扰,起到屏蔽信号的作用。
请参阅图1及图2,在某些实施方式中,多个工作电容12之间彼此间隔,电容信号线20沿第一方向Y设置于工作电容12之间的空隙,工作电容12沿第一方向Y与传输模块30对准。
请参阅图2,在一个实施例中,工作电容12通过电容支线21连接电容信号线20。多个工作电容12呈矩阵排布,水平和竖直方向相邻的工作电容12均彼此间隔,相邻的工作电容12之间的间隙设置电容信号线20和电容支线21的走线。请结合图3,位于第一方向Y同一列的工作电容12与一个传输模块30对准,同一列的工作电容12通过同一条电容信号线20与该传输模块30连接。
请参阅图1及图2,在某些实施方式中,第一子区Z1的数字模块40与第二子区Z2的相邻的数字模块40之间的空隙对准,第二子区Z2的数字模块40与第一子区Z1的相邻的数字模块40之间的空隙对准,第一子区Z1的多个数字模块40和第二子区Z2的多个数字模块40沿第二方向X彼此交错排布,第一子区Z1和第二子区Z2的数字模块40均分别对应一个传输模块30。其中,与第一子区Z1的传输模块30对准的工作电容12和与第二子区Z2的传输模块30对准的工作电容12沿第二方向X依次交替排布。如此,能够在确保每个工作电容12均与一个传输模块30和一个数字模块40对准的情况下,节省版图空间。
请参阅图1及图2,在一个实施例中,电容模块10呈矩阵排布,能节省空间的占用。每个传输模块30与沿第一方向Y的同一竖列的工作电容12对准并连接,每个数字模块40与一个传输模块30对准并连接。第一子区Z1的多个数字模块40沿第二方向X彼此间隔排列,每个数字模块40与同一竖列的工作电容12对准;第二子区Z2的多个数字模块40沿第二方向X彼此间隔排列,每个数字模块40与同一竖列的工作电容12对准,其中,第一子区Z1的数字模块40与第二子区Z2的数字模块40之间的空隙对准而沿第二方向X彼此交错排布,从而,第一子区Z1的数字模块40和第二子区Z2的数字模块40分别与不同竖列的电容模块10对准,即,相邻竖列的工作电容12依次交替与第一子区Z1的数字模块40和第二子区Z2的数字模块40对准。例如,奇数列的工作电容12和偶数列的工作电容12沿第二方向X依次交替排布,奇数列的工作电容12与第一子区Z1的数字模块40对准,偶数列的工作电容12与第二子区Z2的数字模块40对准。如此,在第二版图区D2的数字模块40能够形成信号屏蔽层保护第一版图区D1的工作电容12不受外界信号干扰的情况下,还能够确保每个工作电容12均能够与传输模块30及数字模块40对准,以节省版图空间,以及便于设置电容信号线20的走线。
请参阅图1及图2,在某些实施方式中,第一版图区D1包括靠近第一子区Z1的第三子区Z3和靠近第二子区Z2的第四子区Z4,电容信号线20包括第一信号线22和第二信号线23,第一信号线22连接第三子区Z3内的工作电容12,输出第一信号,第二信号线23连接第四子区Z4内的工作电容12,输出第二信号。如此,工作电容12被分为位于第三子区Z3和第四子区Z4的两部分,第一信号线22只与第三子区Z3的工作电容12连接,第一信号为第三子区Z3的工作电容12过滤处理后的信号,第二信号线23只与第四子区Z4的工作电容12连接,第二信号为第四子区Z4的工作电容12过滤处理后的信号,第一信号线22和第二信号线23不会互相影响,能够降低第一信号和第二信号之间的串扰。
请参阅图2,在某些实施方式中,每个传输模块30均连接一条第一信号线22和一条第二信号线23。与传输模块30对准的工作电容12位于该传输模块30连接的第一信号线22和第二信号线23之间。即,同一竖列的工作电容12与该竖列工作电容12对准的传输模块30连接,其中,位于第三子区Z3的工作电容12通过第一信号线22与该传输模块30连接,位于第四子区Z4的工作电容12通过第二信号线23与该传输模块30连接。
请参阅图1及图2,在某些实施方式中,与第一子区Z1的传输模块30对准的工作电容12和与第二子区Z2的传输模块30对准的工作电容12沿第二方向X依次交替排布。因此,相邻的两竖列工作电容12之间设有一条第一信号线22和一条第二信号线23,分别与第二子区Z2的传输模块30和第一子区Z1的传输模块30连接。如此,同一传输模块30的数字信号能够分别经过第三子区Z3和第四子区Z4的工作电容12处理,分别输出第一信号和第二信号,第一信号线22和第二信号线23之间互不干扰,能够降低第一信号和第二信号的寄生。并且,本实施方式的版图中元件和走线的排布较为紧凑,能够节省版图空间。
请参阅图2,在某些实施方式中,第一版图区D1包括连接每条第一信号线22的第一输出线24,及连接每条第二信号线23的第二输出线25。第一输出线24位于第三子区Z3,能够与外部电路或设备连接,以向外部电路或设备输出第一信号。第二输出线25位于第四子区Z4,能够与外部电路或设备连接,以向外部电路或设备输出第二信号。请结合图3,在某些实施方式中,数字信号线50环绕第一版图区D1的上侧、左侧、下侧,将第一版图区D1的电容模块10与外界隔离,且数字信号线50空出第一版图区D1的右侧,使第一输出线24和第二输出线25能够从第一版图区D1的右侧与外部电路连接。如此,第一信号和第二信号分别处于第三子区Z3和第四子区Z4,第三子区Z3和第四子区Z4的工作电容12彼此隔离、第一输出线24和第二输出线25也彼此隔离,第一信号和第二信号之间的间隔距离较大,寄生影响较小,精度较高。
请参阅图1及图2,在某些实施方式中,连接同一传输模块30的第三子区Z3的工作电容12和第四子区Z4的工作电容12数量相同。即,连接同一传输模块30的第一信号线22和第二信号线23中,第一信号线22连接的工作电容12数量与第一信号线22连接的工作电容12数量相同。因此,第一信号和第二信号在模数转换器内从输入到输出的环境基本一致:经过相同的数字模块40、传输模块30、及相同数量的电容模块10处理。并且,第一信号线22和第二信号线23的线阻基本一致,第一输出线24和第二输出线25的线阻基本一致,第一信号和第二信号所受的寄生影响也基本一致,使第一信号和第二信号具有较高的匹配精度。在输入模数转换器的模拟信号变化时,引起第一信号和第二信号对应产生的变化基本一致,使模数转换器具有较高的转化精度。
在一个实施例中,输入模数转换器的模拟信号为测温信号,模数转换器输出的第一信号和第二信号为测温信号的数字信号。本申请实施方式的模数转换器的电路结构100中,通过第二版图区D2的数字模块40和数字信号线50对电容模块10的隔离,以及冗余电容11对工作电容12的隔离,能够降低第一信号和第二信号受外部信号的影响,使第一信号和第二信号受外部环境影响的一致性较高;通过第一版图区D1和第二版图区D2的数字模块40、传输模块30、电容模块10、及电容信号线20的版图排布,使第一信号和第二信号受模数转换器内部环境影响的一致性较高。从而,第一信号和第二信号具有较高的匹配精度,在温度变化导致测温信号改变时,模数转换器输出的第一信号和第二信号对应的温度数据变化接近,即温度变化前后第一信号和第二信号对应的温度数据差值接近。
请参阅图1及图2,在某些实施方式中,第三子区Z3包括沿第二方向X排列的两行工作电容12,第四子区Z4包括沿第二方向X排列的两行工作电容12,每个传输模块30均沿第一方向Y与一个数字模块40、两个第三子区Z3的工作电容12、及两个第四子区Z4的工作电容12对准。如此,相较于第三子区Z3和第四子区Z4分别仅包括第二方向X排列的单行工作电容12的排布方式,第一信号与第二信号之间的间隔跟大,能够进一步降低第一信号和第二信号的窜扰,提高第一信号和第二信号的精度。
例如,请参阅图2,电容模块10呈矩阵排布。其中,矩阵外围一周为冗余电容11,冗余电容11包围四行工作电容12,靠近第一子区Z1的两行工作电容12属于第三子区Z3,靠近第二子区Z2的两行工作电容12属于第四子区Z4。在一个实施例中,传输模块C1、传输模块C2、传输模块C3,分别与数字模块S1、数字模块S2、数字模块CS3对准。第三子区Z3的工作电容12包括电容A1、电容A2、电容A3、电容A4、电容A5、电容A6,第四子区Z4的工作电容12包括电容B1、电容B2、电容B3、电容B4、电容B5、电容B6。第一信号线22包括第一信号线L1、第一信号线L3、第一信号线L5,第二信号线23包括第二信号线L2、第二信号线L4、第二信号线L6。其中,电容A1、电容A2、电容B1、电容B2、沿第一方向Y与传输模块C1对准,传输模块C1与第一信号线L1和第二信号线L2连接,电容A1和电容A2与第一信号线L1连接,电容B1和电容B2与第二信号线L2连接。电容A3、电容A4、电容B3、电容B4、沿第一方向Y与传输模块C2对准,传输模块C2与第一信号线L3和第二信号线L4连接,电容A3和电容A4与第一信号线L3连接,电容B3和电容B4与第二信号线L4连接。电容A5、电容A6、电容B5、电容B6、沿第一方向Y与传输模块C3对准,传输模块C3与第一信号线L5和第二信号线L6连接,电容A5和电容A6与第一信号线L5连接,电容B5和电容B6与第二信号线L6连接。第二信号线L2和第一信号线L3位于电容A1、电容A2、电容B1、电容B2组成的竖列和电容A3、电容A4、电容B3、电容B4组成的竖列之间。第二信号线L4和第一信号线L5位于电容A3、电容A4、电容B3、电容B4组成的竖列和电容A5、电容A6、电容B5、电容B6组成的竖列之间。第一输出线24连接第一信号线L1、第一信号线L3、第一信号线L5,第二输出线25连接第二信号线L2、第二信号线L4、第二信号线L6。如此,对于第一信号线L1、第一信号线L3、第一信号线L5,实际起作用的部分位于第三子区Z3;对于第二信号线L2、第二信号线L4、第二信号线L6,实际起作用的部分位于第四子区Z4,第一信号线22和第二信号线23不会互相影响,寄生情况基本一致,且走线紧凑,走线长度较短,能够降低天线效应的风险。第三子区Z3的工作电容12和第四子区Z4的工作电容12均为相同的电容,电容的匹配关系高,使模数转换器输出的第一信号和第二信号具有较高的匹配精度。
请参阅图4,本申请还提供一种模数转换器1000,模数转换器包括基板200及设置于基板200的第一区D1、及环绕第一区D1的第二区D2。第一区D1包括多个电容模块10及电容信号线20,电容信号线20用于连接多个电容模块10。第二区D2包括多个传输模块30、多个数字模块40及连接多个数字模块40的数字信号线50,电容模块10通过传输模块30与数字模块40连接。其中,外部的模拟信号经传输模块30进入数字模块40后转换为数字信号,数字信号经传输模块30进入电容模块10处理后输出。
请结合图1,本申请实施方式的模数转换器的电路结构100可应用于模数转换器1000,电路结构100中的第一版图区D1对应模数转换器1000的第一区D1,电路结构100中的第二版图区D2对应模数转换器的第二区D2。即,模数转换器1000的第一区D1和第二区D2可以是上述任一实施方式中的第一版图区D1和第二版图区D2,在此不做赘述。
在某些实施方式中,基板200包括第一金属层和第二金属层,第二区D2设置于第一金属层,第一区D1设置于第二金属层,数字信号线50和电容信号线20彼此相隔绝。
在某些实施方式中,模数转换器1000将外部的模拟信号转换为第一信号和第二信号输出,第一信号和第二信号为数字信号。本申请实施方式的模数转换器1000中,通过第二区D2的数字模块40和数字信号线50对电容模块10的隔离,以及冗余电容11对工作电容12的隔离,能够降低第一信号和第二信号受外部信号的影响,使第一信号和第二信号受外部环境影响的一致性较高;通过第一版图区D1和第二版图区D2的数字模块40、传输模块30、电容模块10、及电容信号线20的版图排布,使第一信号和第二信号受模数转换器1000内部环境影响的一致性较高。从而,第一信号和第二信号具有较高的匹配精度。第一信号和第二信号对应的电容信号线20(第一信号线22和第二信号线23)之间互不干扰,第一信号和第二信号分别处于第二区D2的第三子区Z3和第四子区Z4,寄生影响较小。从而,模数转换器1000能够输出干净、准确的信号。
请参阅图5,本申请还提供一种芯片4000。芯片4000包括芯片本体4001,及设置于芯片本体4001的PNP晶体管2000、模数转换器1000、及数字电路3000。请结合图4,模数转换器1000可以是上述任一实施例中的模数转换器1000,在此不做赘述。请结合图1,上述任一实施方式中的电路结构100可应用于芯片4000的模数转换器1000,在此不做赘述。
其中,芯片4000可以是测量芯片,例如测温芯片、测压芯片、测距芯片等,在此不作限制。芯片4000能够输出测量数据对应的数字信号。下文以芯片4000是测温芯片为例进行说明。
数字电路3000输出的数字信号表征PNP晶体管2000所测量的温度值。在某些实施方式中,模数转换器1000生成第一信号和第二信号,模数转换器1000的第一区D1对第二区D2的电容模块10形成屏蔽层,能够较好地屏蔽芯片4000外部的信号干扰、以及芯片的PNP晶体管2000、数字电路3000或其他电路产生的信号对模数转换器1000的干扰。模数转换器1000的第二区D2的电容模块10具有较高的一致性,第一信号和第二信号对应的电容信号线20之间互不干扰,寄生影响较小。从而,芯片4000能够输出干净、准确的测温数字信号。
在本说明书的描述中,参考术语“某些实施方式”、“一个例子中”、“示例地”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本申请的实施方式,可以理解的是,上述实施方式是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在本申请的范围内可以对上述实施方式进行变化、修改、替换和变型。

Claims (18)

1.一种模数转换器的电路结构,其特征在于,包括:
设置于第一金属层的第一版图区,包括多个电容模块及电容信号线,所述电容信号线用于连接多个所述电容模块;及
设置于第二金属层并环绕所述第一版图区的第二版图区,包括多个传输模块、多个数字模块及连接多个所述数字模块的数字信号线,所述数字信号线和所述电容信号线彼此相隔绝,所述电容模块通过所述传输模块与所述数字模块连接;其中:
外部的模拟信号经所述传输模块进入所述数字模块后转换为数字信号,所述数字信号经所述传输模块进入所述电容模块处理后输出。
2.根据权利要求1所述的电路结构,其特征在于,所述第二版图区包括彼此间隔的第一子区和第二子区,所述第一子区和所述第二子区均包括多个所述数字模块,所述第一版图区位于所述第一子区和所述第二子区之间。
3.根据权利要求2所述的电路结构,其特征在于,所述数字信号线连接所述第一子区和所述第二子区的多个所述数字模块,所述数字信号线环绕所述第一子区、所述第二子区及所述第一版图区。
4.根据权利要求2所述的电路结构,其特征在于,所述第一子区和所述第二子区的多个所述数字模块彼此间隔排列,每个所述数字模块与一个所述传输模块对准,每个所述传输模块与至少一个所述电容模块对准。
5.根据权利要求2所述的电路结构,其特征在于,所述第一子区和所述第二子区的多个所述数字模块彼此间隔排列,所述第一子区的所述数字模块与所述第二子区的所述数字模块之间的空隙对准,所述第二子区的所述数字模块与所述第一子区的所述数字模块之间的空隙对准。
6.根据权利要求1所述的电路结构,其特征在于,多个所述电容模块包括多个冗余电容及多个工作电容,多个所述冗余电容包围多个所述工作电容,所述电容信号线与所述工作电容连接。
7.根据权利要求6所述的电路结构,其特征在于,多个所述工作电容之间彼此间隔,所述电容信号线沿第一方向设置于所述工作电容之间的空隙,所述工作电容沿第一方向与所述传输模块对准。
8.根据权利要求7所述的电路结构,其特征在于,所述第二版图区包括彼此间隔的第一子区和第二子区,所述第一子区和所述第二子区均包括多个彼此间隔的所述数字模块及与所述数字模块对准的所述传输模块。
9.根据权利要求7所述的电路结构,其特征在于,所述第二版图区包括彼此间隔的第一子区和第二子区,所述第一子区的多个所述数字模块和所述第二子区的多个所述数字模块沿第二方向彼此交错排布,与所述第一子区的所述传输模块对准的所述工作电容和与所述第二子区的所述传输模块对准的所述工作电容沿第二方向依次交替排布。
10.根据权利要求7所述的电路结构,其特征在于,所述电容模块呈矩阵排布,奇数列的所述工作电容和偶数列的所述工作电容沿第二方向依次交替排布,每个所述传输模块与沿第一方向的同一竖列的所述工作电容对准并连接。
11.根据权利要求7所述的电路结构,其特征在于,所述第二版图区包括彼此间隔的第一子区和第二子区,每个所述数字模块与一个所述传输模块对准并连接,奇数列的所述工作电容与所述第一子区的数字模块对准,偶数列的所述工作电容与第二子区的所述数字模块对准。
12.根据权利要求7所述的电路结构,其特征在于,所述第二版图区包括彼此间隔的第一子区和第二子区,所述第一版图区包括靠近所述第一子区的第三子区和靠近所述第二子区的第四子区,所述电容信号线包括第一信号线和第二信号线,所述第一信号线连接所述第三子区内的所述工作电容,输出第一信号,所述第二信号线连接所述第四子区内的所述工作电容,输出第二信号。
13.根据权利要求12所述的电路结构,其特征在于,每个所述传输模块均连接一条所述第一信号线和一条所述第二信号线,与所述传输模块对准的所述工作电容位于所述传输模块连接的所述第一信号线和所述第二信号线之间。
14.根据权利要求13所述的电路结构,其特征在于,所述第一版图区包括连接每条所述第一信号线的第一输出线,及连接每条所述第二信号线的第二输出线,所述第一输出线位于所述第三子区,用于向外部电路输出所述第一信号,所述第二输出线位于所述第四子区,用于向外部电路输出所述第二信号。
15.根据权利要求12所述的电路结构,其特征在于,所述第三子区包括沿第二方向排列的两行所述工作电容,所述第四子区包括沿第二方向排列的两行所述工作电容。
16.根据权利要求12所述的电路结构,其特征在于,每个所述传输模块均沿第一方向与一个所述数字模块、两个所述第三子区的工作电容、及两个所述第四子区的工作电容对准。
17.一种模数转换器,其特征在于,包括:
第一金属层;
第二金属层;
设置于第一金属层的第一区,包括多个电容模块及电容信号线,所述电容信号线用于连接多个所述电容模块;
设置于第二金属层并环绕所述第一区的第二区,包括多个传输模块、多个数字模块及连接多个所述数字模块的数字信号线,所述数字信号线和所述电容信号线彼此相隔绝,所述电容模块通过所述传输模块与所述数字模块连接;其中:
外部的模拟信号经所述传输模块进入所述数字模块后转换为数字信号,所述数字信号经所述传输模块进入所述电容模块处理后输出。
18.一种芯片,其特征在于,包括:芯片本体,及设置于所述芯片本体的:
PNP晶体管,用于测量温度生成模拟信号;
权利要求17所述的模数转换器,用于将所述模拟信号转换为数字信号;及
数字电路,用于输出所述数字信号。
CN202210960748.0A 2022-08-11 2022-08-11 模数转换器的电路结构、模数转换器及芯片 Active CN115048899B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210960748.0A CN115048899B (zh) 2022-08-11 2022-08-11 模数转换器的电路结构、模数转换器及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210960748.0A CN115048899B (zh) 2022-08-11 2022-08-11 模数转换器的电路结构、模数转换器及芯片

Publications (2)

Publication Number Publication Date
CN115048899A CN115048899A (zh) 2022-09-13
CN115048899B true CN115048899B (zh) 2023-01-03

Family

ID=83167486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210960748.0A Active CN115048899B (zh) 2022-08-11 2022-08-11 模数转换器的电路结构、模数转换器及芯片

Country Status (1)

Country Link
CN (1) CN115048899B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023504A (zh) * 2012-12-18 2013-04-03 中国科学院微电子研究所 一种逐次逼近型adc版图结构
CN105281772A (zh) * 2014-07-24 2016-01-27 上海明波通信技术股份有限公司 逐次逼近型模数转换装置的版图结构
CN106057770A (zh) * 2016-07-22 2016-10-26 美的智慧家居科技有限公司 系统级封装芯片及其制备方法以及包含该芯片的设备
WO2021159671A1 (zh) * 2020-02-14 2021-08-19 深圳市紫光同创电子有限公司 一种电容器及模拟数字转换器芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149152B2 (en) * 2009-04-03 2012-04-03 Cosmic Circuits Private Limited Capacitor based digital to analog converter layout design for high speed analog to digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023504A (zh) * 2012-12-18 2013-04-03 中国科学院微电子研究所 一种逐次逼近型adc版图结构
CN105281772A (zh) * 2014-07-24 2016-01-27 上海明波通信技术股份有限公司 逐次逼近型模数转换装置的版图结构
CN106057770A (zh) * 2016-07-22 2016-10-26 美的智慧家居科技有限公司 系统级封装芯片及其制备方法以及包含该芯片的设备
WO2021159671A1 (zh) * 2020-02-14 2021-08-19 深圳市紫光同创电子有限公司 一种电容器及模拟数字转换器芯片

Also Published As

Publication number Publication date
CN115048899A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
US9041155B2 (en) Semiconductor structure
CN108680287B (zh) 一种高灵敏五自由度阵列式触觉传感器
CN104793825B (zh) 一种触控输入设备和触摸显示设备
EP3240306B1 (en) Multi-device transducer module, apparatus including the transducer module and method of manufacturing the transducer module
JP4867961B2 (ja) 容量素子
CN106597016A (zh) 一种电容式mems双轴加速度计
JP3851898B2 (ja) 容量素子を含む電子回路装置
US11733289B2 (en) Chip crack detection apparatus
JP4543755B2 (ja) 半導体集積回路
CN118043681A (zh) 电流传感器
JP3542517B2 (ja) 半導体装置
TW202113574A (zh) 驅動晶片及電子裝置
CN115048899A (zh) 模数转换器的电路结构、模数转换器及芯片
JP3019616B2 (ja) 積層貫通型コンデンサアレイ
CN106056032B (zh) 复合基板感测装置及其制造方法
JPH0590489A (ja) 半導体集積回路
JP5350387B2 (ja) 電気的構成要素
JP5664364B2 (ja) 超音波センサーおよび電子機器
JPH06275464A (ja) Crフィルタアレー
JPH03138973A (ja) 半導体集積回路
US20240061010A1 (en) Acceleration sensor
CN113157138A (zh) 触控模组及其制造方法与电子设备
US20250146878A1 (en) Array sensor
CN219670142U (zh) 微机电系统器件
JP7302330B2 (ja) 複合センサーモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant