CN115036346A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115036346A
CN115036346A CN202210166649.5A CN202210166649A CN115036346A CN 115036346 A CN115036346 A CN 115036346A CN 202210166649 A CN202210166649 A CN 202210166649A CN 115036346 A CN115036346 A CN 115036346A
Authority
CN
China
Prior art keywords
alignment mark
electrode
bank
light
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210166649.5A
Other languages
English (en)
Inventor
姜锡训
尹亨根
申范秀
郑智允
洪性焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115036346A publication Critical patent/CN115036346A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及一种显示装置。根据一实施例的显示装置包括：基板；平坦化膜，布置于所述基板上；第一对齐标记，布置于所述基板的非显示区域；第一电极和第二电极，布置于所述基板的显示区域；发光元件，电连接到所述第一电极和所述第二电极；波长转换层，布置于所述发光元件上；第一堤，布置于所述第一电极的至少一部分上；以及第二堤，布置于所述第一堤上并且包围所述波长转换层。在所述基板的厚度方向上与所述第一对齐标记重叠的平坦化膜的厚度大于在所述基板的厚度方向上与所述第一电极及所述第二电极重叠的平坦化膜的厚度。

Description

显示装置
技术领域
本发明涉及一种显示装置及该显示装置的制造方法。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。响应于此，诸如有机发光显示装置(Organic Light Emitting Display)、液晶显示装置(LCD：Liquid Crystal Display)等多种种类的显示装置正在被投入使用。显示装置作为显示图像的装置，包括诸如发光显示面板或液晶显示面板之类的显示面板。
在显示装置的制造工艺中，为了沉积金属布线或金属电极或者沉积有机绝缘膜或无机绝缘膜而需要掩膜。此时，显示面板和掩模可以利用显示面板的对齐标记和掩模的对齐标记而彼此对齐。
发明内容
本发明所要解决的技术问题在于提供一种能够提高显示面板与掩模的对齐准确度的显示装置。
本发明所要解决的技术问题在于提供一种能够提高显示面板与掩模的对齐准确度的显示装置的制造方法。
本发明的技术问题并不局限于以上所提及的技术问题，未提及的其他技术问题可以通过以下记载被本领域技术人员明确地理解。
用于解决上述技术问题的根据一实施例的一种显示装置包括：基板；平坦化膜，布置于所述基板上；第一对齐标记，布置于所述基板的非显示区域；第一电极和第二电极，布置于所述基板的显示区域；发光元件，电连接到所述第一电极和所述第二电极；波长转换层，布置于所述发光元件上；第一堤，布置于所述第一电极的至少一部分上；以及第二堤，布置于所述第一堤上并且包围所述波长转换层。在所述基板的厚度方向上与所述第一对齐标记重叠的平坦化膜的厚度大于在所述基板的厚度方向上与所述第一电极及所述第二电极重叠的平坦化膜的厚度。
用于解决上述另一技术问题的根据一实施例的一种显示装置包括：基板；第一对齐标记，布置于所述基板的非显示区域；第一电极和第二电极，布置于所述基板的显示区域；发光元件，电连接到所述第一电极和所述第二电极；波长转换层，布置于所述发光元件上；第一堤，布置于所述第一电极的至少一部分上；以及第二堤，布置于所述第一堤上并且包围所述波长转换层。在所述基板的厚度方向上与所述第一对齐标记重叠的第一堤的厚度大于在所述基板的厚度方向上与所述第一电极及所述第二电极重叠的第一堤的厚度。
用于解决上述技术问题的根据一实施例的一种显示装置的制造方法包括如下步骤：在基板上形成第一对齐标记；形成具有在所述基板的厚度方向上与所述第一对齐标记重叠的阶梯差部的有机膜；在所述有机膜上形成堤物质；以及利用光刻工艺对所述堤物质进行图案化而形成第二堤。在所述基板厚度方向上与所述第一对齐标记重叠的堤物质的厚度小于在所述基板厚度方向上与所述第一对齐标记不重叠的堤物质的厚度。
其他实施例的具体事项包括在详细的说明书及附图中。
通过根据实施例的显示装置及其制造方法，由于平坦化膜包括在基板的厚度方向上与对齐标记重叠的阶梯差部，因此在制造工艺中，在平坦化膜上形成用于形成堤的堤物质的情况下，在基板的厚度方向上与对齐标记重叠的堤物质的厚度可以小于在基板的厚度方向上与对齐标记不重叠的堤物质的厚度。由于堤物质的光透射率与堤物质的厚度成反比，因此在基板的厚度方向上与对齐标记重叠的堤物质的光透射率可以高于在基板的厚度方向上与对齐标记不重叠的堤物质的光透射率。因此，可以利用相机识别对齐标记。
通过根据一实施例的显示装置及其制造方法，由于第一堤包括在基板的厚度方向上与对齐标记重叠的阶梯差部，因此在制造工艺中，在平坦化膜上形成用于形成第二堤的堤物质的情况下，在基板的厚度方向上与对齐标记重叠的堤物质的厚度可以小于在基板的厚度方向上与对齐标记不重叠的堤物质的厚度。由于堤物质的光透射率与堤物质的厚度成反比，因此在基板的厚度方向上与对齐标记重叠的堤物质的光透射率可以高于在基板的厚度方向上与对齐标记不重叠的堤物质的光透射率。因此，可以利用相机识别对齐标记。
通过根据一实施例的显示装置及其制造方法，由于对齐标记利用反射率较高的金属物质形成，因此可以利用相机容易地识别对齐标记。
根据实施例的效果并不局限于以上举例示出的内容，更加多样的效果包括在本说明书内。
附图说明
图1是示出根据一实施例的显示装置的立体图。
图2是示出图1的显示面板的一例的布局图。
图3是示出在显示面板的制造工艺中显示面板的第一对齐标记区域与掩模的第二对齐标记区域的对齐的一示例图。
图4是示出图2和图3的第一对齐标记区域的第一对齐标记的一例的示例图。
图5是示出图3的第二对齐标记区域的第二对齐标记的一例的示例图。
图6是示出根据一实施例的子像素的布局图。
图7是示出沿图6的Q1-Q1'剖切的显示面板的一例的剖视图。
图8是详细示出图7的A区域的剖视图。
图9是示出图7和图8的发光元件的一例的示例图。
图10是示出沿图4的(a)的Q2-Q2'剖切的显示面板的一例的剖视图。
图11是示出沿图4的(a)的Q2-Q2'剖切的显示面板的一例的剖视图。
图12是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图13是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图14是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图15是示出根据一实施例的显示装置的制造方法的流程图。
图16至图25是用于说明根据一实施例的显示装置的制造方法的剖视图。
图26是示出根据堤物质的厚度与散射颗粒的重量比的堤物质的光透射率的图表。
图27是示出根据第一对齐标记的金属物质基于光的波长的反射率的曲线图。
图28是示出根据散射堤的高度调节的第一对齐标记的识别与否的示例图。
图29是示出沿图4的(a)的Q2-Q2'剖切的显示面板的一例的剖视图。
图30是示出沿图4的(a)的Q2-Q2'剖切的显示面板的一例的剖视图。
图31是示出沿图6的Q1-Q1'剖切的显示面板的又一例的剖视图。
图32是详细示出图31的B区域的剖视图。
图33是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图34是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图35是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图36是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
附图标记说明
10：显示装置 100：显示面板
SUB：基板 VIA：平坦化膜
AK1：第一对齐标记 RME1：第一电极
RME2：第二电极 ED：发光元件
WCL1：第一波长转换层 WCL2：第二波长转换层
BNL1：第一堤 BNL2：第二堤
STEP1：第一阶梯差部 STEP2：第二阶梯差部
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以实现为互不相同的多种形态，并不局限于以下公开的实施例，本实施例仅用于使本发明的公开完整并且向本发明所属技术领域中具有普通知识的人完整地告知发明范围而被提供，本发明仅由权利要求的范围而被定义。
提及元件(elements)或者层在其他元件或者层“上(on)”的情形包括在其他元件或层的紧邻的上方的情形或者在中间夹设有其他层或者其他元件的情形。贯穿整个说明书，相同的附图标记指代相同的构成要素。用于说明实施例的附图中所公开的形状、尺寸、比例、角度、数量等是示例性的，因此本发明并不局限于图示的事项。
虽然第一、第二等用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
本发明的多个实施例的各个特征能够局部地或全部地相互结合或组合，并且能够在技术上进行多样的联动及驱动，各个实施例对于彼此而言能够独立地实施，也能够以相关关系一同实施。
以下，参照附图对具体实施例进行说明。
图1是示出根据一实施例的显示装置的立体图。
参照图1，根据一实施例的显示装置10作为显示视频或静止图像的装置，不仅可以用作诸如移动电话(mobile phone)、智能电话(smart phone)、平板个人计算机(tabletpersonal computer)及智能手表(smart watch)、手表电话(watch phone)、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：portable multimedia player)、导航仪、超便携移动个人计算机(UMPC：Ultra Mobile PC)等便携式电子设备的显示屏幕，而且也可以用作电视、笔记本计算机、监视器、广告牌、物联网(IOT：internet of things)产品等的多种产品的显示屏幕。
在本说明书中，举例说明了根据一实施例的显示装置10是作为发光元件而包括无机半导体元件的无机发光显示装置的情形，但并不限于此。
根据一实施例的显示装置10包括显示面板100、显示驱动电路200及电路板300。
显示面板100可以形成为具有第一方向DR1上的长边和与第一方向DR1交叉的第二方向DR2上的短边的矩形平面形态。第一方向DR1上的长边与第二方向DR2上的短边相遇的边角(corner)可以以具有预定的曲率的方式圆滑地形成，或者形成为直角。显示面板100的平面形态不限于四边形，可以形成为其他多边形、圆形或椭圆形。显示面板100可以平坦地形成，但并不限于此。例如，显示面板100可以包括具有恒定的曲率或变化的曲率的曲面部。或者，显示面板100可以形成为具有柔性，使其能够曲折、打弯、弯曲、折叠或卷曲。
显示面板100可以包括显示图像的显示区域DA和布置于显示区域DA周围的非显示区域NDA。显示区域DA可以占据显示面板100的大部分区域。显示区域DA可以布置于显示面板100的中央。为了显示图像，在显示区域DA可以布置有像素(图2的像素PX)。
非显示区域NDA可以与显示区域DA相邻而布置。非显示区域NDA可以是显示区域DA的外侧区域。非显示区域NDA可以布置为包围显示区域DA。非显示区域NDA可以是显示面板100的边缘区域。
为了与电路板300连接，非显示区域NDA可以布置有显示垫。显示垫可以布置于显示面板100的一侧边缘。例如，显示垫可以布置于显示面板100的下侧边缘。
多个电路板300可以布置于在显示面板100的一侧边缘布置的显示垫上。虽然图1中举例说明了三个电路板300，但是电路板300的数量不限于本发明的实施例。
电路板300可以利用诸如各向异性导电膜(anisotropic conductive film)或自组装各向异性导电膏(SAP：Self Assembly Anisotropic Conductive Paste)之类的低电阻高可靠性材料而被贴附于显示垫和扫描垫。据此，电路板300可以电连接到显示面板100的数据布线和扫描控制布线。显示面板100可以通过电路板300接收数据电压和扫描控制信号。电路板300可以为柔性印刷电路板(flexible printed circuit board)、印刷电路板(printed circuit board)或者诸如膜上芯片(chip on film)之类的柔性膜(flexiblefilm)。
显示驱动电路200可以生成数据电压和扫描控制信号。显示驱动电路200可以通过电路板300向显示面板100供应数据电压和扫描控制信号。或者，扫描控制信号可以在单独的时序驱动电路而不是在显示驱动电路200生成，并且通过电路板300供应给显示面板100。
显示驱动电路200中的每一个可以形成为集成电路(IC：integrated circuit)而贴附于电路板300上。或者，显示驱动电路200可以通过玻璃上芯片(COG)方式、塑料上芯片(COP)方式或超声波接合方式贴附于显示面板100上。
图2是示出图1的显示面板的一例的布局图。
参照图2，根据一实施例的显示面板100可以包括布置于显示区域DA的多个像素PX、布置于非显示区域NDA的多个第一对齐标记区域AKA1。
多个像素PX可以在显示区域DA沿第一方向DR1和第二方向DR2排列。多个像素PX中的每一个可以包括多个子像素SPX1、SPX2、SPX3。例如，多个像素PX中的每一个可以如图2所示地包括三个子像素(即，第一子像素SPX1、第二子像素SPX2及第三子像素SPX3)，但是多个像素PX中的每一个的子像素的数量不限于此。例如，多个像素PX中的每一个可以包括四个以上子像素。
多个子像素SPX1、SPX2、SPX3可以沿第一方向DR1排列，但是多个子像素SPX1、SPX2、SPX3的排列方向不限于此。例如，多个子像素SPX1、SPX2、SPX3可以沿第二方向DR2排列。
多个第一对齐标记区域AKA1可以邻近于显示面板100的边缘而布置。多个第一对齐标记区域AKA1可以分别布置于显示面板100的边角。例如，在显示面板100如图2所示地具有四边形的平面形态的情况下，多个第一对齐标记区域AKA1(例如，四个第一对齐标记区域AKA1)可以分别布置于显示面板100的边角。例如，多个第一对齐标记区域AKA1中的一个可以布置于显示面板100的上侧边与左侧边相遇的边角。多个第一对齐标记区域AKA1中的一个可以布置于显示面板100的上侧边与右侧边相遇的边角。多个第一对齐标记区域AKA1中的一个可以布置于显示面板100的下侧边与左侧边相遇的边角。多个第一对齐标记区域AKA1中的一个可以布置于显示面板100的下侧边与右侧边相遇的边角。
但是，多个第一对齐标记区域AKA1的数量和布置位置不限于图2所示。例如，第一对齐标记区域AKA1中的两个可以邻近于显示面板100的一侧边而布置，剩余两个邻近于与显示面板100的一侧边面对的另一侧边而布置。例如，第一对齐标记区域AKA1中的两个可以邻近于显示面板100的左侧边而布置，剩余两个邻近于右侧边而布置。或者，第一对齐标记区域AKA1中的两个可以邻近于显示面板100的上侧边而布置，剩余两个邻近于下侧边而布置。
多个第一对齐标记区域AKA1中的每一个可以包括第一对齐标记(图4的第一对齐标记AK1)。针对第一对齐标记(图4的第一对齐标记AK1)的详细说明后文将结合图4进行说明。
图3是示出在显示面板的制造工艺中显示面板的第一对齐标记区域与掩模的第二对齐标记区域的对齐的一示例图。图4是示出图2和图3的第一对齐标记区域的第一对齐标记的一例的示例图。图5是示出图3的第二对齐标记区域的第二对齐标记的一例的示例图。
参照图3至图5，为了利用光刻工艺在显示面板100沉积金属布线或金属电极或者沉积有机绝缘膜或无机绝缘膜，需要掩模MASK。在将形成有预定图案的掩模MASK布置于显示面板100上之后，可以执行光刻工艺，从而在显示面板100形成金属布线或金属电极，或者形成有机绝缘膜或无机绝缘膜。
此时，利用第一对齐标记区域AKA1的第一对齐标记AK1和第二对齐标记区域AKA2的第二对齐标记AK2来对齐显示面板100和掩模MASK。如果使显示面板100与掩模MASK未对齐，不仅无法在期望的位置形成期望的金属布线或金属电极，而且无法在期望的位置形成有机绝缘膜或无机绝缘膜。
具体而言，可以通过利用相机CCD确认显示面板100的第一对齐标记区域AKA1的第一对齐标记AK1和与其对应的掩模MASK的第二对齐标记区域AKA2的第二对齐标记AK2是否对齐来对齐显示面板100与掩模MASK。例如，可以通过相机CCD确认在显示面板100的上侧边和左侧边相遇的边角布置的第一对齐标记区域AKA1的第一对齐标记AK1与在掩模MASK的上侧边和左侧边相遇的边角布置的第二对齐标记区域AKA2的第二对齐标记AK2的对齐。可以通过相机CCD确认在显示面板100的上侧边和右侧边相遇的边角布置的第一对齐标记区域AKA1的第一对齐标记AK1与在掩模MASK的上侧边和右侧边相遇的边角布置的第二对齐标记区域AKA2的第二对齐标记AK2的对齐。可以通过相机CCD确认在显示面板100的下侧边和左侧边相遇的边角布置的第一对齐标记区域AKA1的第一对齐标记AK1与在掩模MASK的下侧边和左侧边相遇的边角布置的第二对齐标记区域AKA2的第二对齐标记AK2的对齐。可以通过相机CCD确认在显示面板100的下侧边和右侧边相遇的边角布置的第一对齐标记区域AKA1的第一对齐标记AK1与在掩模MASK的下侧边和右侧边相遇的边角布置的第二对齐标记区域AKA2的第二对齐标记AK2的对齐。
如图4的(a)所示，第一对齐标记AK1可以包括水平对齐标记HAK1、HAK2、HAK3、HAK4和垂直对齐标记VAK1、VAK2、VAK3。水平对齐标记HAK1、HAK2、HAK3、HAK4可以沿第一方向DR1延伸，垂直对齐标记VAK1、VAK2、VAK3可以沿第二方向DR2延伸。水平对齐标记HAK1、HAK2、HAK3、HAK4可以用于确认是否在第一方向DR1上对齐，垂直对齐标记VAK1、VAK2、VAK3可以用于确认是否在第二方向DR2上对齐。第一水平对齐标记HAK1和第二水平对齐标记HAK2可以布置于垂直对齐标记VAK1、VAK2、VAK3的上侧边，第三水平对齐标记HAK3和第四水平对齐标记HAK4可以布置于垂直对齐标记VAK1、VAK2、VAK3的下侧边。第一水平对齐标记HAK1可以布置于第二水平对齐标记HAK2的上侧边，第四水平对齐标记HAK4可以布置于第三水平对齐标记HAK3的下侧边。
或者，如图4(b)所示，第一对齐标记AK1可以具有十字架、十字形或加号(+)的平面形态。在这种情况下，第一对齐标记AK1可以包括垂直对齐标记VAK1_1、第一水平对齐标记HAK1_1及第二水平对齐标记HAK1_2。垂直对齐标记VAK1_1可以沿第二方向DR2延伸，第一水平对齐标记HAK1_1和第二水平对齐标记HAK1_2可以沿第一方向DR1延伸。第一水平对齐标记HAK1_1可以从垂直对齐标记VAK1_1的左侧边向第一方向DR1凸出，第二水平对齐标记HAK1_2可以从垂直对齐标记VAK1_1的右侧边向第一方向DR1凸出。
或者，如图4的(c)所示，第一对齐标记AK1可以包括多个点对齐标记DAK。多个点对齐标记DAK可以布置于多个列C1、C2、C3。多个点对齐标记DAK可以在多个列C1、C2、C3分别沿第二方向DR2排列。
如图5所示，第二对齐标记AK2可以包括第一掩模对齐标记AK21和第二掩模对齐标记AK22。第一掩模对齐标记AK21和第二掩模对齐标记AK22可以在第一方向DR1上彼此隔开。当通过相机CCD确认第一对齐标记AK1与第二对齐标记AK2的对齐时，第一对齐标记AK1可以在第一方向DR1上布置于第一掩模对齐标记AK21与第二掩模对齐标记AK22之间。
第一掩模对齐标记AK21和第二掩模对齐标记AK22中的每一个可以与结合图4的(a)说明的第一对齐标记AK1实质上相同。即，第一掩模对齐标记AK21及第二掩模对齐标记AK22中的每一个可以包括水平对齐标记HAK1、HAK2、HAK3、HAK4和垂直对齐标记VAK1、VAK2、VAK3。在这种情况下，第一对齐标记AK1的水平对齐标记HAK1、HAK2、HAK3、HAK4和垂直对齐标记VAK1、VAK2、VAK3、第一掩模对齐标记AK21的水平对齐标记HAK1、HAK2、HAK3、HAK4和垂直对齐标记VAK1、VAK2、VAK3以及第二掩模对齐标记AK22的水平对齐标记HAK1、HAK2、HAK3、HAK4和垂直对齐标记VAK1、VAK2、VAK3可以沿第一方向DR1排列。因此，可以通过确认第一对齐标记AK1的水平对齐标记HAK1、HAK2、HAK3、HAK4和垂直对齐标记VAK1、VAK2、VAK3、第一掩模对齐标记AK21的水平对齐标记HAK1、HAK2、HAK3和垂直对齐标记VAK1、VAK2、VAK3以及第二掩模对齐标记AK22的水平对齐标记HAK1、HAK2、HAK3、HAK4和垂直对齐标记VAK1、VAK2、VAK3是否在第一方向DR1上对齐来确定显示面板100与掩模MASK是否对齐。
图6是示出根据一实施例的子像素的布局图。图7是示出沿图6的Q1-Q1'剖切的显示面板的一例的剖视图。图8是详细示出图7的A区域的剖视图。
参照图6至图8，多个子像素SPX1、SPX2、SPX3中的每一个可以包括发光部和阻光部。例如，第一子像素SPX1可以包括第一发光部EMA1和阻光部BA，第二子像素SPX2可以包括第二发光部EMA2和阻光部BA，第三子像素SPX3可以包括第三发光部EMA3和阻光部BA。
第一发光部EMA1、第二发光部EMA2及第三发光部EMA3可以发出相同颜色的光。在这种情况下，第一子像素SPX1可以将从第一发光部EMA1输出的第三颜色的光转换为第一颜色的光而输出。第二子像素SPX2可以将从第二发光部EMA2输出的第三颜色的光转换为第二颜色的光而输出。第三子像素SPX3可以将从第三发光部EMA3输出的第三颜色的光直接输出。
或者，第一发光部EMA1、第二发光部EMA2及第三发光部EMA3可以发出彼此不同颜色的光。在这种情况下，第一子像素SPX1可以输出从第一发光部EMA1输出的第一颜色的光，第二子像素SPX2可以输出从第二发光部EMA2输出的第二颜色的光，第三子像素SPX3可以输出从第三发光部EMA3输出的第三颜色的光。
虽然图6中举例说明了第一发光部EMA1、第二发光部EMA2及第三发光部EMA3具有相同面积的情形，但是不限于此。第一发光部EMA1、第二发光部EMA2及第三发光部EMA3可以根据光的颜色或光的波长带而具有彼此不同的面积。
显示面板100可以包括基板SUB、薄膜晶体管层CCL、平坦化膜VIA、发光元件层EML、低折射率层LRL及滤色器CFL。
基板SUB可以是绝缘基板。基板SUB可以利用玻璃、石英、高分子树脂等绝缘物质构成。基板SUB可以是刚性(rigid)基板或可进行弯曲(bending)、折叠(folding)、卷曲(rolling)等的柔性(flexible)基板。
薄膜晶体管层CCL可以布置于基板SUB的一面上。薄膜晶体管层CCL可以包括阻光层BML、阻挡膜BL、薄膜晶体管TFT、栅极绝缘膜GI、层间绝缘膜IL及保护膜PV。
阻光层BML可以布置于基板SUB的一面上。阻光层BML可以在第三方向DR3上与薄膜晶体管TFT的沟道层CHL重叠。阻光层BML包括阻断光的物质，从而防止外部光入射到薄膜晶体管TFT的沟道层CHL。据此，可以防止由于外部光导致漏电流在薄膜晶体管TFT的沟道层CHL流动的情形。阻光层BML可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的一种或它们的合金构成的单层或多层。
阻挡膜BL可以布置于阻光层BML上。阻挡膜BL是用于保护薄膜晶体管TFT免受通过易透湿的基板SUB渗透的水分的影响的膜。阻挡膜BL可以利用交替堆叠的多个无机膜构成。例如，阻挡膜BL可以利用包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)中的至少一种无机膜交替堆叠的多层膜形成。
包括薄膜晶体管TFT的沟道层CHL、源极电极SE及漏极电极DE的半导体层可以布置于阻挡膜BL上。沟道层CHL可以在第三方向DR3上与栅极电极GE重叠。沟道层CHL可以利用多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体形成。氧化物半导体可以是含有铟(In)的氧化物半导体。例如，氧化物半导体可以为铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：Indium Zinc Oxide)、铟镓氧化物(IGO：Indium Gallium Oxide)、铟锌锡氧化物(IZTO：Indium Zinc Tin Oxide)、铟镓锡氧化物(IGTO：Indium Gallium Tin Oxide)或铟镓锌锡氧化物(IGZTO：Indium Gallium Zinc Tin Oxide)。源极电极SE和漏极电极DE可以通过在硅半导体或氧化物半导体掺杂离子或杂质而具有导电性。
栅极绝缘膜GI可以布置于薄膜晶体管TFT的沟道层CHL上。虽然图8中举例说明了栅极绝缘膜GI布置于阻挡膜BL的整个上表面的情形，但是不限于此。栅极绝缘膜GI可以仅布置于薄膜晶体管TFT的沟道层CHL与栅极电极GE之间。栅极绝缘膜GI可以包括无机膜(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy))。
薄膜晶体管TFT的栅极电极GE可以布置于栅极绝缘膜GI上。栅极电极GE可以在第三方向DR3上与沟道层CHL重叠。栅极电极GE可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的一种或它们的合金构成的单层或多层。
层间绝缘膜IL可以布置于栅极电极GE上。层间绝缘膜IL可以包括无机膜(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy))。
第一图案电极CDP1、第二图案电极CDP2、被施加第一电源电压的第一电源布线VL1以及被施加与第一电源电压不同的第二电源电压的第二电源布线VL2可以布置于层间绝缘膜IL上。例如，第二电源电压可以是低于第一电源电压的电压。第一图案电极CDP1、第二图案电极CDP2、第一电源布线VL1及第二电源布线VL2可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的一种或它们的合金构成的单层或多层。
第一图案电极CDP1可以通过贯通层间绝缘膜IL和栅极绝缘膜GI的接触孔连接到薄膜晶体管TFT的源极电极SE。并且，第一图案电极CDP1可以通过贯通层间绝缘膜IL、栅极绝缘膜GI及阻挡膜BL的接触孔连接到阻光层BML。
第二图案电极CDP2可以电连接到第一图案电极CDP1。即，虽然图8中举例说明了第一图案电极CDP1与第二图案电极CDP2相互分开布置的情形，但是第一图案电极CDP1与第二图案电极CDP2可以直接连接，或者通过其他金属层彼此连接。
平坦化膜VIA可以布置于第一图案电极CDP1、第二图案电极CDP2、第一电源布线VL1及第二电源布线VL2上。平坦化膜VIA可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等有机膜形成。
发光元件层EML可以布置于平坦化膜VIA上。发光元件层EML可以包括第一电极RME1、第二电极RME2、发光元件ED、第一绝缘膜PAS1、第二绝缘膜PAS2、第三绝缘膜PAS3、第一堤BNL1、第二堤BNL2、第一波长转换层WCL1、第二波长转换层WCL2及透明绝缘膜TPL。
第一电极RME1和第二电极RME2可以布置于平坦化膜VIA上。第一电极RME1可以通过贯通平坦化膜VIA的接触孔CTD连接到第二图案电极CDP2。据此，第一电极RME1可以电连接到薄膜晶体管TFT的源极电极SE。第二电极RME2可以通过贯通平坦化膜VIA的接触孔CTS连接到第二电源布线VL2。据此，第二电源布线VL2的第二电源电压可以被施加到第二电极RME2。
第一电极RME1和第二电极RME2可以包括反射率较高的导电物质。例如，第一电极RME1和第二电极RME2可以包括诸如金(Au)、银(Ag)、铜(Cu)、铝(Al)等金属。据此，从发光元件ED发出的光中向第一电极RME1和第二电极RME2行进的光可以在第一电极RME1和第二电极RME2被反射而向发光元件ED的上部行进。
或者，第一电极RME1和第二电极RME2还可以包括透明导电物质。例如，第一电极RME1和第二电极RME2可以包括诸如ITO、IZO、ITZO等透明的导电性氧化物(transparentconductive oxide)。在这种情况下，第一电极RME1和第二电极RME2可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO等的堆叠结构。
第一绝缘膜PAS1可以布置于第一电极RME1和第二电极RME2上。第一绝缘膜PAS1可以是用于防止发光元件ED与第一电极RME1及第二电极RME2直接接触的绝缘膜。第一绝缘膜PAS1可以包括无机膜(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy))。
第一堤BNL1可以布置于第一绝缘膜PAS1上。第一堤BNL1可以划分布置有发光元件ED的区域。即，发光元件ED可以布置于通过第一堤BNL1划分的开口区域OA1。第一堤BNL1可以不布置于开口区域OA1。第一堤BNL1可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等有机膜形成。
发光元件ED可以在第一堤BNL1的开口区域OA1布置于第一绝缘膜PAS1上。发光元件ED的一端可以在第三方向DR3上与第一电极RME1的一部分重叠，另一端可以在第三方向DR3上与第二电极RME2的一部分重叠。针对发光元件ED的详细说明后文将结合图9进行说明。
第二绝缘膜PAS2可以布置于发光元件ED和第一堤BNL1上。布置于发光元件ED上的第二绝缘膜PAS2与布置于第一堤BNL1上的第二绝缘膜PAS2可以彼此隔开。第二绝缘膜PAS2可以包括无机膜(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy))。
第一连接电极CNE1可以连接到发光元件ED的一端，第二连接电极CNE2可以连接到发光元件ED的另一端。第一连接电极CNE1可以通过贯通第一绝缘膜PAS1的接触孔(未图示)连接到第一电极RME1。并且，第二连接电极CNE2可以通过贯通第一绝缘膜PAS1的接触孔(未图示)连接到第二电极RME2。因此，根据施加到薄膜晶体管TFT的栅极电极的数据电压，流过薄膜晶体管TFT的沟道层CHL的驱动电流可以通过第一电极RME1、第一连接电极CNE1、发光元件ED、第二连接电极CNE2及第二电极RME2流向第二电源布线VL2。
第三绝缘膜PAS3可以布置于第二绝缘膜PAS2和第二连接电极CNE2上。第三绝缘膜PAS3可以是用于防止第一连接电极CNE1与第二连接电极CNE2彼此接触的绝缘膜。据此，第一连接电极CNE1可以布置于第三绝缘膜PAS3上，相反，第二连接电极CNE2可以布置于第三绝缘膜PAS3下方。第三绝缘膜PAS3可以包括无机膜(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy))。
第二堤BNL2可以布置于第三绝缘膜PAS3上。第二堤BNL2起到划分布置第一波长转换层WCL1、第二波长转换层WCL2及透明绝缘膜TPL的区域的作用。
第二堤BNL2可以包括散射颗粒SCT。散射颗粒SCT可以起到使入射的光散射的作用。散射颗粒SCT可以是金属氧化物颗粒。所述金属氧化物可以是氧化硅(SiO2)、氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化锌(ZnO)、硫酸钡(BaSO4)、氧化铟(In2O3)或氧化锡(SnO2)。
由于第二堤BNL2的散射颗粒SCT，从第一波长转换层WCL1向第二堤BNL2行进的光可以向上部方向行进或者入射到第一波长转换层WCL1，因此可以提高第一子像素SPX1的出光效率。并且，由于第二堤BNL2的散射颗粒SCT，从第二波长转换层WCL2向第二堤BNL2行进的光可以向上部方向行进或者入射到第二波长转换层WCL2，因此可以提高第二子像素SPX2的出光效率。由于第二堤BNL2的散射颗粒SCT，从透明绝缘膜TPL向第二堤BNL2行进的光可以向上部方向行进或者入射到透明绝缘膜TPL，因此可以提高第三子像素SPX3的出光效率。
并且，由于散射颗粒SCT，第二堤BNL2的光透射率可能较低。因此，可以减少从一个子像素的发光元件ED发出的光向与其邻近的子像素的滤色器行进而发生混色的情形。
第一波长转换层WCL1、第二波长转换层WCL2及透明绝缘膜TPL可以布置于发光元件ED上。第一波长转换层WCL1、第二波长转换层WCL2及透明绝缘膜TPL可以布置于被第二堤BNL2包围的区域。
第一波长转换层WCL1可以包括第一基础树脂BRS1以及布置于第一基础树脂BRS1内的第一波长转换物质WCP1。第二波长转换层WCL2可以包括第二基础树脂BRS2以及布置于第二基础树脂BRS2内的第二波长转换物质WCP2。第一波长转换层WCL1和第二波长转换层WCL2可以转换从发光元件ED入射的第三颜色的蓝色光的波长。
透明绝缘膜TPL可以包括第三基础树脂BRS3。透明绝缘膜TPL在保持从发光元件ED发出的第三颜色的光的波长的情况下透射从发光元件ED发出的光。透明绝缘膜TPL的散射体SCP可以起到调节通过透明绝缘膜TPL射出的光的射出路径的作用。透明绝缘膜TPL可以不包括波长转换物质。
第一波长转换层WCL1、第二波长转换层WCL2中的每一个还可以包括散射体SCP。散射体SCP可以增加波长转换效率。散射体SCP可以是金属氧化物颗粒或有机颗粒。金属氧化物可以是氧化硅(SiO2)、氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化锌(ZnO)、硫酸钡(BaSO4)、氧化铟(In2O3)或氧化锡(SnO2)。有机颗粒可以利用丙烯酸系树脂或氨基甲酸酯系树脂形成。
第一基础树脂BRS1、第二基础树脂BRS2、第三基础树脂BRS3可以包括能够透射光的有机物质。例如，第一基础树脂BRS1、第二基础树脂BRS2、第三基础树脂BRS3可以包括环氧系树脂、丙烯酸系树脂、Cardo系树脂、酰亚胺系树脂等。第一基础树脂BRS1、第二基础树脂BRS2、第三基础树脂BRS3可以利用相同的物质形成，但并不限于此。
第一波长转换物质WCP1可以是将从发光元件ED发出的第三颜色的光转换为第一颜色的光的物质，第二波长转换物质WCP2可以是将从发光元件ED发出的第三颜色的光转换为第二颜色的光的物质。第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色，但并不限于此。第一波长转换物质WCP1和第二波长转换物质WCP2可以是量子点、量子棒、荧光体等。量子点可以包括IV族系纳米晶体、II-VI族系化合物纳米晶体、III-V族系化合物纳米晶体、IV-VI族系化合物纳米晶体或它们的组合。
综上所述，从第一子像素SPX1的发光元件ED发出的第三颜色的光入射到第一波长转换层WCL1，从第二子像素SPX2的发光元件ED发出的第三颜色的光入射到第二波长转换层WCL2，从第三子像素SPX3的发光元件ED发出的第三颜色的光入射到透明绝缘膜TPL。入射到第一波长转换层WCL1的第三颜色的光可以被转换成第一颜色的光，入射到第二波长转换层WCL2的第三颜色的光可以被转换成第二颜色的光，入射到透明绝缘膜TPL的第三颜色的光可以在没有波长转换的情况下直接输出。即，即使第一子像素SPX1、第二子像素SPX2及第三子像素SPX3包括发出相同颜色的光的发光元件ED，也可以根据第一波长转换层WCL1、第二波长转换层WCL2及透明绝缘膜TPL而发出彼此不同的颜色的光。
在第一波长转换层WCL1、第二波长转换层WCL2及透明绝缘膜TPL上可以布置有包括多个层的封装结构物。例如，封装结构物可以包括第一覆盖层CPL1、第二覆盖层CPL2以及布置于第一覆盖层CPL1与第二覆盖层CPL2之间的低折射率层LRL。
第一覆盖层CPL1可以布置于第一波长转换层WCL1、第二波长转换层WCL2、透明绝缘膜TPL和第二堤BNL2上。第一覆盖层CPL1可以防止水分或空气等的杂质从外部渗透而损伤或污染第一波长转换层WCL1、第二波长转换层WCL2及透明绝缘膜TPL。第一覆盖层CPL1可以包括无机膜(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy))。
低折射率层LRL布置于第一覆盖层CPL1上。低折射率层LRL是对通过第一波长转换层WCL1、第二波长转换层WCL2及透明绝缘膜TPL的光进行再循环(Recycle)的光学层，可以提高显示装置10的出光效率及颜色纯度。为此，低折射率层LRL可以包括具有较低的折射率的有机物质。并且，低折射率层LRL可以使由于第一波长转换层WCL1、第二波长转换层WCL2、透明绝缘膜TPL及第二堤BNL2形成的阶梯差平坦化。
第二覆盖层CPL2布置于低折射率层LRL上。第二覆盖层CPL2可以防止水分或空气等的杂质从外部渗透而损伤或污染低折射率层LRL。第二覆盖层CPL2可以包括无机膜(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy))。
滤色器CFL和上部吸光部件UBM可以布置于第二覆盖层CPL2上。滤色器CFL可以包括第一滤色器CFL1、第二滤色器CFL2及第三滤色器CFL3。
第一滤色器CFL1可以在第三方向DR3上与第一波长转换层WCL1重叠。第一滤色器CFL1可以使第一颜色的光(例如，红色光)透射。因此，在从第一子像素SPX1的发光元件ED发出的第三颜色的光中，被第一波长转换层WCL1转换的第一颜色的光可以通过第一滤色器CFL1。但是，未被第一波长转换层WCL1转换的第三颜色的光可能无法通过第一滤色器CFL1。
第二滤色器CFL2可以在第三方向DR3上与第二波长转换层WCL2重叠。第二滤色器CFL2可以使第二颜色的光(例如，绿色光)透射。因此，在从第二子像素SPX2的发光元件ED发出的第三颜色的光中，被第二波长转换层WCL2转换的第二颜色的光可以通过第二滤色器CFL2。但是，未被第二波长转换层WCL2转换的第三颜色的光可能无法通过第二滤色器CFL2。
第三滤色器CFL3可以在第三方向DR3上与透明绝缘膜TPL重叠。第三滤色器CFL3可以使第三颜色的光(例如，蓝色光)透射。因此，从第三子像素SPX3的发光元件ED发出的第三颜色的光可以通过第三滤色器CFL3。
上部吸光部件UBM可以布置于第一子像素SPX1、第二子像素SPX2及第三子像素SPX3的阻光部BA。上部吸光部件UBM可以在第三方向DR3上与第二堤BNL2重叠。上部吸光部件UBM可以布置为分别包围第一滤色器CFL1、第二滤色器CFL2及第三滤色器CFL3。上部吸光部件UBM可以包括能够阻断光的阻光物质。在这种情况下，黑矩阵可以包括炭黑等无机黑色颜料或有机黑色颜料(organic black pigment)。
外涂层OC可以布置于滤色器CFL和上部吸光部件UBM上。外涂层OC可以使由于滤色器CFL和上部吸光部件UBM形成的阶梯差平坦化。外涂层OC可以利用丙烯酸树脂(acrylresin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamideresin)、聚酰亚胺树脂(polyimide resin)等有机膜形成。
图9是示出图7和图8的发光元件的一例的示例图。
参照图9，发光元件ED可以是发光二极管(Light Emitting diode)。发光元件ED可以是具有纳米(Nano-meter)至微米(Micro-meter)单位的尺寸且可以是利用无机物构成的无机发光二极管。在彼此对向的两个电极之间沿特定方向形成电场的情况下，发光元件ED可以具有预定的极性。因此，发光元件ED可以在彼此对向的两个电极之间对齐。
发光元件ED可以具有沿一方向延伸的形状。发光元件ED可以具有圆筒、杆(Rod)、线(Wire)、管(Tube)等形状。但是，发光元件ED的形态并不限于此，可以具有正六面体、长方体、六角柱形等多角柱的形状，或者具有沿一方向延伸且外表面局部地倾斜的形状等，发光元件ED可以具有多种形态。
发光元件ED可以包括掺杂有任意导电型(例如，p型或n型)杂质的半导体层。在接收到从外部的电源施加的电信号的情况下半导体层可以发出特定波长带的光。
发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37及绝缘膜38。
在图9中，为了示出发光元件ED的各个构成，图示了去除绝缘膜38的一部分而使第一半导体层31、第二半导体层32、发光层36、电极层37暴露的状态，绝缘膜38可以以包围第一半导体层31、第二半导体层32、发光层36、电极层37的外表面的方式布置。
第一半导体层31可以是n型半导体。作为一例，在发光元件ED发出蓝色波长带的光的情况下，第一半导体层31可以包括具有AlxGayIn(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，可以是掺杂为n型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。第一半导体层31可以掺杂有n型掺杂剂，作为一例，n型掺杂剂可以是Si、Ge、Se、Sn等。在示例性的实施例中，第一半导体层31可以是掺杂有n型Si的n-GaN。第一半导体层31的长度可以具有1.5μm至5μm的范围，但并不限于此。
第二半导体层32布置于后文所述的发光层36上。第二半导体层32可以是p型半导体，作为一例，在发光元件ED发出蓝色或者绿色波长带的光的情况下，第二半导体层32可以包括具有AlxGayIn(1-x-y)N(在此，0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，可以是掺杂为p型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。第二半导体层32可以被掺杂有p型掺杂剂，作为一例，p型掺杂剂可以是Mg、Zn、Ca、Ba等。在示例性的实施例中，第二半导体层32可以是掺杂有p型Mg的p-GaN。第二半导体层32的长度可以具有0.05μm至0.10μm的范围，但并不限于此。
另外，在图9中图示了第一半导体层31和第二半导体层32构成为单层的情形，但本发明的实施例不限于此。例如，根据发光层36的物质，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如，包覆层(Clad layer)或拉伸应变障碍减小(TSBR：Tensilestrain barrier reducing)层。
发光层36布置于第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构或多量子阱结构的物质。在发光层36包括多量子阱结构的物质的情况下，也可以是量子层(Quantum layer)与阱层(Well layer)相互交替地堆叠多个的结构。发光层36可以根据通过第一半导体层31及第二半导体层32施加的电信号而通过电子-空穴对的结合而发光。作为一例，发光层36在发出蓝色波长带的光的情况下，可以包括AlGaN、AlGaInN等物质。尤其，在发光层36为多量子阱结构(即，量子层与阱层交替堆叠的结构)的情况下，量子层可以包括诸如AlGaN或AlGaInN等物质，阱层可以包括诸如GaN或AlInN等物质。在示例性的实施例中，发光层36可以包括AlGaInN作为量子层，包括AlInN作为阱层，从而发光层36可以发出中心波长带具有370nm至490nm的范围的蓝色(Blue)光。
但是，并不限于此。发光层36也可以是带隙(Band gap)能量较大的种类的半导体物质和带隙能量较小的半导体物质相互交替堆叠的结构。并且根据发出的光的波长带，也可以包括其他III族至V族半导体物质。发光层36发出的光并不限于蓝色波长带的光，也可以发出红色及绿色波长带的光。发光层36的长度可以具有0.05μm至0.10μm的范围，但并不限于此。
另外，从发光层36发出的光不仅可以沿发光元件ED的长度方向的外部面发出，还可以从两侧面发出。从发光层36发出的光的方向性并不限于一个方向。
电极层37可以是欧姆(Ohmic)接触电极，但并不限于此，也可以是肖特基(Schottky)接触电极。发光元件ED可以包括至少一个电极层37。图9中举例说明了发光元件ED包括一个电极层37的情形，但也可以包括两个以上的电极层37。或者，发光元件ED中的电极层37也可以省略。
当发光元件ED的一端与第一连接电极CNE1接触时，电极层37可以减小发光元件ED与第一连接电极CNE1之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO：Indium Tin Oxide)、氧化铟锌(IZO：Indium Zinc Oxide)及氧化铟锡锌(ITZO：Indium Tin-Zinc Oxide)中的至少一种。并且，电极层37也可以包括掺杂为n型或p型的半导体物质。电极层37的长度可以具有0.05μm至0.10μm的范围，但并不限于此。
绝缘膜38布置为包围第一半导体层31、第二半导体层32、发光层36及电极层37的外表面。绝缘膜38可以执行保护第一半导体层31、第二半导体层32、发光层36及电极层37的作用。作为一例，绝缘膜38可以形成为两端部在发光元件ED的长度方向上暴露。
在图9中，举例说明了绝缘膜38沿发光元件ED的长度方向延伸而从第一半导体层31覆盖到电极层37的情形，但并不限于此。绝缘膜38可以仅覆盖发光层36的外表面以及第一半导体层31和第二半导体层32的一部分的外表面。或者，绝缘膜38覆盖电极层37的外表面的一部分，从而电极层37的外表面的一部分也可以不被绝缘膜38覆盖而部分地暴露。
绝缘膜38的厚度可以具有10nm至1.0μm的范围，但并不限于此。优选地，绝缘膜38的厚度可以为40nm左右。
绝缘膜38可以包括具有绝缘特性的物质，例如，硅氧化物(SiOx：Silicon oxide)、硅氮化物(SiNx：Silicon nitride)、氮氧化硅(SiOxNy)、氮化铝(AlN：Aluminum nitride)、氧化铝(Al2O3：Aluminum oxide)等。因此，可以防止在发光层36与第一连接电极CNE1或第二连接电极CNE2直接接触的情况下可能发生的电短路。并且，由于绝缘膜38保护包括发光层36在内的发光元件ED的外表面，因此可以防止发光效率降低。
并且，在制造显示装置10时，发光元件ED可以包含于预定的涂覆性溶液内。此时，为了使发光元件ED在涂覆性溶液内不与邻近的其他发光元件ED聚集而分散，可以对绝缘膜38的表面进行疏水或亲水处理。
发光元件ED的长度(h)可以为1μm至10μm或2μm至6μm，优选地可以为3μm至5μm。并且，发光元件ED的直径可以具有30nm至700nm的范围，发光元件30的纵横比(Aspect ratio)可以为1.2至100。但是，发光元件ED也可以根据发光层36的成分差异而具有彼此不同的直径。优选地，发光元件ED的直径可以具有500nm左右的范围。
图10是示出沿图4的(a)的Q2-Q2'剖切的显示面板的一例的剖视图。
参照图10，第一对齐标记AK1可以布置于层间绝缘膜IL上。即，第一对齐标记AK1可以与第一图案电极CDP1、第二图案电极CDP2、第一电源布线VL1及第二电源布线VL2布置于同一层，并且可以利用相同的物质形成。
平坦化膜VIA可以包括在第三方向DR3上与第一对齐标记AK1重叠的第一阶梯差部STEP1。第一阶梯差部STEP1可以从在第三方向DR3上与第一对齐标记AK1重叠的平坦化膜VIA向第三方向DR3凸出。第一阶梯差部STEP1可以从在第三方向DR3上与第一对齐标记AK1重叠的平坦化膜VIA的上表面凸出。
由于第一阶梯差部STEP1，在第三方向DR3上与第一对齐标记AK1重叠的平坦化膜VIA的厚度(T11+T12)可以大于在第三方向DR3上不与第一对齐标记AK1重叠的平坦化膜VIA的厚度(T11)。例如，如图8及图10所示，在第三方向DR3上与第一对齐标记AK1重叠的平坦化膜VIA的厚度(T11+T12)可以大于在第三方向DR3上与第一电极RME1或第二电极RME2重叠的平坦化膜VIA的厚度(T11)。
并且，第一阶梯差部STEP1的厚度(T12)可以小于在第三方向DR3上与第一对齐标记AK1不重叠的平坦化膜VIA的厚度(T11)。例如，第一阶梯差部STEP1的厚度(T12)可以小于在第三方向DR3上与第一电极RME1或第二电极RME2重叠的平坦化膜VIA的厚度(T11)，但并不限于此。
另外，为了减少由于从一个子像素的发光元件ED发出的光向与其邻近的子像素的滤色器行进而发生混色的情形，第二堤BNL2可以包括散射颗粒SCT，据此，第二堤BNL2的光透射率可以为15％以下。但是，在这种情况下，如图3所示，难以利用相机CCD识别第一对齐标记AK1。
但是，由于第一阶梯差部STEP1，布置于平坦化膜VIA上的第一绝缘膜PAS1、第一堤BNL1及第三绝缘膜PAS3可以沿着第一阶梯差部STEP1的截面形状形成。据此，在制造工艺中，在第三绝缘膜PAS3上形成用于形成第二堤BNL2的堤物质的情况下，在第三方向DR3上与第一对齐标记AK1重叠的堤物质的厚度可以小于在第三方向DR3上与第一对齐标记AK1不重叠的堤物质的厚度。由于堤物质的光透射率与堤物质的厚度成反比，因此在第三方向DR3上与第一对齐标记AK1重叠的堤物质的光透射率可以高于在第三方向DR3上与第一对齐标记AK1不重叠的堤物质的光透射率。因此，如图3所示，可以利用相机CCD识别第一对齐标记AK1。针对因第一阶梯差部STEP1而减小在第三方向DR3上与第一对齐标记AK1重叠的堤物质的厚度的详细说明后文将结合图26至图28进行说明。
另外，如图10所示，举例说明了第二绝缘膜PAS2在非显示区域NDA中被省略的情形，但并不限于此。在非显示区域NDA未省略第二绝缘膜PAS2的情况下，第二绝缘膜PAS2可以布置于第一堤BNL1与第三绝缘膜PAS3之间。
图11是示出沿图4的(a)的Q2-Q2'剖切的显示面板的一例的剖视图。
图11的实施例与图10的实施例的差异在于，第一堤BNL1包括第二阶梯差部STEP2，代替平坦化膜VIA的第一阶梯差部STEP1。图11中以与图10的实施例的差异为主进行说明。
参照图11，第一堤BNL1可以包括在第三方向DR3上与第一对齐标记AK1重叠的第二阶梯差部STEP2。第二阶梯差部STEP2可以从在第三方向DR3上与第一对齐标记AK1重叠的第一堤BNL1向第三方向DR3凸出。第二阶梯差部STEP2可以从在第三方向DR3上与第一对齐标记AK1重叠的第一堤BNL1的上表面凸出。
由于第二阶梯差部STEP2，在第三方向DR3上与第一对齐标记AK1重叠的第一堤BNL1的厚度(T21+T22)可以大于在第三方向DR3上与第一对齐标记AK1不重叠的第一堤BNL1的厚度(T21)。例如，如图8及图11所示，在第三方向DR3上与第一对齐标记AK1重叠的第一堤BNL1的厚度(T21+T22)可以大于在第三方向DR3上与第一电极RME1或第二电极RME2重叠的第一堤BNL1的厚度(T21)。
并且，第二阶梯差部STEP2的厚度(T22)可以小于在第三方向DR3上与第一对齐标记AK1不重叠的第一堤BNL1的厚度(T21)。例如，第二阶梯差部STEP2的厚度(T22)可以小于在第三方向DR3上与第一电极RME1或第二电极RME2重叠的第一堤BNL1的厚度(T21)，但并不限于此。
由于第二阶梯差部STEP2，布置于第一堤BNL1上的第三绝缘膜PAS3可以沿着第二阶梯差部STEP2的截面形状形成。因此，在制造工艺中，在第三绝缘膜PAS3上形成用于形成第二堤BNL2的堤物质的情况下，在第三方向DR3上与第一对齐标记AK1重叠的堤物质的厚度可以小于在第三方向DR3上与第一对齐标记AK1不重叠的堤物质的厚度。由于第二堤BNL2的光透射率与第二堤BNL2的厚度成反比，因此可以提高在第三方向DR3上与第一对齐标记AK1重叠的堤物质的光透射率。因此，如图3所示，可以利用相机CCD识别第一对齐标记AK1。
图12是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图12的实施例与图10的实施例的差异仅在于，第一对齐标记AK1布置于栅极绝缘膜GI上。即，在图12中，第一对齐标记AK1可以与薄膜晶体管TFT的栅极电极GE布置于相同的层，并且可以利用相同的物质形成。另外，在图11的实施例中，第一对齐标记AK1也可以布置于栅极绝缘膜GI上。
图13是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图13的实施例与图10的实施例的差异仅在于，第一对齐标记AK1布置于基板SUB上。即，在图13中，第一对齐标记AK1可以与阻光层BML布置于相同的层，并且可以利用相同的物质形成。另外，在图11的实施例中，第一对齐标记AK1也可以布置于基板SUB上。
图14是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图14的实施例与图10的实施例的差异仅在于，第一对齐标记AK1布置于第一阶梯差部STEP1上。即，在图14中，第一对齐标记AK1可以于与第一电极RME1及第二电极RME2布置于相同的层，并且可以利用相同的物质形成。另外，在图11的实施例中，第一对齐标记AK1也可以布置于平坦化膜VIA上。
图15是示出根据一实施例的显示装置的制造方法的流程图。图16至图25是用于说明根据一实施例的显示装置的制造方法的剖视图。
以下，结合图15至图25对根据一实施例的显示装置的制造方法进行详细说明。
第一，如图16及图17所示，在基板SUB上形成薄膜晶体管TFT和第一对齐标记AK1(图15的S110)。
具体而言，在基板SUB上沉积无机物质而形成阻挡膜BL。
然后，利用光刻工艺在阻挡膜BL上形成包括薄膜晶体管TFT的沟道层CHL、源极电极SE及漏极电极DE的半导体层。半导体层可以是多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体。
然后，在薄膜晶体管TFT的沟道层CHL、源极电极SE及漏极电极DE上沉积无机物质而形成栅极绝缘膜GI。
然后，利用光刻工艺在栅极绝缘膜GI上形成薄膜晶体管TFT的栅极电极GE。
然后，将薄膜晶体管TFT的栅极电极GE作为掩模而向源极电极SE和漏极电极DE掺杂离子或杂质。据此，薄膜晶体管TFT的源极电极SE和漏极电极DE可以具有导电性。
然后，在薄膜晶体管TFT的栅极电极GE上沉积无机物质而形成层间绝缘膜IL。
然后，利用光刻工艺形成贯通栅极绝缘膜GI和层间绝缘膜IL而暴露薄膜晶体管TFT的源极电极SE的接触孔和暴露漏极电极DE的接触孔。并且，可以利用光刻工艺形成贯通阻挡膜BL、栅极绝缘膜GI及层间绝缘膜IL而暴露阻光层BML的接触孔。
然后，利用光刻工艺在层间绝缘膜IL上形成第一图案电极CDP1、第二图案电极CDP2、第一电源布线VL1、第二电源布线VL2及第一对齐标记AK1。第一图案电极CDP1可以通过一个接触孔连接到薄膜晶体管TFT的源极电极SE，通过又一个接触孔连接到薄膜晶体管TFT的漏极电极DE，通过又一个接触孔连接到阻光层BML。
然后，在第一图案电极CDP1、第二图案电极CDP2、第一电源布线VL1、第二电源布线VL2、第一对齐标记AK1和层间绝缘膜IL上沉积无机物质而形成保护膜PV。
另外，第一对齐标记AK1可以布置于栅极绝缘膜GI或基板SUB上，而不是层间绝缘膜IL上。或者，第一对齐标记AK1可以布置于平坦化膜VIA上。
第二，如图18及图19所示，利用第一掩模HTM形成具有第一阶梯差部STEP1的平坦化膜VIA(图15的S120)。
在图18及图19中，举例说明了平坦化膜VIA是被光照射到的部分在显影时被去除的正性光致抗蚀剂的情形，但并不限于此。平坦化膜VIA可以是不被光照射到的部分在显影时被去除的负性光致抗蚀剂。
在保护膜PV上涂覆或沉积用于形成平坦化膜VIA的有机物质之后，在有机物质上布置第一掩模HTM。第一掩模HTM可以包括使光透射的光透射部HLT和阻断光的阻光部LC。据此，对应于阻光部LC的有机物质可以不被光照射。对应于光透射部HLT的有机物质可以被光照射。
在用于形成平坦化膜VIA的有机物质为正性光致抗蚀剂的情况下，对应于光透射部HLT的有机物质的一部分可以被去除，对应于阻光部LC的有机物质不被去除。阻光部LC可以在第三方向DR3上与第一对齐标记AK1重叠。因此，第一阶梯差部STEP1可以形成于在第三方向DR3上与第一对齐标记AK1重叠的区域。由于第一阶梯差部STEP1，在第三方向DR3上与第一对齐标记AK1重叠的区域中的平坦化膜VIA的厚度(T11+T12)可以大于在第三方向DR3上与第一对齐标记AK1不重叠的平坦化膜VIA的厚度(T11)。例如，在第三方向DR3上与第一对齐标记AK1重叠的平坦化膜VIA的厚度(T11+T12)可以大于在第三方向DR3上与第一电极RME1或第二电极RME2重叠的平坦化膜VIA的厚度(T11)。
第三，如图20及图21所示，在平坦化膜VIA上形成第一电极RME1、第二电极RME2、第一堤BNL1及连接电极CNE1、CNE2，并对齐发光元件ED(图15的S130)。
具体而言，利用光刻工艺同时形成贯通平坦化膜VIA而暴露第二图案电极CDP2的接触孔CTD和暴露第二电源布线VL2的接触孔CTS。
然后，利用光刻工艺在平坦化膜VIA上形成第一电极RME1和第二电极RME2。第一电极RME1可以通过暴露第二图案电极CDP2的接触孔CTD连接到第二图案电极CDP2。第二电极RME2可以通过暴露第二电源布线VL2的接触孔CTS连接到第二电源布线VL2。
然后，在第一电极RME1和第二电极RME2以及平坦化膜VIA上沉积无机物质而形成第一绝缘膜PAS1。
然后，在第一绝缘膜PAS1上形成具有第一开口区域OA1的第一堤BNL1。第一堤BNL1可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolicresin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等的有机膜形成。
然后，涂覆包括发光元件ED的涂覆性溶液，向第一电极RME1和第二电极RME2施加电压来对齐发光元件ED，去除涂覆性溶液，并在发光元件ED上形成第二绝缘膜PAS2。涂覆性溶液可以通过喷墨印刷法(Inkjet printing)、喷墨注入法(Inkjet injection)、狭缝染料涂布法(Slit dye coating)或狭缝染料印刷法(Slit dye printing)进行涂覆。涂覆性溶液可以布置于第一开口区域OA1。
然后，通过向第一电极RME1施加第一驱动电压，向第二电极RME2施加第二驱动电压，在第一电极RME1与第二电极RME2之间形成电场。涂覆性溶液内的发光元件ED可以通过电场被对齐为发光元件ED的一端邻近于第一电极RME1而布置，发光元件ED的另一端邻近于第二电极RME2而布置。
然后，可以通过对涂覆性溶液进行干燥来去除除了发光元件ED之外的涂覆性溶液。
然后，在发光元件ED和第一堤BNL1上沉积无机物质而形成第二绝缘膜PAS2。
然后，利用光刻工艺同时形成贯通第一绝缘膜PAS1而暴露第一电极RME1的接触孔和贯通第一绝缘膜PAS1而暴露第二电极RME2的接触孔。
然后，利用光刻工艺在第一绝缘膜PAS1、第一堤BNL1及第二绝缘膜PAS2上形成第二连接电极CNE2。第二连接电极CNE2可以接触于发光元件ED的另一端，并通过接触孔连接到第二电极RME2。
然后，在第二连接电极CNE2和第二绝缘膜PAS2上沉积无机物质而形成第三绝缘膜PAS3。
然后，利用光刻工艺在第一绝缘膜PAS1、第二绝缘膜PAS2、第一堤BNL1及第三绝缘膜PAS3上形成第一连接电极CNE1。第一连接电极CNE1可以接触于发光元件ED的一端，并通过接触孔连接到第一电极RME1。
第四，利用光刻工艺形成第二堤BNL2(图15的S140)。
在图22及图23中，举例说明了第二堤BNL2是被光照射的部分在显影时被去除的正性光致抗蚀剂的情形，但并不限于此。第二堤BNL2可以是不被光照射的部分在显影时被去除的负性光致抗蚀剂。
在第一连接电极CNE1和第三绝缘膜PAS3上涂覆用于形成第二堤BNL2的堤物质BNM之后，在堤物质BNM上布置第二掩模MSK。堤物质BNM可以是包括散射颗粒SCT的有机物质。堤物质BNM可以通过狭缝涂布(slit coating)来进行涂覆，据此可以被平坦地涂覆。
第二掩模MSK可以包括使光透射的光透射部LT和阻断光的阻光部LC2。据此，对应于阻光部LC2的堤物质BNM可以不被光照射。对应于光透射部LT的堤物质BNM可以被光照射。在用于形成第二堤BNL2的堤物质BNM是正性光致抗蚀剂的情况下，可以去除全部对应于光透射部LT的堤物质BNM，并且可以不去除对应于阻光部LC2的堤物质BNM。据此，第二堤BNL2可以形成在与第二掩模MSK的阻光部LC2对应的区域。
另外，堤物质BNM通过狭缝涂布(slit coating)被平坦地涂覆，由于在第三方向DR3上与第一对齐标记AK1重叠的区域形成有第一阶梯差部STEP1，因此在第三方向DR3上与第一对齐标记AK1重叠的堤物质BNM的厚度(T32)可以小于在第三方向DR3上与第一对齐标记AK1不重叠的堤物质BNM的厚度(T31)。例如，在第三方向DR3上与第一对齐标记AK1重叠的堤物质BNM的厚度(T32)可以小于与第一波长转换层WCL1、第二波长转换层WCL2或透明绝缘膜TPL接触的堤物质BNM的厚度(T31)。即，在第三方向DR3上与第一对齐标记AK1重叠的堤物质BNM的厚度(T32)可以小于布置于子像素SPX1、SPX2、SPX3中的每一个的阻光部BA的堤物质BNM的厚度(T31)。
由于堤物质BNM的光透射率与第二堤BNL2的厚度成反比，因此可以提高在第三方向DR3上与第一对齐标记AK1重叠的堤物质BNM的光透射率。因此，在不形成第一阶梯差部STEP1的情况下，如图28的(a)所示，难以利用相机CCD在第一掩模对齐标记AK21与第二掩模对齐标记AK22之间识别第一对齐标记AK1。相反，在形成第一阶梯差部STEP1的情况下，如图28的(b)所示，可以利用相机CCD识别布置于第一掩模对齐标记AK21与第二掩模对齐标记AK22之间的第一对齐标记AK1。因此，可以提高显示面板100与第二掩模MSK的对齐准确度。
第五，形成第一波长转换层WCL1、第二波长转换层WCL2及透明绝缘膜TPL，然后形成滤色器CFL1、CFL2、CFL3(图15的S150)。
具体而言，第一波长转换层WCL1可以布置于第一子像素SPX1中的每一个，第二波长转换层WCL2可以布置于第二子像素SPX2中的每一个，透明绝缘膜TPL可以布置于第三子像素SPX3中的每一个。
然后，在第一波长转换层WCL1、第二波长转换层WCL2及透明绝缘膜TPL上沉积无机物质而形成第一覆盖层CPL1。
然后，在第一覆盖层CPL1上涂覆或沉积有机物质而形成低折射率层LRL。
然后，在低折射率层LRL上沉积无机物质而形成第二覆盖层CPL2。
然后，在第二覆盖层CPL2上形成上部吸光部件UBM。
然后，以在第三方向DR3上与第一波长转换层WCL1重叠的方式形成第一滤色器CFL1，以在第三方向DR3上与第二波长转换层WCL2重叠的方式形成第二滤色器CFL2，以在第三方向DR3上与透明绝缘膜TPL重叠的方式形成第三滤色器CFL3。
然后，在滤色器CFL1、CFL2、CFL3和上部吸光部件UBM上沉积或涂覆有机物质而形成外涂层OC。
图26是示出根据堤物质的厚度与散射颗粒的重量比的堤物质的光透射率的图表。
图26中示出了当堤物质BNM的散射颗粒SCT的重量比为5wt％、8wt％、10wt％及12wt％，堤物质BNM的厚度为5μm、8μm、10μm及12μm时堤物质BNM的光透射率。
参照图26，随着堤物质BNM的散射颗粒SCT的重量比(wt％)增加，堤物质BNM的光透射率可以降低。并且，随着堤物质BNM的厚度减小，堤物质BNM的光透射率可以增加。随着第一阶梯差部STEP1的厚度增加，堤物质BNM的厚度可以减小。因此，随着第一阶梯差部STEP1的厚度增加，堤物质BNM的光透射率可以增加。
为了防止从一个子像素的发光元件ED发出的光向与其邻近的子像素的滤色器行进而发生混色的情形，第二堤BNL2的光透射率可以为15％以下。相反，为了利用相机CCD识别第一对齐标记AK1，在第三方向DR3上与第一对齐标记AK1重叠的堤物质BNM或第二堤(图29及图30的第二堤BNL2)的光透射率可以为15％以上。
在堤物质BNM的散射颗粒SCT的重量比为8wt％的情况下，为了利用相机CCD识别第一对齐标记AK1，在第三方向DR3上与第一对齐标记AK1重叠的堤物质BNM的厚度(T32)可以为10μm。在第三方向DR3上与第一对齐标记AK1不重叠的堤物质BNM的厚度(T31)为12μm的情况下，第一阶梯差部STEP1的厚度(T12)可以为2μm以上。
或者，在堤物质BNM的散射颗粒SCT的重量比为10wt％的情况下，为了利用相机CCD识别第一对齐标记AK1，在第三方向DR3上与第一对齐标记AK1重叠的堤物质BNM的厚度(T32)可以为8μm。在第三方向DR3上与第一对齐标记AK1不重叠的堤物质BNM的厚度(T31)为12μm的情况下，第一阶梯差部STEP1的厚度(T12)可以为4μm以上。
或者，在堤物质BNM的散射颗粒SCT的重量比为12wt％的情况下，为了利用相机CCD识别第一对齐标记AK1，在第三方向DR3上与第一对齐标记AK1重叠的堤物质BNM的厚度(T32)可以为7μm。在第三方向DR3上与第一对齐标记AK1不重叠的堤物质BNM的厚度(T31)为12μm的情况下，第一阶梯差部STEP1的厚度(T12)可以为5μm以上。
综上所述，在堤物质BNM的散射颗粒SCT的重量比为8重量％以上的情况下，第一阶梯差部STEP1的厚度(T12)可以为2μm以上，并且小于第二堤BNL2的厚度(T31)。另外，第一阶梯差部STEP1的厚度(T12)可以小于在第三方向DR3上与第一对齐标记AK1重叠的堤物质BNM的厚度(T32)，但并不限于此。第一阶梯差部STEP1的厚度(T12)可以实质上等于或大于在第三方向DR3上与第一对齐标记AK1重叠的堤物质BNM的厚度(T32)。
综上所述，通过根据堤物质BNM的散射颗粒SCT的重量比调节第一阶梯差部STEP1的厚度，可以利用相机CCD识别第一对齐标记AK1。
图27是示出根据第一对齐标记的金属物质基于光的波长的反射率的曲线图。图27示出了按铝(Al)、铜(Cu)、金(Au)及银(Ag)的光的波长的反射率。
第一对齐标记AK1的反射率越高，利用相机CCD识别第一对齐标记AK1越容易。为此，第一对齐标记AK1可以利用具有50％以上的反射率的金属物质形成。或者，第一对齐标记AK1可以利用对于约700nm至1200nm的波长的光具有80％以上的反射率的金属物质形成。或者，如图27所示，第一对齐标记AK1可以利用对于约880nm的波长的光具有80％以上的反射率的金属物质(例如，铝(Al)、铜(Cu)、金(Au)、银(Ag))形成。或者，第一对齐标记AK1可以利用包括铝(Al)、铜(Cu)、金(Au)、银(Ag)中的至少一种的合金形成。例如，第一对齐标记AK1可以是对于约880nm的波长的光具有95％以上的反射率的钛铜合金(Ti Cu alloy)。
在第一对齐标记AK1布置于层间绝缘膜IL上的情况下，与第一对齐标记AK1布置于同一层的第一图案电极CDP1、第二图案电极CDP2、第一电源布线VL1及第二电源布线VL2可以与第一对齐标记AK1相同地利用反射率较高的金属物质形成。或者，在第一对齐标记AK1布置于栅极绝缘膜GI上的情况下，与第一对齐标记AK1布置于同一层的薄膜晶体管TFT的栅极电极GE可以与第一对齐标记AK1相同地利用反射率较高的金属物质形成。或者，在第一对齐标记AK1布置于基板SUB上的情况下，与第一对齐标记AK1布置于同一层的阻光层BML可以与第一对齐标记AK1相同地利用反射率较高的金属物质形成。或者，在第一对齐标记AK1布置于平坦化膜VIA上的情况下，与第一对齐标记AK1布置于同一层的第一电极RME1和第二电极RME2可以与第一对齐标记AK1相同地利用反射率较高的金属物质形成。
图29是示出沿图4的(a)的Q2-Q2'剖切的显示面板的一例的剖视图。
图29的实施例与图10的实施例的差异在于，第二堤BNL2布置于与第一对齐标记AK1重叠的区域。图29以与图10的实施例的差异为主进行说明。
参照图29，由于第一阶梯差部STEP1，布置于平坦化膜VIA上的第一绝缘膜PAS1、第一堤BNL1及第三绝缘膜PAS3可以沿着第一阶梯差部STEP1的截面形状形成。据此，在第三方向DR3上与第一对齐标记AK1重叠的第二堤BNL2的厚度(T32)可以小于在第三方向DR3上与第一对齐标记AK1不重叠的第二堤BNL2的厚度(T31)。由于第二堤BNL2的光透射率与第二堤BNL2的厚度成反比，因此在第三方向DR3上与第一对齐标记AK1重叠的第二堤BNL2的光透射率可以高于在第三方向DR3上与第一对齐标记AK1不重叠的第二堤BNL2的光透射率。因此，即使在第一对齐标记AK1上形成第二堤BNL2，也可以如图3所示地利用相机CCD识别第一对齐标记AK1。
图30是示出沿图4的(a)的Q2-Q2'剖切的显示面板的一例的剖视图。
图30的实施例与图11的实施例的差异在于，第二堤BNL2布置于与第一对齐标记AK1重叠的区域。图30以与图11的实施例的差异为主进行说明。
参照图30，由于第二阶梯差部STEP2，布置于第一堤BNL1上的第三绝缘膜PAS3可以沿着第二阶梯差部STEP2的截面形状形成。据此，在第三方向DR3上与第一对齐标记AK1重叠的第二堤BNL2的厚度(T32)可以小于在第三方向DR3上与第一对齐标记AK1不重叠的第二堤BNL2的厚度(T31)。由于第二堤BNL2的光透射率与第二堤BNL2的厚度成反比，因此在第三方向DR3上与第一对齐标记AK1重叠的第二堤BNL2的光透射率可以高于在第三方向DR3上与第一对齐标记AK1不重叠的第二堤BNL2的光透射率。因此，即使在第一对齐标记AK1上形成第二堤BNL2，也可以如图3所示地利用相机CCD识别第一对齐标记AK1。
图31是示出沿图6的Q1-Q1'剖切的显示面板的又一例的剖视图。图32是详细示出图31的B区域的剖视图。
图31及图32的实施例与图7及图8的实施例的差异在于，包括有机发光元件OEL代替无机半导体元件的发光元件ED。在图31和图32以与图7及图8的实施例的差异为主进行说明。
参照图31及图32，第一电极RME1可以布置于平坦化膜VIA上。第一电极RME1可以通过贯通平坦化膜VIA的接触孔CTD连接到第二图案电极CDP2。
在以有机发光元件OEL为基准向第二电极RME2方向发光的上部发光(topemission)结构中，第一电极RME1可以利用诸如铝与钛的堆叠结构(Ti/Al/Ti)、铝与氧化铟锡(ITO：Indium Tin Oxide)的堆叠结构(ITO/Al/ITO)、APC合金以及APC合金与ITO的堆叠结构(ITO/APC/ITO)之类的反射率较高的金属物质形成。APC合金是银(Ag)、钯(Pd)及铜(Cu)的合金。
为了定义子像素SPX1、SPX2、SPX3的第一发光部EMA1、第二发光部EMA2及第三发光部EMA3，第一堤BNL1可以以在平坦化膜VIA上划分第一电极RME1的方式形成。第一堤BNL1可以布置为覆盖第一电极RME1的边缘。第一堤BNL1可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等的有机膜形成。
子像素SPX1、SPX2、SPX3的第一发光部EMA1、第二发光部EMA2及第三发光部EMA3中的每一个表示第一电极RME1、有机发光元件OEL及第二电极RME2依次堆叠使得来自第一电极RME1的空穴与来自第二电极RME2的电子在有机发光元件OEL彼此结合而发光的区域。
在第一电极RME1和第一堤BNL1上可以布置有有机发光元件OEL。有机发光元件OEL可以包括发出第三颜色的光的有机物质层。例如，有机发光元件OEL可以包括空穴传输层(hole transporting layer)、有机物质层及电子传输层(electron transportinglayer)。
第二电极RME2可以布置于有机发光元件OEL上。第二电极RME2可以布置为覆盖有机发光元件OEL。第二电极RME2可以是共同形成于子像素SPX1、SPX2、SPX3的第一发光部EMA1、第二发光部EMA2及第三发光部EMA3的公共层。在第二电极RME2上可以形成有覆盖层(capping layer)。
第二电极RME2可以利用使光透射的诸如ITO、IZO之类的透明的导电性氧化物(TCO：Transparent Conductive Oxide)或者诸如镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金之类的半透射导电性材料(Semi-transmissive Conductive Material)形成。在第二电极RME2利用半透射金属物质形成的情况下，可以通过微腔(micro cavity)提高出光效率。
在第二电极RME2上可以布置有封装层TFEL。封装层TFEL为了防止氧或水分渗透到发光元件层EML而可以包括至少一个无机膜。并且，封装层TFEL为了保护发光元件层EML免受诸如灰尘之类的异物的影响而可以包括至少一个有机膜。例如，封装层TFEL可以包括第一封装无机膜TFE1、封装有机膜TFE2及第二封装无机膜TFE3。
第一封装无机膜TFE1可以布置于第二电极RME2上，封装有机膜TFE2布置于第一封装无机膜TFE1上，第二封装无机膜TFE3布置于封装有机膜TFE2上。第一封装无机膜TFE1和第二封装无机膜TFE3可以利用硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层及铝氧化物层中的一种以上的无机膜交替地堆叠的多层膜形成。封装有机膜TFE2可以是丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等的有机膜。在封装层TFEL上可以布置有第二堤BNL2、第一波长转换层WCL1、第二波长转换层WCL2及透明绝缘膜TPL。
图33是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图33的实施例与图10的实施例的差异仅在于，省略了第一绝缘膜PAS1和第三绝缘膜PAS3，并在第一堤BNL1上追加了封装层TFEL，因此将省略对图33的说明。
图34是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图34的实施例与图11的实施例的差异仅在于，省略了第一绝缘膜PAS1和第三绝缘膜PAS3，并在第一堤BNL1上追加了封装层TFEL，因此将省略对图34的说明。
图35是示出沿图4的(a)的Q2-Q2'剖切的显示面板的又一例的剖视图。
图35的实施例与图29的实施例的差异仅在于，省略了第一绝缘膜PAS1和第三绝缘膜PAS3，并在第一堤BNL1上追加了封装层TFEL，因此将省略对图35的说明。
图36是示出沿图4的(a)的Q2-Q2'剖切的显示面板的一例的剖视图。
图36的实施例与图30的实施例的差异仅在于，省略了第一绝缘膜PAS1和第三绝缘膜PAS3，并在第一堤BNL1上追加了封装层TFEL，因此将省略对图36的说明。
以上参照附图说明了本发明的实施例，但在本发明所属技术领域中具有普通知识的人员可以理解的是，可以在不改变本发明的其技术思想或者必要特征的情况下以其他具体形态实施。因此，以上记载的实施例应当理解为在所有方面均为示例性的，而不是限定性的。

Claims (10)

1.一种显示装置，包括：
基板；
平坦化膜，布置于所述基板上；
第一对齐标记，布置于所述基板的非显示区域；
第一电极和第二电极，布置于所述基板的显示区域；
发光元件，电连接到所述第一电极和所述第二电极；
波长转换层，布置于所述发光元件上；
第一堤，布置于所述第一电极的至少一部分上；以及
第二堤，布置于所述第一堤上并且包围所述波长转换层，
其中，在所述基板的厚度方向上与所述第一对齐标记重叠的平坦化膜的厚度大于在所述基板的厚度方向上与所述第一电极及所述第二电极重叠的平坦化膜的厚度。
2.根据权利要求1所述的显示装置，其中，
所述平坦化膜包括在所述基板的厚度方向上与所述第一对齐标记重叠的阶梯差部。
3.根据权利要求2所述的显示装置，其中，
所述阶梯差部的厚度小于与所述波长转换层接触的第二堤的厚度。
4.根据权利要求3所述的显示装置，其中，
所述阶梯差部的厚度为2μm以上，并且小于与所述波长转换层接触的所述第二堤的厚度。
5.根据权利要求1所述的显示装置，其中，
所述第二堤在所述基板的厚度方向上与所述第一对齐标记重叠，
与所述第一对齐标记重叠的第二堤的厚度小于与所述波长转换层接触的第二堤的厚度。
6.一种显示装置，包括：
基板；
第一对齐标记，布置于所述基板的非显示区域；
第一电极和第二电极，布置于所述基板的显示区域；
发光元件，电连接到所述第一电极和所述第二电极；
波长转换层，布置于所述发光元件上；
第一堤，布置于所述第一电极的至少一部分上；以及
第二堤，布置于所述第一堤上并且包围所述波长转换层，
其中，在所述基板的厚度方向上与所述第一对齐标记重叠的第一堤的厚度大于在所述基板的厚度方向上与所述第一电极及所述第二电极重叠的第一堤的厚度。
7.根据权利要求6所述的显示装置，其中，
所述第一堤包括在所述基板的厚度方向上与所述第一对齐标记重叠的阶梯差部。
8.根据权利要求7所述的显示装置，其中，
所述阶梯差部的厚度小于与所述波长转换层接触的第二堤的厚度。
9.根据权利要求7所述的显示装置，其中，
所述阶梯差部的厚度为2μm以上，并且小于与所述波长转换层接触的所述第二堤的厚度。
10.根据权利要求6所述的显示装置，其中，
所述第二堤在所述基板的厚度方向上与所述第一对齐标记重叠，
与所述第一对齐标记重叠的第二堤的厚度小于与所述波长转换层接触的第二堤的厚度。
CN202210166649.5A 2021-03-03 2022-02-23 显示装置 Pending CN115036346A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0028008 2021-03-03
KR1020210028008A KR20220125828A (ko) 2021-03-03 2021-03-03 표시 장치와 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN115036346A true CN115036346A (zh) 2022-09-09

Family

ID=83116391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210166649.5A Pending CN115036346A (zh) 2021-03-03 2022-02-23 显示装置

Country Status (3)

Country Link
US (1) US20220285465A1 (zh)
KR (1) KR20220125828A (zh)
CN (1) CN115036346A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240040138A (ko) * 2022-09-20 2024-03-28 삼성디스플레이 주식회사 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101972463B1 (ko) * 2011-02-18 2019-08-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
JP2013073887A (ja) * 2011-09-29 2013-04-22 Canon Inc 表示装置
KR102331597B1 (ko) * 2015-01-21 2021-11-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102626853B1 (ko) * 2015-10-30 2024-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102333141B1 (ko) * 2016-02-22 2021-11-30 삼성디스플레이 주식회사 감광성 수지 조성물 및 이를 사용하여 제조된 색변환층을 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20220125828A (ko) 2022-09-15
US20220285465A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
US20210367024A1 (en) Display device
CN115943495A (zh) 显示装置及其制造方法
CN114582910A (zh) 显示装置
EP4191677A1 (en) Display device
US20240153935A1 (en) Display device and method of fabricating the same
US20220005975A1 (en) Display device
EP4195282A1 (en) Display device
CN115036346A (zh) 显示装置
US20220069167A1 (en) Display device
US11882744B2 (en) Display device including display devices connected together via protrusions and grooves
CN114447016A (zh) 显示设备
CN114122047A (zh) 显示装置
CN113555386A (zh) 显示装置
KR20220004849A (ko) 표시 장치
US11908849B2 (en) Display device
US20230317883A1 (en) Display device and method of fabricating the same
CN219553636U (zh) 显示装置
CN220383494U (zh) 显示装置
US20230282774A1 (en) Display device and method of fabricating the same
US20220149111A1 (en) Display device
US20220102585A1 (en) Display device
US20240014363A1 (en) Display device
US20240030385A1 (en) Display device
KR20220031781A (ko) 표시 장치와 그의 제조 방법
CN116034469A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination