CN115023815A - 晶体管器件和制备晶体管器件的方法 - Google Patents

晶体管器件和制备晶体管器件的方法 Download PDF

Info

Publication number
CN115023815A
CN115023815A CN202080095758.1A CN202080095758A CN115023815A CN 115023815 A CN115023815 A CN 115023815A CN 202080095758 A CN202080095758 A CN 202080095758A CN 115023815 A CN115023815 A CN 115023815A
Authority
CN
China
Prior art keywords
region
field plate
intersection
trench
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080095758.1A
Other languages
English (en)
Inventor
O·布兰克
C·A·布拉兹
高琰
O·吉勒曼特
F·希尔勒
D·拉福雷特
P·拉格
C·欧瓦拉德
E·普瑞
叶俐君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN115023815A publication Critical patent/CN115023815A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在实施例中，晶体管器件包括半导体本体，半导体本体包括多个晶体管单元，多个晶体管单元包括：第一导电类型的漂移区；与漂移区形成第一pn结的第二导电类型的本体区，第二导电类型与第一导电类型相反；与本体区形成第二pn结的第一导电类型的源极区；延伸到半导体本体的主表面中并且包括柱状场板的柱状场板沟槽；以及延伸到半导体本体的主表面中并且包括栅极电极的栅极沟槽结构。本体区的深度和掺杂水平中的至少之一在晶体管单元内局部地变化，以改进晶体管单元内的VGSTH均匀性。

Description

晶体管器件和制备晶体管器件的方法
背景技术
用于功率应用的常见晶体管器件包括Si CoolMOS®、Si功率MOSFET和Si绝缘栅双极晶体管(IGBT)。US 9,680,004 B2公开了一种功率MOSFET，其包括在具有条带形状的栅极沟槽中的金属栅极电极。该功率MOSFET还包括在具有柱状或针状形状的场板沟槽中的场板。场板提供电荷补偿，并且提供用以减小MOSFET器件的面积比导通电阻的机会。
具有甚至更好的性能的晶体管器件将是合期望的。
发明内容
根据本发明，一种晶体管器件，包括半导体本体，半导体本体包括多个晶体管单元，多个晶体管单元包括：第一导电类型的漂移区；与漂移区形成第一pn结的第二导电类型的本体区，第二导电类型与第一导电类型的相反；与本体区形成第二pn结的第一导电类型的源极区；延伸到半导体本体的主表面中并且包括柱状场板的柱状场板沟槽；以及延伸到半导体本体的主表面中并且包括栅极电极的栅极沟槽结构。本体区的深度和掺杂水平中的至少之一在晶体管单元内局部地变化，以改进晶体管单元内的VGSTH均匀性。
在一些实施例中，栅极沟槽结构包括在第一横向方向上延伸的第一区段和在不同于第一横向方向的第二横向方向上延伸的第二区段，其中第二区段与第一区段在交叉部处交叉。
在第一横向区段和第二横向区段之间形成的角度α可以是0°<α<180°。
在一些实施例中，与在界定柱状场板沟槽的区中相比在栅极沟槽结构的交叉部处本体区的深度更大，和/或与在界定柱状场板沟槽的区中相比在栅极沟槽结构的交叉部处本体区的掺杂水平更高。
在一些实施例中，在栅极沟槽的交叉部处的最大掺杂剂浓度是界定柱状场板沟槽的区的最大掺杂剂浓度的至少1.1倍并且至多十倍。
在一些实施例中，半导体本体的在与栅极沟槽的交叉部的侧壁相邻的位置处的最大净掺杂剂浓度是半导体本体的在与柱状场板沟槽的侧壁相邻的位置处的最大净掺杂剂浓度的至少1.1倍或至少1.2倍并且至多十倍。
在一些实施例中，在半导体本体的平面中，半导体本体的在与栅极沟槽的交叉部的侧壁相邻的位置处的最大净掺杂剂浓度是半导体本体的在与柱状场板沟槽的侧壁相邻的位置处的最大净掺杂剂浓度的至少1.1倍或至少1.2倍并且至多十倍。
在一些实施例中，在交叉部的区中的本体区的深度为tint，并且相邻于柱状场板沟槽的本体区的深度为tbody，并且在交叉部处的本体区的掺杂水平为Dint，并且相邻于柱状场板沟槽的本体区的掺杂水平为Dbody，其中tint＞1.05tbody或tint＞1.01tbody并且/或者Dint＞1.1Dbody或Dint＞1.2Dbody。
在一些实施例中，在半导体本体的位于半导体本体的主表面和深度tbody之间的平面中，半导体本体的在与栅极沟槽的交叉部的侧壁相邻的横向位置处的最大净掺杂剂浓度是半导体本体的在与柱状场板沟槽的侧壁相邻的横向位置处的最大净掺杂剂浓度的至少1.1倍或至少1.2倍并且至多十倍。
在一些实施例中，晶体管器件进一步包括被布置成规则阵列的多个柱状场板沟槽。规则阵列可以是行和列的阵列，诸如方形栅格阵列，或者可以是六边形阵列。
在一些实施例中，栅极沟槽结构的第一区段被布置在柱状场板沟槽中的相邻的柱状场板沟槽之间，并且栅极沟槽结构的第二区段被布置在柱状板沟槽中的相邻的柱状板沟槽之间。
在一些实施例中，栅极沟槽结构包括通过多个第一区段与多个第二区段交叉并且形成多个交叉部而形成的栅格结构，并且栅极电极具有栅格结构，其中一对第一区段和一对第二区段界定多个柱状场板沟槽中的一个柱状场板沟槽。
在一些实施例中，第一区段实质上彼此平行地延伸，各区段实质上彼此平行地延伸，并且第一区段和第二区段实质上彼此垂直地延伸并且形成方形栅格或矩形栅格。
在一些实施例中，栅极沟槽结构包括通过多个第一区段与多个第二区段交叉并且形成多个交叉部而形成的栅格结构，并且栅极电极具有栅格结构，其中栅格结构具有六边形形状。
在其中栅格结构为六边形的实施例中，柱状场板沟槽可以被布置成规则的六边形阵列。
在一些实施例中，本体区的深度和掺杂水平中的至少之一在多个交叉部中的相邻的交叉部之间和/或在交叉部和柱状场板沟槽之间横向地变化。
在一些实施例中，与在位于邻近的两个交叉部之间的区中相比本体区在相邻于交叉部的区中包括更高的掺杂水平，和/或与在相邻于柱状场板沟槽的区中相比本体区在相邻于交叉部的区中包括更高的掺杂水平，和/或与在位于邻近的两个交叉部之间的区中相比本体区在交叉部处更深地延伸到半导体本体中，和/或与在被定位为相邻于柱状场板沟槽的区中相比本体区相邻于交叉部地更深地延伸到半导体本体中。
在一些实施例中，栅极沟槽在交叉部处的深度大于栅极沟槽的相邻于交叉部的深度。
提供了一种制备晶体管器件的方法，晶体管器件包括：延伸到包括第一导电类型的半导体本体的主表面中的柱状场板沟槽，柱状场沟槽包括柱状场板；以及包括具有一定长度的细长栅极沟槽的栅极沟槽结构，细长栅极沟槽延伸到半导体本体的主表面中并且包括栅极电极，柱状场板沟槽和细长栅极沟槽之间的横向间隔沿着细长栅极沟槽的长度变化。方法包括将第二导电类型的掺杂剂注入到半导体本体的主表面中以在半导体本体中形成本体区，其中第二导电类型与第一导电类型相反，并且将第二导电类型的掺杂剂注入到半导体本体的主表面的预定区中，从而本体区的深度和掺杂水平中的至少之一横向地变化。
在一些实施例中，第二导电类型的掺杂剂被注入到半导体本体的主表面的预定区中，从而本体区的深度和掺杂水平中的至少之一在晶体管器件的每个晶体管单元内横向地变化并且局部地变化，以改进晶体管单元内的VGSTH均匀性。
在一些实施例中，第二导电类型的掺杂剂被注入到半导体本体的主表面的预定区中，从而本体区的深度和掺杂水平中的至少之一以预定图案横向地变化，例如跨晶体管器件的单元场具有在值上的在横向上的规则变化。
在一些实施例中，方法进一步包括在将第二导电类型的掺杂剂注入到本体区的区中之后，对半导体本体进行退火。
在一些实施例中，方法进一步包括在半导体本体的主表面中形成第一导电类型的源极区。
在一些实施例中，栅极沟槽结构包括在第一横向方向上延伸的第一区段和在不同于第一横向方向的第二横向方向上延伸的第二区段。第二区段与第一区段在交叉部处交叉，并且分立的区被布置在交叉部处。分立的区可以从栅极沟槽结构的侧壁横向地向外延伸到半导体本体中预定的距离。
在一些实施例中，晶体管器件包括在半导体本体的主表面中的多个柱状场板沟槽，多个柱状场板沟槽被布置成规则阵列。
在一些实施例中，栅极沟槽结构包括通过多个第一区段与多个第二区段交叉以形成多个交叉部而形成的栅格结构，并且栅极电极具有栅格结构。一对第一区段和一对第二区段在横向上围绕多个柱状场板沟槽。这些区被布置在交叉部处，从而本体区的深度和掺杂水平中的至少之一在柱状场板沟槽和交叉部之间横向地变化。
分立的区可以从栅极沟槽结构的侧壁在横向上朝向场板沟槽的侧壁延伸。
在一些实施例中，栅极沟槽结构包括通过多个第一区段与多个第二区段交叉以形成多个交叉部而形成的栅格结构，并且栅极电极具有栅格结构，栅格结构在平面视图中具有六边形形状。这些区被布置在交叉部处，从而本体区的深度和掺杂水平中的至少之一在柱状场板沟槽和交叉部之间横向地变化。
分立的区可以从栅极沟槽结构的侧壁在横向上朝向场板沟槽的侧壁延伸。
在一些实施例中，栅极沟槽结构的交叉部被形成在各区中。
本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
附图中的要素未必相对于彼此成比例。同样的参考标号指明对应的类似部件。各种所图示的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘了示例性实施例并且在随后的描述中详述了示例性实施例。
图1图示根据实施例的晶体管器件的横截面视图。
图2A图示晶体管器件的一部分的顶视图。
图2B图示晶体管器件的一部分的顶视图以及第二本体区的位置。
图2C图示晶体管器件的一部分的顶视图和横截面视图。
图3图示针对包括具有局部地增加的掺杂的本体区的晶体管器件的电流对于电压的线图。
图4包括图4A至图4C，其图示根据各种实施例的栅极栅格结构的部分。
图5包括图5A至图5H，其图示根据各种实施例的栅极栅格结构的部分。
具体实施方式
在以下的详细描述中，参照随附附图，随附附图形成在此的一部分，并且在附图中通过图示的方式示出其中可以实践本发明的具体实施例。在这方面，参照被描述的(多个)图的定向使用诸如“顶部”、“底部”、“前面”、“后面”、“前方”、“末尾”等的方向术语。因为实施例的组件可以是以许多不同的定向定位的，所以方向术语用于说明的目的并且绝不是进行限制。要理解，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以作出结构或逻辑上的改变。下面对本发明的详细描述不应被在限制的意义上看待，并且本发明的范围由所附权利要求限定。
下面将解释许多示例性实施例。在这种情况下，在各图中，相同的结构特征由相同或相似的参考标号标识。在本描述的上下文中，“横向”或“横向方向”应当被理解为意味着一般地平行于半导体材料或半导体载体的横向延伸而行进的方向或延伸。因此，横向方向一般地平行于这些表面或侧延伸。与此相对，术语“竖向”或“竖向方向”被理解为意味着一般地垂直于这些表面或侧并且因此垂直于横向方向行进的方向。因此，竖向方向在半导体材料或半导体载体的厚度方向上行进。
如在本说明书中采用的那样，当诸如层、区或衬底的要素被称为在另一要素“上”或延伸到另一要素“上”时，其可以直接在另一要素上或直接延伸到另一要素上，或者也可以存在中间要素。相反，当要素被称为“直接在”另一要素上或“直接延伸到”另一要素上时，没有中间要素存在。
如在本说明书中采用的那样，当要素被称为“连接”或“耦合”到另一要素时，其可以直接连接或耦合到另一要素，或者可以存在中间要素。相反，当要素被称为“直接连接”或“直接耦合”到另一要素时，没有中间要素存在。
如在此使用的那样，各种器件类型和/或掺杂半导体区可以被标识为n型的或p型，但是这仅仅是为了便于描述并且不意图进行限制，并且这样的标识可以被作为“第一导电类型”或“相反的第二导电类型”的更一般的描述替代，其中第一类型可以是n型或p型并且于是第二类型是p型或n型。
各图通过挨着掺杂类型“n”或“p”指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意味着比“n”掺杂区的掺杂浓度低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区高的掺杂浓度。相同的相对掺杂浓度的掺杂区未必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
使用位于针状形状的场板沟槽中的针状形状的场板的MOSFET器件可能遭受强的RonA (VGSTH)依赖，这可能阻碍将该设计构思用于低电压技术，其中低于10V的RonA是相关的。这样的器件可能呈现所谓的“早期接通”。
认为的是，通常用于包括针状形状的场板沟槽阵列的晶体管结构的栅格状栅极设计导致晶体管单元内的非均匀VGSTH。不希望受理论束缚，所观察到的行为可以由具有不同的阈值电压的并联耦合的两个MOSFET描述。例如，对于栅格状栅极结构而言，每个晶体管单元可以被认为包括被布置在沿着不同的横向方向延伸的两个栅极沟槽区段之间的交叉部处的角部MOSFET以及利用栅极沟槽区段的中心区段即位于邻近的两个交叉部之间的栅极沟槽区段的区段形成的直MOSFET。
为了同时接通两个MOSFET(在任何VGSTH下低RonA)，两个MOSFET的VGSTH应当匹配，因为否则具有低VGSTH的MOSFET将首先导通。这导致与单元内的均匀VGSTH相比更高的RonA。在相同的本体掺杂水平的情况下，由于在由两个栅极区段的交叉部形成的晶体管单元的角部处的双向场效应(VGSTH_measured=min(VGSTH_corner，VGSTH_straight))，与直MOSFET相比角部MOSFET将示出更低的VGSTH。
根据在此描述的实施例，通过在晶体管单元内局部地调节的阈值电压来实现更一致的阈值电压(VGSTH)。这可以是例如通过局部地增加在栅格状栅极结构的交叉部处的本体区的掺杂水平实现的，以便局部地增加角部MOSFET的VGSTH并且减轻在晶体管单元的角部处即在栅极沟槽区段的交叉部处的二维电场的影响。
在一些实施例中，第二本体(“角部本体”)被引入到晶体管结构中，其仅存在于角部中，即在栅极沟槽的交叉部处。这使得角部和直MOSFET的VGSTH能够被分离地调节，并且能够被设置为具有甚至可以实质上相同的更相似的值。更进一步地，附加的角部本体使得栅极相交部中的累积区的长度能够被分离地调节。由于局部地更高的开放区域，与直的部分相比，栅极相交部可以被蚀刻得更深。这进一步使得能够进行QGD调节。
在栅极相交部或交叉部区中提供有第二本体注入，其使得能够有在针状沟槽MOSFET技术中的均匀的VGSTH。此外，可以减少栅极相交部中的QGD。附加的注入可以被通过顶视图图像检测到，其中可以看到针状沟槽设计和栅格状栅极设计，以及转移特征测量。更进一步地，本体区的掺杂水平上的变化可以利用SSRM(扫描扩布电阻显微镜)或用于表征MOSFET单元的掺杂分布的方法(诸如SIMS(二次离子质谱))来检测。
图1图示根据实施例的晶体管器件10的横截面视图。晶体管器件10包括半导体本体11，半导体本体11具有：主表面12；包括多个晶体管单元14的单元场13；以及在横向上围绕单元场13的边缘终止区15。单元场13中的多个晶体管单元14可以全部具有实质上相同的结构。单元场13贡献于晶体管器件10的开关，并且边缘终止区15用于提供有源器件区(即单元场13)和器件的边缘区之间的电隔离。
参照图1的横截面视图，单元场13包括栅极沟槽结构，栅极沟槽结构包括在半导体本体11的主表面12中的多个栅极沟槽16，每个栅极沟槽16包括衬垫栅极沟槽16的栅极电介质17和被布置在栅极沟槽中和在栅极电介质17上的导电栅极电极18。栅极沟槽16和栅极电极18是细长的，具有延伸到附图的平面中的长的方向。栅极电极18可以包括多晶硅或金属。
晶体管器件10进一步包括电荷补偿结构，电荷补偿结构包括多个导电场板26，每个场板26位于场板沟槽23中。场板沟槽23延伸到半导体本体11的主表面12中并且被由底部24和实质上垂直于主表面12延伸的侧壁25限定。场板26是导电的，并且例如可以由多晶硅形成。场板沟槽23被衬垫有通常已知为场氧化物的电绝缘层39，以使导电场板26与半导体本体11电隔离。场氧化物39典型地具有比栅极电介质17大的厚度。
半导体本体11可以是由诸如单晶硅晶片的单晶半导体本体形成的。在一些实施例中，半导体本体可以由外延半导体层(例如外延硅层)形成。
晶体管器件10是竖向晶体管器件，具有位于半导体本体的与主表面12相对的第二主表面28处的漏极区27。半导体本体11可以形成晶体管器件10的漂移区29，并且被利用第一导电类型(例如n型)轻掺杂。漏极区27被利用第一导电类型(例如n型)高掺杂。本体区30位于漂移区29上，并且包括与第一导电类型相反的第二导电类型(例如p型)的掺杂剂。源极区31位于本体区上或本体区中，并且包括第一导电类型的掺杂剂。
在图1中由线32示意性地指示的金属层可以位于漏极区27上，以形成在背表面上的用于晶体管器件10的漏极接触。在图1中由线33示意性地指示的导电层可以位于半导体本体11的在单元场13上的主表面12上，该单元场13电耦合到源极区31和形成用于晶体管器件10的源极接触的场板26。栅极电极18可以耦合到图1中由线34示意性地指示的用于晶体管器件10的栅极接触，其在横向上相邻于源极接触地位于主表面12上。栅极电极18可以包括金属或多晶硅。
图2A图示晶体管器件10的一部分的顶视图。在该顶视图中，可以看到场板沟槽23和场板26中的每个是柱状的并且具有针状形状。在该实施例中，场板沟槽23被示出为具有八边形外部轮廓。然而，外部轮廓不限制于这种形状的形状，并且可以具有其它形状，诸如圆形、方形、六边形等。柱状场板沟槽23以及因此位于其中的场板26被布置成行和列的规则方形栅格阵列。然而，阵列不限制于方形栅格阵列，并且可以使用诸如六边形阵列的其它阵列。
在图2A的顶视图中，还可以看到栅极沟槽16和栅极电极18形成栅格形状的部分，从而晶体管器件10包括具有在Y方向上延伸的纵向区段35和在X方向上延伸的横越区段36的栅极沟槽结构。纵向区段35和横越区段36在交叉部37处彼此相交或交叉。栅极电极18也具有栅格形状，包括在交叉部37'处彼此交叉的在Y方向上延伸的纵向区段35'和在X方向上延伸的横越区段36'。每个交叉部37位于四个邻接的晶体管单元14的角部处。
在图2中图示的实施例中，邻近的纵向区段35之间的间隔和邻近的横越区段36之间的间隔实质上相同，使得形成方形栅格。一个柱状场板沟槽23以及其关联的柱状场板26位于方形区中的每个中，方形区被由栅格状栅极沟槽16的两个邻近的纵向区段35和两个邻近的横越区段36界定并且与它们间隔开。交叉部37也被布置成行和列的规则阵列。
图2A中还图示了位于场板26上并且在横向上与栅极沟槽16的栅格间隔开的接触38的位置。
如在上面提到那样，栅极结构的交叉部37可以引起二维电场效应，与晶体管单元14的其它部分——例如相邻于场板沟槽23或相邻于定位在两个紧密邻近的交叉部37之间的中间部的纵向区段35或横越区段36的部分——的阈值电压相比，二维电场效应造成晶体管单元14的在相邻于形成在交叉部37处的栅极结构的垂直角部并且被由该垂直角部界定的区中的阈值电压的局部减小。可以通过局部地调节晶体管单元14的区域内的阈值电压VGSTH——即VGSTH在晶体管单元14内的不同位置处(例如在由栅极沟槽栅格的环包围的区内的不同位置处)具有不同的值——来减轻该效应。
根据一些实施例，可以通过局部地调节晶体管单元14的区域内的本体区30的至少一个参数(例如掺杂水平和/或深度)来减轻在两个栅极沟槽的交叉部处的二维电场的影响。在一些实施例中，晶体管器件10的本体区30包括具有取决于晶体管器件10内的横向位置并且还取决于其在每个晶体管单元14内的横向位置而变化的值的至少一个参数。
在一些实施例中，本体区30的深度t和/或本体区30的掺杂水平D作为其横向位置的函数而变化。本体区30的掺杂水平D的最大变化可以是大约10倍。该变化可以是最小的1.1倍。通过局部地调节单元14内的本体区30的掺杂水平D和/或深度t，可以在单元内局部地调节阈值电压，从而阈值电压更一致，并且可以避免晶体管器件10的早期接通。
图2B图示晶体管器件10的单元场13的一部分的顶视图，其中示意性地指示本体区30的区40，其具有如下的参数的值：该参数的值与该参数在所指示的区40的外部的值不同。在图2B中图示的实施例中，区40内的本体区30的掺杂水平Dint高于在横向上在区40的外部的本体区30的掺杂水平Dbody。例如，Dint＞1.1Dbody或Dint＞1.2Dbody。
每个区40被布置在纵向栅极沟槽区段35和横越栅极沟槽区段36之间的交叉部37处。每个区40具有横向延伸，使得其从栅极沟槽区段35、36的紧密接近交叉部37的内边缘朝向场板沟槽23延伸一定距离。这造成与区40的外部相比在区40内阈值电压局部地增加，从而可以减轻从在由栅极沟槽16的纵向区段35和横越区段36在交叉部37处形成的晶体管单元14的角部处的两个垂直方向延伸的电场的影响。晶体管单元14的阈值电压在晶体管单元的区域上并且因此在单元场13的区域上更一致或均匀。
在图2B中图示的实施例中，每个区40被描绘为与其邻近的分立的区40间隔开的分立的区，使得分立的区40被布置成行和列的规则阵列。然而，在横向方向上在参数(例如本体区30的掺杂水平)的值上的变化可以不是突变的，并且具有作为距离的函数的更渐变的改变。
柱状场板沟槽23和柱状场板26被布置成规则的方形栅格阵列。区40也被布置成规则的方形阵列，方形阵列具有相同的间距，但是在横向上与场板沟槽23的方形栅格阵列偏移。
如在附图中描绘的区40可以对应于用于将附加的掺杂剂局部地注入到本体区30中的掩模中的开口。在这些实施例中，分立的区40可以指示如下的区，其中用以注入第二导电类型的掺杂剂的第二本体注入被执行从而在纵向栅极沟槽区段37和横越栅极沟槽区段36之间的交叉部37处及其周围的本体区30的掺杂水平局部地增加。
本体区30的掺杂水平作为单元场13内和每个晶体管单元14内的横向位置——例如在场板沟槽23到栅极沟槽16(特别是到该晶体管单元14的栅极沟槽16的交叉部37)之间的横向方向上——的函数而变化。
区40在图2中被描绘为具有方形形状，其中方形的角部与纵向区段35和横越区段的中心对准。然而，区40不限制于具有该特定形状。在图4和图5中图示进一步的示例。
在栅极沟槽结构16的交叉部37处的本体区30的掺杂水平不同于在柱状场沟槽23处的本体区30的掺杂水平。例如，与在半导体本体的被定位为紧密相邻于柱状场沟槽23的部分中相比，在半导体本体11的被定位为紧密相邻于交叉部37的部分中本体区30的掺杂水平可以更高。
图2C图示半导体本体11的一部分的顶视图和横截面视图，并且指示在本体区带30的深度上的横向变化。
在一些实施例中，在区40中本体区30距半导体本体11的主表面12的深度tint与界定柱状场沟槽23的本体区30的深度tbody不同。例如，紧密相邻于交叉部37的本体区的深度可以大于紧密相邻于柱状场板沟槽23的本体区的深度。
本体区30的深度也可以被限定为本体结30和漂移区29之间的pn结的位置。
在一些实施例中，在每个晶体管单元14内，半导体本体11的在与栅极沟槽16的交叉部37的侧壁相邻的位置处的最大净掺杂剂浓度是半导体本体11的在与柱状场板沟槽23的侧壁相邻的位置处的最大净掺杂剂浓度的至少1.1倍并且至多十倍。
在一些实施例中，在每个晶体管单元14内，半导体本体11的在与位于形成交叉部37的侧壁的栅极沟槽16的侧壁上的栅极电介质17相邻的位置处的最大净掺杂剂浓度是半导体本体11的在与位于柱状场板沟槽23的侧壁25的场氧化物39相邻的位置处的最大净掺杂剂浓度的至少1.1倍或至少1.2倍并且至多十倍。
在一些实施例中，在每个晶体管单元14内并且在半导体本体11的平面中，半导体本体11的在与栅极沟槽16的交叉部37的侧壁相邻的位置处的最大净掺杂剂浓度是半导体本体11的在与柱状场板沟槽23的侧壁相邻的位置处的最大净掺杂剂浓度的至少1.1倍或至少1.2倍并且至多十倍。
在一些实施例中，在每个晶体管单元14内并且在半导体本体11的平面中，半导体本体11的在与位于形成交叉部37的侧壁的栅极沟槽16的侧壁上的栅极电介质17相邻的位置处的最大净掺杂剂浓度是半导体本体11的在与位于柱状场板沟槽23的侧壁25的场氧化物39相邻的位置处的最大净掺杂剂浓度的至少1.1倍或至少1.2倍并且至多十倍。
在一些实施例中，在每个晶体管单元14内，在半导体本体11的位于半导体本体11的主表面12和深度tbody之间的平面中，半导体本体11的在与栅极沟槽16的交叉部37的侧壁相邻的横向位置处的最大净掺杂剂浓度是半导体本体11的在与柱状场板沟槽23的侧壁相邻的横向位置处的最大净掺杂剂浓度的至少1.1倍或至少1.2倍并且至多十倍。
在一些实施例中，在每个晶体管单元14内并且在半导体本体11的位于半导体本体11的主表面12和深度tbody之间的平面中，半导体本体11的在与位于形成交叉部37的侧壁的栅极沟槽16的侧壁上的栅极电介质17相邻的位置处的最大净掺杂剂浓度是半导体本体11的在与位于柱状场板沟槽23的侧壁25的场氧化物39相邻的位置处的最大净掺杂剂浓度的至少1.1倍或至少1.2倍并且至多十倍。
在一个或多个横向方向和/或竖向方向上本体区30的参数水平上的变化可以是周期性的，并且对应于交叉部37的周期性布置。例如，区40可以被布置成对应于交叉部37的规则阵列的规则阵列。
在一些实施例中，本体区30的深度和掺杂水平中的至少之一以预定图案横向地变化，例如跨晶体管器件10的单元场13具有在值上的在横向上规则变化。
在一些实施例(诸如在图2中图示的实施例)中，区40和交叉部37被布置成行和列以形成方形栅格阵列。在这些实施例中，本体区30的深度和掺杂水平中的至少之一沿着方形栅格阵列的行和列以规则间隔变化。
在一些实施例中，区40和交叉部37被布置成六边形阵列。
为了在半导体本体11的预定区处的本体区30中提供增加的掺杂水平，可以使用两阶段处理，其中将包括第二导电类型的掺杂剂均匀地注入到半导体本体11的主表面12中，并且然后使用第二注入处理将第二导电类型的进一步的掺杂剂注入到半导体本体11的主表面12的预定区中。可以在第一注入之后并且在第二注入之前或者仅在第二注入之后执行本体驱动或退火处理。
在一些实施例中，第一注入处理被用于在单元场13的整个区域上形成具有实质上一致的掺杂水平的本体区30。可以首先执行该第一注入处理，随后使用第二注入处理进行局部的或区域的选择性注入，以便增加在预先选择的区40处的本体区30的掺杂水平，预先选择的区对应于栅极沟槽结构16的交叉部37的位置。
图3图示作为用于晶体管器件的电压的函数的电流的线图，晶体管器件包括柱状场板沟槽以及栅极沟槽和栅极，其具有栅格结构并且具有：具有一致的掺杂水平的本体区(虚线)；或者在栅极沟槽栅格结构的交叉部处具有局部地增加的掺杂的本体区(实线)。图3图示对于具有在栅极沟槽栅格结构的交叉部处具有局部地增加的掺杂的本体区的晶体管器件而言阈值电压的值增加。
用于包括柱状场板的补偿结构的栅极结构不限制于方形栅格。在其它实施例中，栅极沟槽结构包括在第一横向方向A上延伸的第一区段35和在不同于第一横向方向A的第二横向方向B上延伸的第二区段36，其中第二区段36与第一区35在交叉部37处交叉。第一横向方向35和第二横向方向36之间的角度可以大于或小于90°，例如0°＜α＜90°或90°＜α＜180°。例如，第一区段35和第二区段36可以形成三角形、六边形或八边形的栅格。
图4A图示用于具有补偿结构的晶体管器件的栅格栅极结构的实施例，补偿结构包括被布置成阵列的多个柱状场板。栅格栅极结构包括在横向方向A上延伸的第一栅极沟槽区段35和在横向方向B上延伸的第二栅极沟槽区段36。第一区段35和第二区段36在交叉部37处交叉。横向方向A和横向方向B之间的角度α小于90°。
栅极电极18还包括被布置在第一栅极沟槽区段35中的第一区段35'和被布置在第二栅极沟槽区段36上的第二区段36'，其在交叉部37'处交叉。因此，栅极电极18的第一区段35'和第二区段36'之间的角度α也小于90°。在平面视图中，在该交叉部处，交叉部37被布置在具有不同形状的四个晶体管单元14之间，因为一对沟槽区段35、36之间的角度α小于90°，并且邻接的一对沟槽区段35、36之间的角度α'大于90°。
半导体本体11包括本体区30的区40，与在横向上相邻于区40的区中相比其包括更高的掺杂水平。区40从交叉的栅极沟槽区段35、36的侧壁向外延伸。在该实施例中，区40具有带有倒圆角部的方形类型的形状，其中倒圆角部位于相应的四个晶体管单元14的本体区30中。
图4B图示包括在交叉部37处交叉的三个栅极沟槽区段的栅极结构。交叉部37位于三个晶体管单元14之间。第一栅极区段35在横向方向A上延伸，第二栅极沟槽区段36在第二横向方向B上延伸，并且第三栅极沟槽区段50在第三横向方向C上延伸，由此横向方向A、横向方向B和横向方向C是不同的。在该实施例中，横向方向A和横向方向B之间的角度α、横向方向B和横向方向C之间的角度α以及横向方向A和横向方向C之间的角度α实质上相同并且大约为120°。半导体本体11还包括本体区30的包括更高的掺杂水平的区40。区40具有实质上圆形的形状，并且以交叉部37为中心，使得区40从交叉区段35、36、50的侧壁朝向被布置于每个晶体管单元14的中心的未图示的柱状场板向外延伸。
图4C图示图4B中图示的布置的变型，其中邻近的沟槽区段35和36、邻近的沟槽区段36和50、以及邻近的沟槽区段50和35之间的接合具有倾斜形状52。半导体本体11还包括本体区30，其包括以交叉部37为中心的区40，如在图4B中图示的实施例中那样其具有更高的掺杂水平。
图5包括图5A至图5H，其图示根据各种实施例的栅极栅格结构的部分，栅极栅格结构包括位于交叉部37处的本体区30的区40，与本体区30的定位为在横向上相邻于该区的区相比该区40具有不同的参数值，例如具有更高的掺杂水平。
在图5A至图5G中图示的实施例中，栅极栅格结构包括实质上彼此平行地延伸的多个纵向区段35和实质上彼此平行地延伸的多个横越区段36，并且它们在交叉部37处彼此交叉以形成用于栅极沟槽16和栅极电极18的方形栅格布置。
在图5A中图示的实施例中，半导体本体11包括本体区30的具有带有倒圆角部的实质上方形形状的区40，由此倒圆角部位于四个晶体管单元14的本体区30中，使得倒圆角部指向在四个晶体管单元14中的每个的中心处的柱状场板沟槽(在图5A的视图中看不到)。
图5B图示栅极栅格结构的交叉部37的实施例，栅极栅格结构例如可以被使用在单元场13的边缘处。在该实施例中，第一纵向沟槽区段35从第二横越沟槽区段36的一个侧壁延伸以便形成T形状。在该实施例中，纵向区段35从横越区段36的一个侧壁延伸，其中横越区段36的相对的侧壁是直的。在该实施例中，掺杂的区40可以被布置以便在纵向区段35和横越区段36的两个邻接的侧壁之间延伸并且不在横越区段36的相对的直的侧壁上延伸。
图5C图示如下的实施例，其中具有更高的掺杂水平的区40围绕正交的纵向区段35和横越区段36之间的交叉部37对称地延伸并且具有使得为如下的外部轮廓：界定晶体管单元14的交叉区段35、36之间的轮廓为凹形53。这造成与在从形成在相邻的纵向区段35和横越区段36之间的角部51在晶体管单元14中心处的柱状场板沟槽的方向上延伸的方向上相比掺杂的区40的横向延伸在平行于栅极结构的纵向区段35和横越区段36的方向上更大。
图5D图示如下的实施例，其中在连接的横越沟槽区段36、纵向沟槽区段35的交叉的侧壁之间延伸的本体区40的轮廓为实质上线性54而不是如图5C中图示那样的凹形。
图5E图示如下的实施例，其中本体区40具有实质上方形的形状，其中角部位于本体区30中而不是如在图2A中图示的实施例中那样与纵向沟槽区段35和横越沟槽区段36对准。
图5F图示如下的实施例，其中区40具有十字形状，使得其从交叉的纵向区段35和横越区段36的侧壁延伸出一致的距离WS。
图5G图示如下的实施例，其中区40是实质上圆形的，并且关于形成在连接的纵向区段35和横越区段36之间的交叉部37对称地对准。
图5H图示包括本体区30的位于交叉部37处的区40的栅极栅格结构的部分，与本体区30的被定位为在横向上相邻于区40并且在该区40外部的区相比该区40具有不同的参数值，例如具有更高的掺杂水平。
在图5H中图示的实施例中，栅极栅格结构是六边形的并且包括多个第一区段35和多个第二区段36，由此第一区段35和第二区段36以大约120°的角度α彼此交叉，以形成交叉部37并且形成在平面视图中具有六边形形状的栅极沟槽16。栅极电极18在平面视图中也具有六边形形状。
具有不同的参数值(例如具有更高的掺杂水平)的区40被布置在每个交叉部37处，从而区40在平面视图中具有六边形布置。每个区40可以是关于交叉部37实质上对称地布置的。在该实施例中，每个区40在平面视图中具有实质上圆形的形状。然而，每个区40也可以具有其它形状，例如六边形或三角形。每个区40延伸到三个邻接的晶体管单元14中，每个晶体管单元在平面视图中可以被认为具有六边形形状。
每个晶体管单元14包括柱状场板沟槽23和场板26。柱状场板沟槽23和柱状场板26在平面视图中也可以具有六边形形状。然而，场板沟槽23和场板可以具有其它形状，例如在平面视图中是实质上圆形的。
柱状场板沟槽23和柱状场板26被布置成六边形阵列。区40也被布置成六边形阵列，六边形阵列具有相同的间距，但是从场板沟槽23的六边形阵列横向地偏移。
晶体管器件10可以被使用在低电压驱动(LV驱动器)应用中，低电压驱动应用诸如为叉车、电动自行车和低速车辆，其中既可靠又紧凑而且还有成本竞争力的高电流驱动电路是合期望的。为了满足上面提到的应用中的所要求的高电流，一种常见的实践是并联耦合许多分立的MOSFET开关。在这种情况下，来自并联的MOSFET的阈值电压(Vth)的扩展是不合期望的，这是由于具有最低Vth的MOSFET将不仅首先接通而且还将最后关断，因此由于获取了多于其电流份额的电流而过热。在产品的寿命期间，该Vth扩展应当被保持得低。在具有并联MOSFET的应用中不想要的早期接通可能引发电路中的短路，如果能量足够高，则可能破坏MOSFET和位于附近的组件。通过使用根据在此描述的实施例之一的晶体管器件，可以减轻或甚至克服这些问题中的一些或全部。
为了容易描述而使用诸如“下方”、“下面”、“下”、“上方”和“上”等的空间相对术语来解释一个要素相对于第二要素的定位。这些术语意图涵盖包括除了与各图中描绘的那些不同的不同定向之外的器件的不同定向。进一步地，诸如“第一”、“第二”等的术语也被用于描述各种要素、区、区段等，并且也不意图进行限制。贯穿于描述，同样的术语指代同样的要素。
如在此使用的那样，术语“具有”、“包含”、“包括”、和“包括有”等是开放式术语，其指示存在所声明的要素或特征，但是不排除附加的要素或特征。量词“一”、“一个”和指代词“该”旨在包括复数以及单数，除非上下文另外清楚地指示。要理解，除非另外具体指出，否则在此描述的各种实施例的特征可以被彼此组合。
虽然在此已经图示和描述了具体实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种替换的和/或等同的实现可以代替所示出和描述的具体实施例。本申请旨在覆盖在此讨论的具体实施例的任何适配或变化。因此，意图的是本发明仅受权利要求及其等同物限制。

Claims (15)

1.一种晶体管器件，包括：
包括多个晶体管单元的半导体本体，所述多个晶体管单元包括：
第一导电类型的漂移区；
第二导电类型的本体区，其与漂移区形成第一pn结，第二导电类型与第一导电类型相反；
第一导电类型的源极区，其与本体区形成第二pn结；
柱状场板沟槽，其延伸到半导体本体的主表面中并且包括柱状场板；
栅极沟槽结构，其延伸到半导体本体的主表面中并且包括栅极电极；
其中本体区的深度和掺杂水平中的至少之一在晶体管单元内局部地变化，以改进晶体管单元内的VGSTH均匀性。
2.根据权利要求1所述的晶体管器件，其中栅极沟槽结构包括在第一横向方向上延伸的第一区段和在不同于第一横向方向的第二横向方向上延伸的第二区段，其中第二区段与第一区段在交叉部处交叉，
其中与在界定柱状场板沟槽的区中相比在栅极沟槽结构的交叉部处本体区的深度更大，以及/或者
其中与在界定柱状场板沟槽的区中相比在栅极沟槽结构的交叉部处本体区的掺杂水平更高。
3.根据权利要求2所述的晶体管器件，其中半导体本体的在与栅极沟槽的交叉部的侧壁相邻的位置处的最大净掺杂剂浓度是半导体本体的在与柱状场板沟槽的侧壁相邻的位置处的最大净掺杂剂浓度的至少1.1倍并且至多十倍。
4.根据权利要求2或3所述的晶体管器件，其中在交叉部的区中的本体区的深度是tint，并且相邻于柱状场板沟槽的本体区的深度是tbody，并且在交叉部的区中的本体区的掺杂水平是Dint，并且相邻于柱状场板沟槽的本体区的掺杂水平是Dbody，
其中tint＞1.05tbody和/或Dint＞1.1Dbody。
5.根据权利要求2至4之一所述的晶体管器件，进一步包括被布置成规则阵列的多个柱状场板沟槽，
其中栅极沟槽结构的第一区段被布置在柱状场板沟槽中的相邻的柱状场板沟槽之间，并且栅极沟槽结构的第二区段被布置在柱状板沟槽中的相邻的柱状板沟槽之间。
6.根据权利要求5所述的晶体管器件，其中栅极沟槽结构包括通过多个第一区段与多个第二区段交叉并且形成多个交叉部而形成的栅格结构，并且栅极电极具有栅格结构，其中一对第一区段和一对第二区段界定所述多个柱状场板沟槽之一。
7.根据权利要求6所述的晶体管器件，其中本体区的深度和掺杂水平中的至少之一在所述多个交叉部中的相邻的交叉部之间和/或在交叉部和柱状场板沟槽之间横向地变化。
8.根据权利要求5至7之一所述的晶体管器件，其中
与在位于邻近的两个交叉部之间的区中相比本体区在相邻于交叉部的区中包括更高的掺杂水平，和/或
与在相邻于柱状场板沟槽的区中相比本体区在相邻于交叉部的区中包括更高的掺杂水平，和/或
与在位于邻近的两个交叉部之间的区中相比本体区在交叉部处更深地延伸到半导体本体中，和/或
与在被定位为相邻于柱状场板沟槽的区中相比本体区相邻于交叉部地更深地延伸到半导体本体中。
9.根据权利要求2至8之一所述的晶体管器件，其中栅极沟槽在交叉部处的深度大于栅极沟槽的相邻于交叉部的深度。
10.一种制备晶体管器件的方法，晶体管器件包括：延伸到包括第一导电类型的半导体本体的主表面中的柱状场板沟槽，柱状场板沟槽包括柱状场板；以及包括具有一定长度的细长栅极沟槽的栅极沟槽结构，细长栅极沟槽延伸到半导体本体的主表面中并且包括栅极电极，
其中所述方法包括：
将第二导电类型的掺杂剂注入到半导体本体的主表面中以在半导体本体中形成本体区，其中第二导电类型与第一导电类型相反；
将第二导电类型的掺杂剂注入到半导体本体的主表面的预定区中，从而本体区的深度和掺杂水平中的至少之一横向地变化。
11.根据权利要求10所述的方法，进一步包括在将第二导电类型的掺杂剂注入到本体区的区中之后，对半导体本体进行退火。
12.根据权利要求10或11所述的方法，进一步包括在半导体本体的主表面中形成第一导电类型的源极区。
13.根据权利要求10至12之一所述的方法，其中栅极沟槽结构包括在第一横向方向上延伸的第一区段和在不同于第一横向方向的第二横向方向上延伸的第二区段，其中第二区段与第一区段在交叉部处交叉，并且分立的区被布置在交叉部处。
14.根据权利要求10至13之一所述的方法，其中晶体管器件包括在半导体本体的主表面中的多个柱状场板沟槽，所述多个柱状场板沟槽被布置成规则阵列，并且栅极沟槽结构包括通过多个第一区段与多个第二区段交叉以形成多个交叉部而形成的栅格结构，其中栅极电极具有栅格结构并且一对第一区段和一对第二区段在横向上围绕所述多个柱状场板沟槽，
其中区被布置在交叉部处，从而本体区的深度和掺杂水平中的至少之一在柱状场板沟槽和交叉部之间横向地变化。
15.根据权利要求14所述的方法，其中在区中形成栅极沟槽结构的交叉部。
CN202080095758.1A 2020-02-07 2020-02-07 晶体管器件和制备晶体管器件的方法 Pending CN115023815A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2020/053062 WO2021155943A1 (en) 2020-02-07 2020-02-07 Transistor device and method of fabricating a transistor device

Publications (1)

Publication Number Publication Date
CN115023815A true CN115023815A (zh) 2022-09-06

Family

ID=69526260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080095758.1A Pending CN115023815A (zh) 2020-02-07 2020-02-07 晶体管器件和制备晶体管器件的方法

Country Status (5)

Country Link
US (1) US20230055891A1 (zh)
EP (1) EP4101007A1 (zh)
KR (1) KR20220139325A (zh)
CN (1) CN115023815A (zh)
WO (1) WO2021155943A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3913684A1 (en) * 2020-05-20 2021-11-24 Infineon Technologies Austria AG Vertical semiconductor device comprising a lateral arrangement of gates and field plates and method of manufacturing the same
EP4276910A1 (en) * 2022-05-13 2023-11-15 Infineon Technologies Austria AG Transistor device, semiconductor package and method of fabricating a transistor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055976A (ja) * 2002-07-23 2004-02-19 Toyota Industries Corp トレンチ構造を有する半導体装置
JP2013258333A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 電力用半導体装置
DE102014109846B4 (de) 2014-07-14 2020-06-18 Infineon Technologies Austria Ag Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
JP6528640B2 (ja) * 2015-10-22 2019-06-12 三菱電機株式会社 半導体装置及びその製造方法
DE102016103581B4 (de) * 2016-02-29 2019-11-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
DE102017114568B4 (de) * 2017-06-29 2021-11-25 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon

Also Published As

Publication number Publication date
US20230055891A1 (en) 2023-02-23
EP4101007A1 (en) 2022-12-14
KR20220139325A (ko) 2022-10-14
WO2021155943A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US8227854B2 (en) Semiconductor device having first and second resurf layers
US7015104B1 (en) Technique for forming the deep doped columns in superjunction
JP4132102B2 (ja) 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ
JP5001895B2 (ja) デルタ層を有する低オン抵抗のトレンチ型ｍｏｓｆｅｔ
US8748982B2 (en) High breakdown voltage semiconductor device
US7504307B2 (en) Semiconductor devices including voltage-sustaining space-charge zone and methods of manufacture thereof
US10797167B2 (en) Superjunction semiconductor device and method of manufacturing the same
US20030068863A1 (en) Method for fabricating a power semiconductor device having a floating island voltage sustaining layer
US10020388B2 (en) Insulated gate bipolar transistor including charge injection regions
JP2007042892A (ja) トレンチ型ｍｉｓｆｅｔ
CN115023815A (zh) 晶体管器件和制备晶体管器件的方法
US20060043434A1 (en) Semiconductor devices and methods of manufacture thereof
EP3742500A1 (en) Semiconductor device with spicular-shaped field plate structures and a current spread region
KR102159418B1 (ko) 슈퍼 정션 mosfet 및 그 제조 방법
CN113113463B (zh) 半导体器件、用于半导体器件的超级结结构及其制造方法
US20230098462A1 (en) Transistor device and method for producing a transistor device
US20230369410A1 (en) Transistor device, semiconductor package and method of fabricating a transistor device
CN220382104U (zh) 功率半导体器件
JP3950105B2 (ja) 半導体装置
CN116646398A (zh) 一种沟槽型碳化硅功率mosfet器件
CN115881819A (zh) 晶体管器件和用于产生晶体管器件的方法
KR20190076622A (ko) 이너 웰을 가진 슈퍼 정션 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination