CN115022211A - 一种系统级芯片及串行通信方法 - Google Patents
一种系统级芯片及串行通信方法 Download PDFInfo
- Publication number
- CN115022211A CN115022211A CN202210417354.0A CN202210417354A CN115022211A CN 115022211 A CN115022211 A CN 115022211A CN 202210417354 A CN202210417354 A CN 202210417354A CN 115022211 A CN115022211 A CN 115022211A
- Authority
- CN
- China
- Prior art keywords
- communication
- coefficient
- target
- serial data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0876—Network utilisation, e.g. volume of load or congestion level
- H04L43/0894—Packet rate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
本发明涉及一种系统级芯片及串行通信方法,所述系统级芯片包括:通信速率探测电路、串行数据收发电路和可编程电路和CPU;CPU用于:控制通信速率探测电路获取目标通信端的通信参数,并发送至可编程电路;可编程电路用于:根据通信参数生成目标通信系数;CPU还用于:基于目标通信系数,控制串行数据收发电路与目标通信端进行通信。本发明的系统级芯片在原有的串行通信功能基础上,通过扩展通信功能,提高了系统级芯片的灵活性和适应性,在系统级芯片本身不做任何改动的情形下,可以任意变更工作时钟频率和/或通信速率,从而实现稳定、可靠的通信。
Description
技术领域
本发明涉及计算机通信技术领域,尤其涉及一种系统级芯片及串行通信方法。
背景技术
串行通信作为计算机通信方式之一,主要起到主机与外设以及主机之间的数据传输作用,串行通信具有传输线少、成本低的特点,主要适用于近距离的人机交换、实时监控等系统通信工作当中,借助于现有的电话网也能实现远距离传输,因此串行通信接口是计算机系统当中的常用接口。
由于通信双方各自都是独立的系统,所以当前市面上的串行通信都要求通信的一方在与通信的另一方建立通信时,需要准确地知道自身所在系统通信所采用的工作时钟频率和双方的通信速率。这样就制约了通信的灵活性,一旦变更了通信速率和/或工作时钟频率,就会导致软件系统等的相应变动。而对于作为通信一方的系统级芯片,其启动软件系统是不能变更的,所以不管是其自身变更工作时钟频率还是对方变更通信速率,都意味着不能通信。因此,亟需提供一种解决上述问题的技术方案。
发明内容
为解决上述技术问题,本发明提供了一种系统级芯片及串行通信方法。
本发明的一种系统级芯片的技术方案如下:
包括:通信速率探测电路、串行数据收发电路和可编程电路和CPU;
所述CPU用于:控制所述通信速率探测电路获取目标通信端的通信参数,并发送至所述可编程电路;
所述可编程电路用于:根据所述通信参数生成目标通信系数;
所述CPU还用于:基于所述目标通信系数,控制所述串行数据收发电路与所述目标通信端进行通信。
本发明的一种系统级芯片的有益效果如下:
本发明的系统级芯片在原有的串行通信功能基础上,通过扩展通信功能,提高了系统级芯片的灵活性和适应性,在系统级芯片本身不做任何改动的情形下,可以任意变更工作时钟频率和/或通信速率,从而实现稳定、可靠的通信。
在上述方案的基础上,本发明的一种系统级芯片还可以做如下改进。
进一步,所述通信速率探测电路包括:第一寄存器;
所述通信速率探测电路用于:生成包括所述通信参数的串行数据帧,并存储在所述第一寄存器中;
所述CPU具体用于:从所述第一寄存器获取所述串行数据帧,并对所述串行数据帧进行解析,得到并发送所述通信参数至所述可编程电路。
进一步,所述串行数据收发电路包括:第二寄存器;
所述CPU还用于:从所述可编程电路中获取所述目标通信系数,并将所述目标通信系数存储在所述第二寄存器中。
进一步,所述可编程电路具体用于:
基于预设通信系数计算公式,生成所述通信参数在原始通信端的所述目标通信系数;
其中,所述预设通信系数计算公式为:Nfactor=Fwork/(16×Fbaud)=N/32,Fwork=Fbaud×N/2,Fwork为所述原始通信端的原始工作时钟频率,Fbaud为所述原始通信端的原始通信速率,Nfactor为所述目标通信系数,N为所述通信参数。
本发明的一种串行通信方法的技术方案如下:
CPU控制通信速率探测电路获取目标通信端的通信参数,并发送至可编程电路;
所述可编程电路根据所述通信参数生成目标通信系数;
基于所述目标通信系数,所述CPU控制所述串行数据收发电路与所述目标通信端进行通信。
本发明的一种串行通信方法的有益效果如下:
本发明的方法在原有的串行通信功能基础上,通过扩展通信功能,提高了系统级芯片的灵活性和适应性,在系统级芯片本身不做任何改动的情形下,可以任意变更工作时钟频率和/或通信速率,从而实现稳定、可靠的通信。
在上述方案的基础上,本发明的一种串行通信方法还可以做如下改进。
进一步,所述通信速率探测电路包括:第一寄存器;
所述通信速率探测电路生成包括所述通信参数的串行数据帧,并存储在所述第一寄存器中;
所述CPU从所述第一寄存器获取所述串行数据帧,并对所述串行数据帧进行解析,得到并发送所述通信参数至所述可编程电路。
进一步,所述串行数据收发电路包括:第二寄存器;
所述CPU从所述可编程电路中获取所述目标通信系数,并将所述目标通信系数存储在所述第二寄存器中。
进一步,所述可编程电路根据所述通信参数生成目标通信系数,包括:
基于预设通信系数计算公式,生成所述通信参数在原始通信端的所述目标通信系数;
其中,所述预设通信系数计算公式为:Nfactor=Fwork/(16×Fbaud)=N/32,Fwork=Fbaud×N/2,Fwork为所述原始通信端的原始工作时钟频率,Fbaud为所述原始通信端的原始通信速率,Nfactor为所述目标通信系数,N为所述通信参数。
附图说明
图1为本发明实施例的一种系统级芯片的结构示意图;
图2为本发明实施例的一种系统级芯片中的通信速率探测电路的结构示意图;
图3为本发明实施例的一种系统级芯片中的串行数据帧的结构示意图;
图4为本发明实施例的一种系统级芯片中的串行数据收发电路的结构示意图;
图5为本发明实施例的一种串行通信方法的流程示意图。
具体实施方式
如图1所示,本发明实施例的一种系统级芯片100,包括:通信速率探测电路110、可编程电路120和串行数据收发电路130和CPU140;
所述CPU140用于:控制所述通信速率探测电路110获取目标通信端的通信参数,并发送至所述可编程电路120;
所述可编程电路120用于:根据所述通信参数生成目标通信系数;
所述CPU140还用于:基于所述目标通信系数,控制所述串行数据收发电路130与所述目标通信端进行通信。
其中,通信速率探测电路110、可编程电路120和串行数据收发电路130的电路结构、内部连接关系均为本领域的常规技术手段。
其中,通信速率探测电路110与目标通信端的发送管脚(发送触点)电连接。
其中,可编程电路120与CPU140连接。
其中,串行数据收发电路130与目标通信端的发送管脚(发送触点)或接收管脚(接收触点)电连接。
其中,通信的方式包括:串行数据的接收与发送。
较优地,所述通信速率探测电路110包括:第一寄存器111;
所述通信速率探测电路110用于:生成包括所述通信参数的串行数据帧,并存储在所述第一寄存器111中;
所述CPU140具体用于:从所述第一寄存器111获取所述串行数据帧,并对所述串行数据帧进行解析,得到并发送所述通信参数至所述可编程电路120。
其中,如图2所示,第一寄存器111设置在所述通信速率探测电路110的内部。
其中,通信探测指令用于:探测目标通信端的发送管脚(发送触点)的数据变化情况。如图3所示,通过通信速率探测电路110获取通过串行数据帧的方式所存储的通信参数至第一寄存器111中。
较优地,所述串行数据收发电路130包括:第二寄存器131;
所述CPU140还用于:从所述可编程电路120中获取所述目标通信系数,并将所述目标通信系数存储在所述第二寄存器131中。
其中,如图4所示,串行数据收发电路130内部设置有第二寄存器131。
具体地,当第一寄存器111接收到所获取的串行数据帧时,CPU140会从所述第一寄存器111中获取所述串行数据帧中的通信参数,并将通信参数发送至可编程电路120;此时,可编程电路120会根据通信参数生成目标通信系数;当所述可编程电路120生成目标通信系数后,CPU会获取该目标通信系数并存储在所述第二寄存器131中。
需要说明的是,通信参数、目标通信系数以及根据通信参数生成目标通信系数的方式均为本领域的常规技术手段,在此不过多赘述。
较优地,所述可编程电路具体用于:
基于预设通信系数计算公式,生成所述通信参数在原始通信端的所述目标通信系数;
其中,所述预设通信系数计算公式为:Nfactor=Fwork/(16×Fbaud)=N/32,Fwork=Fbaud×N/2,Fwork为所述原始通信端的原始工作时钟频率,Fbaud为所述原始通信端的原始通信速率,Nfactor为所述目标通信系数,N为所述通信参数。
具体地,假设原始工作时钟频率为Fwork,原始通信速率为Fbaud,探测结果(通信参数)则是基于Fwork的节拍计数值,计为N,并且Fwork=Fbaud×N/2。由串行数据收发电路130可知,目标通信系数为Nfactor=Fwork/(16×Fbaud)=N/32,将Nfactor作为参数配置图4串行数据收发电路130,即可实现原始通信端与目标通信端之间的通信。
需要说明的是,通信参数和目标通信系数均不是通信速率或工作频率。因此,本实施例的技术方案实现了在未知工作频率、未知通信速率下SoC进行串行通信。
本实施例的系统级芯片在原有的串行通信功能基础上,通过扩展通信功能,提高了系统级芯片的灵活性和适应性,在系统级芯片本身不做任何改动的情形下,可以任意变更工作时钟频率和/或通信速率,从而实现稳定、可靠的通信。
如图5所示,本发明实施例的一种串行通信方法,包括本发明实施例的一种系统级芯片100,所述方法包括如下步骤:
S1、CPU控制通信速率探测电路获取目标通信端的通信参数,并发送至可编程电路。
具体地,通过系统级芯片100中的CPU140控制通信速率探测电路110获取目标通信端的通信参数。
S2、所述可编程电路根据所述通信参数生成目标通信系数。
具体地,通过系统级芯片100中的可编程电路120生成通信参数对应的目标通信系数。
S3、基于所述目标通信系数,所述CPU控制所述串行数据收发电路与所述目标通信端进行通信。
具体地,通过系统级芯片100中的CPU140控制串行数据收发电路130根据目标通信系数与目标通信端进行通信。
较优地,所述通信速率探测电路包括:第一寄存器;
所述通信速率探测电路生成包括所述通信参数的串行数据帧,并存储在所述第一寄存器中;
所述CPU从所述第一寄存器获取所述串行数据帧,并对所述串行数据帧进行解析,得到并发送所述通信参数至所述可编程电路。
较优地,所述串行数据收发电路包括:第二寄存器;
所述CPU从所述可编程电路中获取所述目标通信系数,并将所述目标通信系数存储在所述第二寄存器中。
较优地,所述可编程电路根据所述通信参数生成目标通信系数,包括:
基于预设通信系数计算公式,生成所述通信参数在原始通信端的所述目标通信系数;
其中,所述预设通信系数计算公式为:Nfactor=Fwork/(16×Fbaud)=N/32,Fwork=Fbaud×N/2,Fwork为所述原始通信端的原始工作时钟频率,Fbaud为所述原始通信端的原始通信速率,Nfactor为所述目标通信系数,N为所述通信参数。
本实施例的技术方案在原有的串行通信功能基础上,通过扩展通信功能,提高了系统级芯片的灵活性和适应性,在系统级芯片本身不做任何改动的情形下,可以任意变更工作时钟频率和/或通信速率,从而实现稳定、可靠的通信。
上述关于本实施例的一种串行通信方法中的各参数和步骤,可参考上文中关于一种系统级芯片的实施例中功能和模块,在此不做赘述。
在此提供的算法或显示不与任何特定计算机、虚拟系统或者其它设备固有相关。此外,本发明实施例也不针对任何特定编程语言。
在此处所提供的说明书中,说明了大量具体细节。然而能够理解,本发明的实施例可以在没有这些具体细节的情况下实践。类似地,为了精简本发明并帮助理解各个发明方面中的一个或多个,在上面对本发明的示例性实施例的描述中,本发明实施例的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。其中,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本发明的单独实施例。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制,并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中,这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。上述实施例中的步骤,除有特殊说明外,不应理解为对执行顺序的限定。
Claims (8)
1.一种系统级芯片,其特征在于,包括:通信速率探测电路、串行数据收发电路和可编程电路和CPU;
所述CPU用于:控制所述通信速率探测电路获取目标通信端的通信参数,并发送至所述可编程电路;
所述可编程电路用于:根据所述通信参数生成目标通信系数;
所述CPU还用于:基于所述目标通信系数,控制所述串行数据收发电路与所述目标通信端进行通信。
2.根据权利要求1所述的系统级芯片,其特征在于,所述通信速率探测电路包括:第一寄存器;
所述通信速率探测电路用于:生成包括所述通信参数的串行数据帧,并存储在所述第一寄存器中;
所述CPU具体用于:从所述第一寄存器获取所述串行数据帧,并对所述串行数据帧进行解析,得到并发送所述通信参数至所述可编程电路。
3.根据权利要求2所述的系统级芯片,其特征在于,所述串行数据收发电路包括:第二寄存器;
所述CPU还用于:从所述可编程电路中获取所述目标通信系数,并将所述目标通信系数存储在所述第二寄存器中。
4.根据权利要求1所述的系统级芯片,其特征在于,所述可编程电路具体用于:
基于预设通信系数计算公式,生成所述通信参数在原始通信端的所述目标通信系数;
其中,所述预设通信系数计算公式为:Nfactor=Fwork/(16×Fbaud)=N/32,Fwork=Fbaud×N/2,Fwork为所述原始通信端的原始工作时钟频率,Fbaud为所述原始通信端的原始通信速率,Nfactor为所述目标通信系数,N为所述通信参数。
5.一种串行通信方法,其特征在于,包括:
CPU控制通信速率探测电路获取目标通信端的通信参数,并发送至可编程电路;
所述可编程电路根据所述通信参数生成目标通信系数;
基于所述目标通信系数,所述CPU控制所述串行数据收发电路与所述目标通信端进行通信。
6.根据权利要求5所述的串行通信方法,其特征在于,所述通信速率探测电路包括:第一寄存器;
所述通信速率探测电路生成包括所述通信参数的串行数据帧,并存储在所述第一寄存器中;
所述CPU从所述第一寄存器获取所述串行数据帧,并对所述串行数据帧进行解析,得到并发送所述通信参数至所述可编程电路。
7.根据权利要求6所述的串行通信方法,其特征在于,所述串行数据收发电路包括:第二寄存器;
所述CPU从所述可编程电路中获取所述目标通信系数,并将所述目标通信系数存储在所述第二寄存器中。
8.根据权利要求5所述的串行通信方法,其特征在于,所述可编程电路根据所述通信参数生成目标通信系数,包括:
基于预设通信系数计算公式,生成所述通信参数在原始通信端的所述目标通信系数;
其中,所述预设通信系数计算公式为:Nfactor=Fwork/(16×Fbaud)=N/32,Fwork=Fbaud×N/2,Fwork为所述原始通信端的原始工作时钟频率,Fbaud为所述原始通信端的原始通信速率,Nfactor为所述目标通信系数,N为所述通信参数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210417354.0A CN115022211B (zh) | 2022-04-20 | 2022-04-20 | 一种系统级芯片及串行通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210417354.0A CN115022211B (zh) | 2022-04-20 | 2022-04-20 | 一种系统级芯片及串行通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115022211A true CN115022211A (zh) | 2022-09-06 |
CN115022211B CN115022211B (zh) | 2023-10-20 |
Family
ID=83066824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210417354.0A Active CN115022211B (zh) | 2022-04-20 | 2022-04-20 | 一种系统级芯片及串行通信方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115022211B (zh) |
Citations (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU6497186A (en) * | 1985-11-18 | 1987-05-21 | Hayes Microcomputer Products, Inc. | Improved synchronous/asynchronous modem |
GB8800529D0 (en) * | 1987-02-09 | 1988-02-10 | Intel Corp | Global serial channel for microcontroller |
CA2114237A1 (en) * | 1992-06-19 | 1994-01-06 | Thomas Stephen Messerges | Circuitfor simultaneous recovery of bit clock and frame syncronization |
WO1998019405A1 (en) * | 1996-10-30 | 1998-05-07 | Qualcomm Incorporated | Method and apparatus for performing data rate determination |
US5872810A (en) * | 1996-01-26 | 1999-02-16 | Imec Co. | Programmable modem apparatus for transmitting and receiving digital data, design method and use method for said modem |
WO1999060760A1 (en) * | 1998-05-15 | 1999-11-25 | Advanced Micro Devices, Inc. | Autobauding with adjustment to a programmable baud rate |
KR20000013079A (ko) * | 1998-08-04 | 2000-03-06 | 윤종용 | 범용 동기/비동기형 송수신기 데이터 전송속도 가변회로 |
JP2001105661A (ja) * | 1999-10-04 | 2001-04-17 | Ricoh Co Ltd | シリアル通信装置及び該通信装置を備えたデータ処理装置 |
EP1206092A2 (en) * | 2000-10-31 | 2002-05-15 | Texas Instruments Inc. | Automatic bit-rate detection scheme for a sonet transceiver |
CA2480621A1 (en) * | 2003-09-05 | 2005-03-05 | Itron, Inc. | System and method for fast detection of specific on-air data rate |
US20050057371A1 (en) * | 2003-09-05 | 2005-03-17 | Gary Larson | System and method for fast detection of specific on-air data rate |
US7064577B1 (en) * | 2003-05-02 | 2006-06-20 | Altera Corporation | Method and apparatus for supporting variable speed configuration hardware |
US20060291545A1 (en) * | 2005-06-23 | 2006-12-28 | Agere Systems, Inc. | Serial protocol for agile sample rate switching |
US20080225933A1 (en) * | 2007-03-16 | 2008-09-18 | Altera Corporation | Protocol-agnostic automatic rate negotiation for high-speed serial interface in a programmable logic device |
US20110058593A1 (en) * | 2009-09-09 | 2011-03-10 | Chiang John M | Programmable Universal Asynchronous Receiver/Transmitter (UART) Based on Reference Frequency |
DE102012205160A1 (de) * | 2012-03-29 | 2013-10-02 | Robert Bosch Gmbh | Kommunikationsanordnung und Verfahren zur Konfiguration programmierbarer Hardware |
US20150372762A1 (en) * | 2013-05-03 | 2015-12-24 | Futurewei Technologies, Inc. | Single Carrier Flexible Bit Rate Transceiver for Coherent Optical Network |
DE102015221229A1 (de) * | 2014-10-31 | 2016-05-04 | Atmel Corporation | Adaptive Bestätigungsübertragungen |
US9385724B1 (en) * | 2013-10-03 | 2016-07-05 | Altera Corporation | Methods for operating configurable storage and processing blocks at double and single data rates |
CN207218678U (zh) * | 2017-09-26 | 2018-04-10 | 武汉芯昌科技有限公司 | 支持4种通讯速率的Type‑A发射编码电路 |
WO2022068743A1 (zh) * | 2020-09-30 | 2022-04-07 | 华为技术有限公司 | 一种改变工作模式的方法、芯片系统及通信系统 |
-
2022
- 2022-04-20 CN CN202210417354.0A patent/CN115022211B/zh active Active
Patent Citations (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU6497186A (en) * | 1985-11-18 | 1987-05-21 | Hayes Microcomputer Products, Inc. | Improved synchronous/asynchronous modem |
GB8800529D0 (en) * | 1987-02-09 | 1988-02-10 | Intel Corp | Global serial channel for microcontroller |
CA2114237A1 (en) * | 1992-06-19 | 1994-01-06 | Thomas Stephen Messerges | Circuitfor simultaneous recovery of bit clock and frame syncronization |
US5872810A (en) * | 1996-01-26 | 1999-02-16 | Imec Co. | Programmable modem apparatus for transmitting and receiving digital data, design method and use method for said modem |
WO1998019405A1 (en) * | 1996-10-30 | 1998-05-07 | Qualcomm Incorporated | Method and apparatus for performing data rate determination |
WO1999060760A1 (en) * | 1998-05-15 | 1999-11-25 | Advanced Micro Devices, Inc. | Autobauding with adjustment to a programmable baud rate |
KR20000013079A (ko) * | 1998-08-04 | 2000-03-06 | 윤종용 | 범용 동기/비동기형 송수신기 데이터 전송속도 가변회로 |
JP2001105661A (ja) * | 1999-10-04 | 2001-04-17 | Ricoh Co Ltd | シリアル通信装置及び該通信装置を備えたデータ処理装置 |
EP1206092A2 (en) * | 2000-10-31 | 2002-05-15 | Texas Instruments Inc. | Automatic bit-rate detection scheme for a sonet transceiver |
US7064577B1 (en) * | 2003-05-02 | 2006-06-20 | Altera Corporation | Method and apparatus for supporting variable speed configuration hardware |
US20050057371A1 (en) * | 2003-09-05 | 2005-03-17 | Gary Larson | System and method for fast detection of specific on-air data rate |
CA2480621A1 (en) * | 2003-09-05 | 2005-03-05 | Itron, Inc. | System and method for fast detection of specific on-air data rate |
US20060291545A1 (en) * | 2005-06-23 | 2006-12-28 | Agere Systems, Inc. | Serial protocol for agile sample rate switching |
US20080225933A1 (en) * | 2007-03-16 | 2008-09-18 | Altera Corporation | Protocol-agnostic automatic rate negotiation for high-speed serial interface in a programmable logic device |
US20110058593A1 (en) * | 2009-09-09 | 2011-03-10 | Chiang John M | Programmable Universal Asynchronous Receiver/Transmitter (UART) Based on Reference Frequency |
DE102012205160A1 (de) * | 2012-03-29 | 2013-10-02 | Robert Bosch Gmbh | Kommunikationsanordnung und Verfahren zur Konfiguration programmierbarer Hardware |
US20150372762A1 (en) * | 2013-05-03 | 2015-12-24 | Futurewei Technologies, Inc. | Single Carrier Flexible Bit Rate Transceiver for Coherent Optical Network |
US9385724B1 (en) * | 2013-10-03 | 2016-07-05 | Altera Corporation | Methods for operating configurable storage and processing blocks at double and single data rates |
DE102015221229A1 (de) * | 2014-10-31 | 2016-05-04 | Atmel Corporation | Adaptive Bestätigungsübertragungen |
CN207218678U (zh) * | 2017-09-26 | 2018-04-10 | 武汉芯昌科技有限公司 | 支持4种通讯速率的Type‑A发射编码电路 |
WO2022068743A1 (zh) * | 2020-09-30 | 2022-04-07 | 华为技术有限公司 | 一种改变工作模式的方法、芯片系统及通信系统 |
Non-Patent Citations (4)
Title |
---|
GAURAV MALHOTRA等: "Baud rate pattern-adaptable dual loop clock recovery for high speed serial links", 2021 55TH ASILOMAR CONFERENCE ON SIGNALS, SYSTEMS, AND COMPUTERS * |
周建华;万书芹;薛忠杰;: "一种新颖的UART自适应波特率发生器的设计", 半导体技术, no. 12 * |
杨秀增;: "可变波特率和载频的2FSK数字调制器的FPGA实现", 电讯技术, no. 05 * |
樊利军: "基于FPGA的UART自适应波特率发生器的实现", 北京工业职业技术学院学报 * |
Also Published As
Publication number | Publication date |
---|---|
CN115022211B (zh) | 2023-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018208915A1 (en) | Hardware event priority sensitive programmable transmit wait-window for virtual gpio finite state machine | |
WO2018231550A1 (en) | Slave-to-slave communication in i3c bus topology | |
US7836315B2 (en) | Method and system for monitoring module power information in a communication device | |
TWI440571B (zh) | Communication interface conversion device | |
US20190324660A1 (en) | Semiconductor device and operating method thereof | |
CN114521012B (zh) | 定位方法、装置、终端设备、基站及位置管理服务器 | |
CN102156680B (zh) | 多种连接器的主机装置及传输数据方法和协议选择装置 | |
CN105874748B (zh) | 使用标准测试设备测试具有不同性能特性和要求的数据包收发器的系统和方法 | |
US7133445B2 (en) | System and method for testing a modem | |
CN115022211A (zh) | 一种系统级芯片及串行通信方法 | |
KR100925517B1 (ko) | 임베디드 디바이스 테스트 시스템 및 그 방법 | |
CN112771937B (zh) | 一种功率回退方法、终端设备及存储介质 | |
CN111413899A (zh) | 基于swd的数据采集方法、系统及mcu | |
CN109600174A (zh) | 功率控制方法、测试装置、终端以及测试系统 | |
JP2001053619A (ja) | 画像データ通信装置 | |
EP4020241A1 (en) | Methods and apparatuses involving radar system data paths | |
US20060079256A1 (en) | Apparatus for measuring FA wireless communication propagation environment and method thereof | |
CN112416618A (zh) | 应用层数据的传输方法及装置、存储介质、电子装置 | |
CN113254094A (zh) | 一种基于zynq的数据采集控制显示方法、装置及存储介质 | |
CN112416837A (zh) | 将数据从spi模块转发至uart模块的方法、电路和电子装置 | |
CN106131275B (zh) | 移动终端及天线检测方法 | |
CN108882289A (zh) | 一种用于蓝牙吞吐性能产线测试的方法及装置 | |
CN108198405A (zh) | 基于无线通讯的测深仪及测深仪数据传输系统 | |
CN111130949B (zh) | 测试装置、一种wifi无线路由器测试方法和系统 | |
KR20130131024A (ko) | 독립적인 인터페이스 방식을 이용한 임베디드 장치 시험 자동화 시스템 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |