CN115020228A - 掩埋式齐纳设计 - Google Patents

掩埋式齐纳设计 Download PDF

Info

Publication number
CN115020228A
CN115020228A CN202210213986.5A CN202210213986A CN115020228A CN 115020228 A CN115020228 A CN 115020228A CN 202210213986 A CN202210213986 A CN 202210213986A CN 115020228 A CN115020228 A CN 115020228A
Authority
CN
China
Prior art keywords
nbl
implanting
pbl
plink
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210213986.5A
Other languages
English (en)
Inventor
苏米特拉·拉杰·梅赫罗特拉
夏柯俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN115020228A publication Critical patent/CN115020228A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种用于制造齐纳二极管的方法包括将具有N型掺杂剂的N型掩埋层(NBL)植入到第一外延层中，其中所述NBL包括不包括所述N型掺杂剂的NBL开口。对在所述NBL下方具有峰值PBL掺杂浓度的P型掩埋层(PBL)进行植入。在所述NBL上方生长第二外延层。对P型区域(Plink)进行植入以耦合到向上朝向所述NBL开口的所述PBL，并将所述Plink耦合到阳极。对N型区域(Nlink)进行植入以将所述NBL耦合到阴极。

Description

掩埋式齐纳设计
技术领域
本公开大体上涉及齐纳二极管，且更具体地说涉及用于受限于半导体的表面下区域的齐纳二极管的制造工艺和设计。
背景技术
精确性模拟电路需要准确的电压参考电路。齐纳二极管为齐纳参考电路的电路操作中的关键组件，通常用于提供准确的电压参考。在半导体装置中，表面操作的二极管结击穿易于产生晶体缺陷和其它污染，因此形成于表面处的齐纳二极管比掩埋或形成于半导体表面下方的那些齐纳二极管噪声更大且更不稳定。
由于所述结形成于硅表面下方，因此掩埋式齐纳二极管还可更好地抵抗源自玻璃填料的应力。大多数掩埋式齐纳二极管设计利用表面植入和热扩散来形成更深的结，这对齐纳二极管深度强加了限制并影响了其它植入结的热预算。
发明内容
提供了一种用于制造齐纳二极管的方法，包括：将N型掩埋层(NBL)植入到第一外延层中；对在所述NBL下方具有峰值PBL掺杂浓度的P型掩埋层(PBL)进行植入；使所述PBL横向扩散；在所述NBL上方生长第二外延层；对P型区域(Plink)进行植入用于将所述PBL耦合到阳极；以及对N型区域(Nlink)进行植入用于将所述NBL耦合到阴极。
可选地，对所述NBL进行植入包括利用锑和砷中的至少一者进行植入，以在所述NBL与所述PBL之间形成齐纳结。
可选地，另外包括利用磷对所述NBL进行植入，以通过所述磷朝向Nlink的扩散将所述Nlink连接到所述NBL。
可选地，对所述Nlink进行植入包括利用磷植入物进行植入。
可选地，对所述PBL进行植入包括利用硼植入物进行植入。
可选地，另外包括通过所述第二外延层将所述Plink连接到所述PBL，其中所述第二外延层包括具有比所述Plink的第二掺杂剂浓度低的第一掺杂剂浓度的P型掺杂剂。
可选地，所述Plink物理地连接到所述PBL。
可选地，另外包括利用沉积在所述第二外延层上方的自对准硅化物阻挡层使所述阴极与所述阳极横向分离。
可选地，另外包括在形成于硅层上方的块体氧化物上方形成所述第一外延层。
还提供了一种齐纳二极管，其特征在于，包括：第一外延层中的N型掩埋层(NBL)；在所述NBL下方具有峰值PBL掺杂浓度的P型掩埋层(PBL)；所述NBL上方的第二外延层；耦合到所述PBL且耦合到阳极的P型区域(Plink)；以及耦合到所述NBL且耦合到阴极的N型区域(Nlink)。
可选地，所述NBL包括锑和砷中的至少一者，以在所述NBL与所述PBL之间形成齐纳结。
可选地，所述NBL包括磷，以通过所述磷朝向所述Nlink的扩散将所述NBL连接到所述Nlink。
可选地，所述Nlink物理地接触所述NBL。
可选地，所述PBL包括硼。
可选地，所述Plink通过所述第二外延层耦合到所述PBL，其中所述第二外延层包括具有比所述Plink的第二掺杂剂浓度低的第一掺杂剂浓度的P型掺杂剂。
可选地，形成所述NBL中的开口以将所述Plink耦合到所述PBL。
还提供了一种用于制造齐纳二极管的方法，包括：将具有N型掺杂剂的N型掩埋层(NBL)植入到第一外延层中，其中所述NBL包括不包括所述N型掺杂剂的NBL开口；对在所述NBL下方具有峰值PBL掺杂浓度的P型掩埋层(PBL)进行植入；在所述NBL上方生长第二外延层；对P型区域(Plink)进行植入以耦合到向上朝向所述NBL开口的所述PBL，并将所述Plink耦合到阳极；以及对N型区域(Nlink)进行植入以将所述NBL耦合到阴极。
可选地，对所述NBL进行植入包括利用锑和砷中的至少一者进行植入，以在所述NBL与所述PBL之间形成齐纳结。
可选地，另外包括利用磷对所述NBL进行植入，以通过所述磷朝向Nlink的扩散将所述Nlink连接到所述NBL。
可选地，另外包括对所述齐纳二极管进行热退火以使所述PBL横向扩散。
附图说明
本发明通过举例示出且不受附图的限制，在附图中，类似标记指示类似元件。为了简单和清晰起见而示出图中的元件，并且这些元件不一定按比例绘制。
图1为根据本公开的示例实施例的掩埋式齐纳设计的示意图。
图2为根据本公开的示例实施例的掩埋式齐纳设计的横截面图。
图3为根据本公开的示例实施例的图2的齐纳装置的制造阶段的横截面图。
图4为根据本公开的示例实施例的图2的齐纳装置的制造阶段的横截面图。
图5为根据本公开的示例实施例的图2的齐纳装置的制造阶段的横截面图。
图6为根据本公开的示例实施例的图5的装置的掺杂分布的图形化视图。
图7为根据本公开的示例实施例的图2的齐纳装置的制造阶段的横截面图。
图8为根据本公开的示例实施例的图2的齐纳装置的制造阶段的横截面图。
图9为根据本公开的示例实施例的图2的齐纳装置的制造阶段的横截面图。
图10为根据本公开的示例实施例的图9的装置的掺杂分布的图形化视图。
图11为根据本公开的示例实施例的图2的齐纳装置的制造阶段的横截面图。
图12为根据本公开的示例实施例的图11的装置的掺杂分布的图形化视图。
图13为根据本公开的示例实施例的掩埋式齐纳设计的平面视图。
图14为根据本公开的示例实施例的另一掩埋式齐纳设计的平面视图。
图15为根据本公开的示例实施例的用于制造掩埋式齐纳设计的方法的流程图表示。
图16为根据本公开的示例实施例的用于制造掩埋式齐纳设计的方法的另一流程图表示。
具体实施方式
本文中所描述的实施例提供了用于使用外延工艺制造掩埋式表面下齐纳二极管以将齐纳结限定在所需深度的方法。这种方法使得齐纳二极管结比原本可用的齐纳二极管结更深。因此，在至少一些实施例中，在半导体工艺中改进了至少击穿电压、二极管噪声、稳定性和对表面应力的抗扰性，还包括其它益处。准确的齐纳二极管具有许多用途，包括提供可用于各种电子电路中的准确电压参考。
图1示出了根据本公开的齐纳(例如，齐纳二极管)设计的示例实施例10的示意图。所述示例实施例10包括N型掩埋层(NBL)12。对P型掩埋层(PBL)14进行植入以使其在NBL 12下方具有峰值PBL掺杂浓度，且所述PBL14可穿过NBL 12中的开口与齐纳的表面接触。在一个例子中，通过植入掺杂浓度为约1e18/cm3的硼(B)来形成PBL。选择用以限定NBL 12和PBL14的N型掺杂剂物质具有低扩散率，以提供急剧的掺杂转变或齐纳结16。在一个例子中，通过植入峰值掺杂浓度为约1e19/cm3的锑(Sb)和砷(As)中的一种或多种来形成NBL。
形成Nlink区域18以将NBL 12连接到装置的表面上的阴极20。在一个实施例中，Nlink 18直接物理地接触NBL 12以在NBL 12与阴极20之间形成连接。在另一实施例中，比用于形成NBL 12的物质扩散率更高的N型掺杂剂物质用于在NBL 12与Nlink 18之间形成另外连接，所述另外连接是由于区域22和24处的外扩散而产生的。在一个例子中，通过植入掺杂浓度为1e17/cm3的磷(P)来形成区域22和24。使用P型掺杂剂形成Plink 26，以在PBL 14与装置的表面上的阳极28之间形成连接。在一个实施例中，PBL 14通过具有约1e15/cm3的P型掺杂浓度的掺杂外延区域(epi)30连接到Plink 26。在另一实施例中，Plink 26物理地接触PBL 14以减小所形成的齐纳二极管的电阻。
图2示出了根据本公开的齐纳(例如，齐纳二极管)设计的示例实施例40的横截面图。继续参考图1，图2示出了建立在形成于硅(Si)衬底44上的块体氧化物(BOX)42的顶部上的齐纳二极管。形成N型源极/漏极植入物(NSD)46以减小Nlink 18与阴极20之间的接触电阻。类似地，形成P型源极/漏极植入物(PSD)48以减小Plink 26与阳极28之间的接触电阻。在一个实施例中，在NSD 46和PSD 48植入层上方形成自对准硅化物层，并且自对准硅化物阻挡层50用于使NSD 46与PSD 48电隔离。在齐纳二极管的表面上生长覆盖所述阴极20和所述阳极28的保护性氧化物52。图3到图14另外描述了用于制造图2的示例实施例40的各种制造步骤。
图1到图8示出了用于形成图2的示例实施例40的连续制造步骤。通过渐进分层、沉积和植入步骤形成示例实施例40，从形成于硅衬底44的BOX 42上方的第一硅外延区域62开始。参考图3的示例实施例60，参考图2，将NBL 12植入到第一外延区域62中。如先前参考图1所论述的，NBL 12的植入使用低能量锑、砷和磷的组合。参考图4的示例实施例70，参考图2和图3，利用高能量硼植入物对PBL 14进行植入，以使得在NBL 12之下(例如，下方)出现峰值硼浓度。
参考图5的示例实施例80，参考图2和图4，在NBL 12上方生长高温氧化物82。氧化物82限制来自NBL 12和PBL 14的掺杂剂物质外扩散。同时，用于形成氧化物82的高热预算使得PBL 14横向扩散(例如，“平化”)，这是因为PBL 14中使用的硼的扩散率比NBL 12中使用的锑或砷的扩散率更高。因此，在NBL 12与PBL 14之间形成急剧的齐纳结16。在图6中示出了沿着86所取的掺杂分布，示出了具有低扩散率的NBL掺杂分布90以及示出氧化物82高温生长的横向扩散结果的PBL掺杂分布92。参考图7的示例实施例100，参考图2和图5，去除氧化物82。参考图8的示例实施例110，参考图2和图7，在NBL 12上方生长第二硅外延层112以限定齐纳结16距示例实施例110的表面的竖直深度。具体地说，在第一硅外延层62上方生长第二硅外延层112，其中第一硅外延层62包括所形成的PBL 14和NBL 12层。利用P型掺杂剂(相对于PBL 14和NBL 12层)对第二外延层112进行轻掺杂以形成掺杂外延区域30，如图1、图2、图9和图11所示。
参考图9的示例实施例120，参考图2，在图10中示出了沿122所取的掺杂剂分布。示例实施例120示出了PSD植入物48的高P型掺杂分布124、Plink植入物26的较低掺杂浓度125以及PBL 14的中度掺杂浓度126。参考图11的示例实施例130，参考图2，在图12中示出了沿132所取的掺杂剂分布。示例实施例130示出了掺杂外延区域30的中度掺杂浓度139，以及分别地NBL 12和PBL 14的较高掺杂浓度140和142。
参考图2，图13示出了根据本公开的示例实施例150的掩埋式齐纳设计的平面视图。示例实施例150包括用以限定NBL 12的植入区域的NBL掩模152。PBL掩模154限定PBL 14的植入区域。NBL掩模152与PBL掩模154的重叠限定所得齐纳结16的区域156。限定开口158以允许PBL 14连接到Plink 26(参见图2)。由例如深槽隔离的外沟槽159包围图13整个齐纳二极管结构。
参考图2，图14示出了根据本公开的示例实施例160的另一掩埋式齐纳设计的平面视图。类似于实施例150，示例实施例160包括NBL掩模162、PBL掩模164和所得齐纳结16的所限定区域166。限定开口168以允许PBL 14连接到Plink 26(参见图2)。由例如深槽隔离的外沟槽159包围图14整个齐纳二极管结构。应理解，在不限制本文所公开的实施例的范围的情况下，可实现齐纳二极管结构的其它平面视图。
图15示出了用于制造掩埋式齐纳设计的方法的示例实施例170。参考图15和图3到图14所示的制造步骤，在172，将NBL 12植入到第一epi层62中(参见图3)。在174，将PBL 14植入在NBL 12下方(参见图4)。在176，使PBL 14横向扩散(参见图5和图6)。在180，在NBL 12上方生长第二epi 112(参见图8)。在182，对Plink 26进行植入以将PBL 14耦合到阳极28(参见图9或图11)。在184，对Nlink 18进行植入以将NBL 12耦合到阴极20(参见图9或图11)。
图16示出了用于制造掩埋式齐纳设计的方法的另一示例实施例190。参考图16和图3到图14所示的制造步骤，在192，将NBL 12植入到第一epi层62中(参见图3)，其中NBL 12包括NBL开口158或168(分别参见图13或图14)。在194，将PBL 14植入在NBL 12下方(参见图4)。在196，在NBL 12上方生长第二epi 112(参见图8)。在198，对Plink 26进行植入，以向上朝向NBL开口158或168(分别参见图13或图14)将PBL 14耦合到阳极28(参见图9或图11)。在200，对Nlink 18进行植入以将NBL 12耦合到阴极20(参见图9或图11)。
如应了解，如所公开的实施例包括至少以下内容。在一个实施例中，一种用于制造齐纳二极管的方法包括将N型掩埋层(NBL)植入到第一外延层中。对在所述NBL下方具有峰值PBL掺杂浓度的P型掩埋层(PBL)进行植入。使所述PBL横向扩散。在所述NBL上方生长第二外延层。对P型区域(Plink)进行植入用于将所述PBL耦合到阳极。对N型区域(Nlink)进行植入用于将所述NBL耦合到阴极。
用于制造齐纳二极管的方法的替代实施例包括以下特征中的一者或其任何组合。对所述NBL进行植入包括利用锑和砷中的至少一者进行植入，以在所述NBL与所述PBL之间形成齐纳结。利用磷对所述NBL进行植入，以通过所述磷朝向Nlink的扩散将所述Nlink连接到所述NBL。对所述Nlink进行植入包括利用磷植入物进行植入。对所述PBL进行植入包括利用硼植入物进行植入。通过所述第二外延层将所述Plink连接到所述PBL，其中所述第二外延层包括具有比所述Plink的第二掺杂剂浓度低的第一掺杂剂浓度的P型掺杂剂。所述Plink物理地连接到所述PBL。利用沉积在所述第二外延层上方的自对准硅化物阻挡层使所述阴极与所述阳极横向分离。在形成于硅层上方的块体氧化物上方形成所述第一外延层。
在另一实施例中，一种齐纳二极管包括第一外延层中的N型掩埋层(NBL)。P型掩埋层(PBL)在所述NBL下方具有峰值PBL掺杂浓度。第二外延层在所述NBL上方。将P型区域(Plink)耦合到所述PBL且耦合到阳极。将N型区域(Nlink)耦合到所述NBL且耦合到阴极。
齐纳二极管的替代实施例包括以下特征中的一者或其任何组合。所述NBL包括锑和砷中的至少一者，以在所述NBL与所述PBL之间形成齐纳结。所述NBL包括磷，以通过所述磷朝向所述Nlink的扩散将所述NBL连接到所述Nlink。所述Nlink物理地接触所述NBL。所述PBL包括硼。所述Plink通过所述第二外延层耦合到所述PBL，其中所述第二外延层包括具有比所述Plink的第二掺杂剂浓度低的第一掺杂剂浓度的P型掺杂剂。形成所述NBL中的开口以将所述Plink耦合到所述PBL。
在另一实施例中，一种用于制造齐纳二极管的方法包括将具有N型掺杂剂的N型掩埋层(NBL)植入到第一外延层中，其中所述NBL包括不包括所述N型掺杂剂的NBL开口。对在所述NBL下方具有峰值PBL掺杂浓度的P型掩埋层(PBL)进行植入。在所述NBL上方生长第二外延层。对P型区域(Plink)进行植入以耦合到向上朝向所述NBL开口的所述PBL，并将所述Plink耦合到阳极。对N型区域(Nlink)进行植入以将所述NBL耦合到阴极。
用于制造齐纳二极管的方法的替代实施例包括以下特征中的一者或其任何组合。对所述NBL进行植入包括利用锑和砷中的至少一者进行植入，以在所述NBL与所述PBL之间形成齐纳结。利用磷对所述NBL进行植入，以通过所述磷朝向Nlink的扩散将所述Nlink连接到所述NBL。对所述齐纳二极管进行热退火以使所述PBL横向扩散。
虽然本文中参考具体实施例描述了本发明，但是可以在不脱离如所附权利要求书中所阐述的本发明的范围的情况下进行各种修改和改变。因此，说明书和图式应视为说明性而非具有限制性意义，并且预期所有此类修改都包括在本发明的范围内。并不意图将本文中关于具体实施例所描述的任何优势、优点或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或元素。
除非另有陈述，否则例如“第一”和“第二”等术语用于任意地区别此类术语所描述的元素。因此，这些术语不一定意图指示此类元件时间上的优先级或其它优先级。

Claims (10)

1.一种用于制造齐纳二极管的方法，其特征在于，包括：
将N型掩埋层NBL植入到第一外延层中；
对在所述NBL下方具有峰值PBL掺杂浓度的P型掩埋层PBL进行植入；
使所述PBL横向扩散；
在所述NBL上方生长第二外延层；
对P型区域Plink进行植入用于将所述PBL耦合到阳极；以及
对N型区域Nlink进行植入用于将所述NBL耦合到阴极。
2.根据权利要求1所述的方法，其特征在于，对所述NBL进行植入包括利用锑和砷中的至少一者进行植入，以在所述NBL与所述PBL之间形成齐纳结。
3.根据权利要求2所述的方法，其特征在于，另外包括利用磷对所述NBL进行植入，以通过所述磷朝向Nlink的扩散将所述Nlink连接到所述NBL。
4.根据权利要求2所述的方法，其特征在于，对所述Nlink进行植入包括利用磷植入物进行植入。
5.根据权利要求1所述的方法，其特征在于，对所述PBL进行植入包括利用硼植入物进行植入。
6.根据权利要求1所述的方法，其特征在于，另外包括通过所述第二外延层将所述Plink连接到所述PBL，其中所述第二外延层包括具有比所述Plink的第二掺杂剂浓度低的第一掺杂剂浓度的P型掺杂剂。
7.根据权利要求1所述的方法，其特征在于，所述Plink物理地连接到所述PBL。
8.根据权利要求1所述的方法，其特征在于，另外包括利用沉积在所述第二外延层上方的自对准硅化物阻挡层使所述阴极与所述阳极横向分离。
9.一种齐纳二极管，其特征在于，包括：
第一外延层中的N型掩埋层NBL；
在所述NBL下方具有峰值PBL掺杂浓度的P型掩埋层PBL；
所述NBL上方的第二外延层；
耦合到所述PBL且耦合到阳极的P型区域Plink；以及
耦合到所述NBL且耦合到阴极的N型区域Nlink。
10.一种用于制造齐纳二极管的方法，其特征在于，包括：
将具有N型掺杂剂的N型掩埋层NBL植入到第一外延层中，其中所述NBL包括不包括所述N型掺杂剂的NBL开口；
对在所述NBL下方具有峰值PBL掺杂浓度的P型掩埋层PBL进行植入；
在所述NBL上方生长第二外延层；
对P型区域Plink进行植入以耦合到向上朝向所述NBL开口的所述PBL，并将所述Plink耦合到阳极；以及
对N型区域Nlink进行植入以将所述NBL耦合到阴极。
CN202210213986.5A 2021-03-04 2022-03-04 掩埋式齐纳设计 Pending CN115020228A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/192,060 2021-03-04
US17/192,060 US11640997B2 (en) 2021-03-04 2021-03-04 Buried Zener design

Publications (1)

Publication Number Publication Date
CN115020228A true CN115020228A (zh) 2022-09-06

Family

ID=80595517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210213986.5A Pending CN115020228A (zh) 2021-03-04 2022-03-04 掩埋式齐纳设计

Country Status (3)

Country Link
US (1) US11640997B2 (zh)
EP (1) EP4053885A1 (zh)
CN (1) CN115020228A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672403A (en) 1985-09-23 1987-06-09 National Semiconductor Corporation Lateral subsurface zener diode
US5883414A (en) 1996-02-06 1999-03-16 Harris Corporation Electrostatic discharge protection device
US6605859B1 (en) 2002-06-27 2003-08-12 Texas Instruments Incorporated Buried Zener diode structure and method of manufacture
DE102004035745A1 (de) 2004-07-23 2006-02-16 Infineon Technologies Ag Integrierter Schaltkreis
US7700405B2 (en) * 2007-02-28 2010-04-20 Freescale Semiconductor, Inc. Microelectronic assembly with improved isolation voltage performance and a method for forming the same
CN101442077B (zh) * 2007-11-23 2011-12-14 上海华虹Nec电子有限公司 一种齐纳二极管及其bcd工艺制造方法
US8198703B2 (en) * 2010-01-18 2012-06-12 Freescale Semiconductor, Inc. Zener diode with reduced substrate current
JP2011199000A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置およびその製造方法
US9184255B2 (en) 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage

Also Published As

Publication number Publication date
US11640997B2 (en) 2023-05-02
EP4053885A1 (en) 2022-09-07
US20220285564A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
US11239312B2 (en) Semiconductor chip integrating high and low voltage devices
US7176548B2 (en) Complementary analog bipolar transistors with trench-constrained isolation diffusion
US8222114B2 (en) Manufacturing approach for collector and a buried layer of bipolar transistor
US5408125A (en) Semiconductor process for manufacturing semiconductor device with increased operating voltages
US8946041B2 (en) Methods for forming high gain tunable bipolar transistors
US20130069154A1 (en) Semiconductor chip integrating high and low voltage devices
US20060157823A1 (en) High performance integrated vertical transistors and method of making the same
US9525061B2 (en) Semiconductor device including an n-well structure
WO2006100640A1 (en) Method of manufacturing a semiconductor device having a buried doped region
US20100032794A1 (en) High voltage diode with reduced substrate injection
US20130071994A1 (en) Method of integrating high voltage devices
JPH06151723A (ja) モノリシック半導体素子のバイポーラトランジスタ構造、及び前記モノリシック半導体素子の製造方法
US6605859B1 (en) Buried Zener diode structure and method of manufacture
US8134212B2 (en) Implanted well breakdown in high voltage devices
US20140183655A1 (en) High performance isolated vertical bipolar junction transistor and method for forming in a cmos integrated circuit
TWI576989B (zh) 集成高壓器件的方法
US20130069157A1 (en) Semiconductor chip integrating high and low voltage devices
JPH04363046A (ja) 半導体装置の製造方法
JP2001135719A (ja) 半導体装置の素子分離構造
CN103187355B (zh) 具有隔离结构的半导体衬底及其制备方法
EP4053885A1 (en) Design of buried zener diode
US20030001234A1 (en) Semiconductor device and manufacturing method thereof
CN107393872B (zh) 一种bcd工艺中寄生型npn三极管的制作方法
US10522388B1 (en) Method of forming high-voltage silicon-on-insulator device with diode connection to handle layer
JP2006165370A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination