CN115017068A - 一种延时控制方法、装置及计算机可读存储介质 - Google Patents

一种延时控制方法、装置及计算机可读存储介质 Download PDF

Info

Publication number
CN115017068A
CN115017068A CN202210604838.6A CN202210604838A CN115017068A CN 115017068 A CN115017068 A CN 115017068A CN 202210604838 A CN202210604838 A CN 202210604838A CN 115017068 A CN115017068 A CN 115017068A
Authority
CN
China
Prior art keywords
link
delay
determining
delayer
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210604838.6A
Other languages
English (en)
Inventor
李健
李岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210604838.6A priority Critical patent/CN115017068A/zh
Publication of CN115017068A publication Critical patent/CN115017068A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种延时控制方法、装置及计算机可读存储介质。涉及信号传输领域。确定第一链路的第一传输时延；确定第二链路的第二传输时延，第一链路和第二链路为PCIE的其中两条链路；根据第一传输时延和第二传输时延的差值确定PCIE的总传输延时；判断总传输延时是否超过PCIE的预设延时；若是，确定应接入第二链路的延时器以使接入延时器的第二链路的总传输延时不超过预设延时。本申请通过确定PCIE的总传输延时，若总传输延时超过预设延时，根据总传输延时确定可加入第二链路的延时器，加入延时器之后不会带来信号之间的串扰且使得总传输延时不再超过预设延时，提高了PCIE连接的安全性。

Description

一种延时控制方法、装置及计算机可读存储介质
技术领域
本发明涉及信号传输领域，特别是涉及一种延时控制方法、装置及计算机可读存储介质。
背景技术
PCIE(peripheral component interconnect express，高速串行计算机扩展总线标准)属于高速串行点对点双通道高带宽传输，使用PCIE连接的设备分配独享通道带宽，不共享总线带宽，支持主动电源管理、错误报告、端对端的可靠性传输、热插拔以及服务质量等功能，这使得PCIE成为最通用的计算机、服务器中的处理器和外设的设备之间的互联，在当前计算机行业中发挥着举足轻重的作用。
比如，通过PCIE连接处理器与外插卡时，PCIE中每条链路的总传输延时如果超过延时标准，即传输时延最高的链路和传输时延最低的链路之间的差值超过延时标准，就会在连接外插卡时影响外插卡的接收端的PCIE信号的识别，导致外插卡掉盘、连接丢失及掉带宽等一些严重影响连接安全性的情况发生。
现有技术的解决办法，第一种是将传输时延最高的链路的走线的长度缩短，第二种是增加传输时延最低的链路的走线的长度，也就是进行绕线；两种方法都具有局限性，第一种方法由于结构限制，能缩短的空间有限，存在缩短至极限也不能解决总传输延时超过延时标准的问题，第二种方法在绕线之后，可能会带来信号之间的串扰，且由于走线长度的增加会影响信号的完整性而降低信号传输的可靠性。
发明内容
本发明的目的是提供一种延时控制方法、装置及计算机可读存储介质，加入延时器之后不会带来信号之间的串扰且使得总传输延时不再超过预设延时，提高了PCIE连接的安全性。
为解决上述技术问题，本发明提供了一种延时控制方法，应用于处理器，包括：
确定第一链路的第一传输时延；
确定第二链路的第二传输时延，所述第一链路和所述第二链路为PCIE的其中两条链路，且所述第一链路为所述PCIE中时延最大的链路，所述第二链路为所述PCIE中时延最小的链路；
根据所述第一传输时延和所述第二传输时延的差值确定所述PCIE的总传输延时；
判断所述总传输延时是否超过所述PCIE的预设延时；
若是，确定应接入所述第二链路的延时器以使接入所述延时器的第二链路的总传输延时不超过所述预设延时。
优选的，确定第一链路的第一传输时延，包括：
确定第一链路中包含的n种链路材料的每一种所述链路材料的传播延迟及对应的n种所述链路材料的每一种所述链路材料的长度，n为正整数；
根据所述第一链路中包含的n种链路材料的每一种所述链路材料的传播延迟、n种所述链路材料的每一种所述链路材料的长度及第一关系式确定所述第一链路的第一传输时延，所述第一关系式为TD1＝PDi*Li，其中，n为所述第一链路中包含的链路材料的种类数量，TD1为所述第一传输时延，PDi为所述第一链路其中一种所述链路材料的传播延迟，Li为所述第一链路中对应所述链路材料的所述链路材料的长度；
和/或，获取第二链路的第二传输时延，包括：
确定第二链路中包含的m种链路材料的每一种所述链路材料的传播延迟及对应的m种所述链路材料的每一种所述链路材料的长度，m为正整数；
根据所述第二链路中包含的m种链路材料的每一种所述链路材料的传播延迟、m种所述链路材料的每一种所述链路材料的长度及第二关系式确定所述第二链路的第二传输时延，所述第二关系式为
Figure BDA0003671669520000021
其中，m为所述第二链路中包含的链路材料的种类数量，TD2为所述第二传输时延，PDj为所述第二链路其中一种所述链路材料的传播延迟，Lj为所述第二链路中对应所述链路材料的所述链路材料的长度。
优选的，所述第一链路其中一种所述链路材料的传播延迟的确定方法，具体包括：
确定所述第一链路中的该链路材料的传输速度；
根据所述第一链路中的该链路材料的传输速度及第三关系式确定所述第一链路其中一种所述链路材料的传播延迟，所述第三关系式为PDi＝1/Vi，其中PDi为所述第一链路其中一种所述链路材料的传播延迟，Vi为所述第一链路中的该链路材料的传输速度；
所述第二链路其中一种所述链路材料的传播延迟的确定方法，具体包括：
确定所述第二链路中的该链路材料的传输速度；
根据所述第二链路中的该链路材料的传输速度及第四关系式确定所述第二链路其中一种所述链路材料的传播延迟，所述第四关系式为PDj＝1/Lj，其中PDj为所述第二链路其中一种所述链路材料的传播延迟，Lj为所述第二链路中的该链路材料的传输速度。
优选的，确定所述第一链路中的该链路材料的传输速度，包括：
接收所述用户发送的所述第一链路中的该链路材料的传输速度的计算指令时，确定所述计算指令中包含的表征所述第一链路中的该链路材料的种类的相对介电常数；
根据表征所述第一链路中的该链路材料的种类的相对介电常数及第五关系式确定所述第一链路中的该链路材料的传输速度，所述第五关系式为
Figure BDA0003671669520000031
其中，Vi为所述第一链路中的该链路材料的传输速度，Ki表征所述第一链路中的该链路材料的种类的相对介电常数，C为光在真空中的传播速度；
确定所述第二链路中的该链路材料的传输速度，包括：
接收所述用户发送的所述第二链路中的该链路材料的传输速度的计算指令时，确定所述计算指令中包含的表征所述第二链路中的该链路材料的种类的相对介电常数；
根据表征所述第二链路中的该链路材料的种类的相对介电常数及第六关系式确定所述第二链路中的该链路材料的传输速度，所述第六关系式为
Figure BDA0003671669520000032
其中，Vj为所述第二链路中的该链路材料的传输速度，Kj表征所述第二链路中的该链路材料的种类的相对介电常数，C为光在真空中的传播速度。
优选的，还包括判定所述总传输延时超过预设延时时，控制提示模块发出提示信息。
优选的，确定应接入所述第二链路的延时器，包括：
获取所述第二链路的损耗值及阻抗值；
根据所述总传输延时、所述损耗值、所述阻抗值、自身存储的延时器信息、所述PCIE的预设延时、所述第二链路的预设损耗值及所述第二链路的预设阻抗值确定应接入所述第二链路的延时器的标识信息以确定应接入所述第二链路的延时器，所述延时器信息包括延时器的延时、损耗值、阻抗及标识信息。
优选的，根据所述总传输延时、所述损耗值、所述阻抗值、自身存储的延时器信息、所述PCIE的预设延时、所述第二链路的预设损耗值及所述第二链路的预设阻抗值确定应接入所述第二链路的延时器的标识信息，包括：
根据所述总传输延时及所述预设延时确定应接入所述第二链路的延时器的延时的第一范围；
根据所述损耗值及预设损耗值确定应接入所述第二链路的延时器的损耗值的第二范围；
根据所述阻抗值及预设阻抗值确定应接入所述第二链路的延时器的阻抗值的第三范围；
确定所述延时在所述第一范围内、所述损耗值在第二范围内且所述阻抗值在第三范围内的延时器的标识信息作为应接入所述第二链路的延时器的标识信息。
优选的，所述延时器的标识信息为所述延时器的型号。
为解决上述技术问题，本发明还提供了一种延时控制装置，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现上述所述延时控制方法的步骤。
为解决上述技术问题，本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述延时控制方法的步骤。
本申请提供了一种延时控制方法、装置及计算机可读存储介质。确定第一链路的第一传输时延；确定第二链路的第二传输时延，第一链路和第二链路为PCIE的其中两条链路，且第一链路为PCIE中时延最大的链路，第二链路为PCIE中时延最小的链路；根据第一传输时延和第二传输时延的差值确定PCIE的总传输延时；判断总传输延时是否超过PCIE的预设延时；若是，确定应接入第二链路的延时器以使接入延时器的第二链路的总传输延时不超过预设延时。本申请通过确定PCIE中时延最小的链路的时延和PCIE的线路中时延最大的链路的时延确定PCIE的总传输延时，若总传输延时超过预设延时，根据总传输延时确定可加入第二链路的延时器，加入延时器之后不会带来信号之间的串扰且使得总传输延时不再超过预设延时，提高了PCIE连接的安全性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种延时控制方法的流程图；
图2为本发明提供的一种延时控制装置的结构示意图。
具体实施方式
本发明的核心是提供一种延时控制方法、装置及计算机可读存储介质，加入延时器之后不会带来信号之间的串扰且使得总传输延时不再超过预设延时，提高了PCIE连接的安全性。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明提供的一种延时控制方法的流程图。该方法应用于处理器，该方法包括：
S11：确定第一链路的第一传输时延；
S12：确定第二链路的第二传输时延，第一链路和第二链路为PCIE的其中两条链路，且第一链路为PCIE中时延最大的链路，第二链路为PCIE中时延最小的链路；
S13：根据第一传输时延和第二传输时延的差值确定PCIE的总传输延时；
S14：判断总传输延时是否超过PCIE的预设延时；若是，进入S15；
S15：确定应接入第二链路的延时器以使接入延时器的第二链路的总传输延时不超过预设延时。
现有技术种在解决PCIE的总传输延时不超过预设延时的方法是将传输时延最高的链路的走线的长度缩短及增加传输时延最低的链路的走线的长度；能缩短的空间有限，存在缩短至极限也不能解决总传输延时超过延时标准的问题，绕线之后会带来信号之间的串扰，走线长度的增加会降低信号传输的可靠性。针对上述不同链路的PCIE拓扑，当同一组的PCIE信号不满足Lane to lane skew时序要求时，首先确定第一链路的第一传输时延并确定第二链路的第二传输时延，第一链路和第二链路为PCIE的其中两条链路，且第一链路为PCIE中时延最大的链路，第二链路为PCIE中时延最小的链路，时延最小的第二链路和时延最大的第二链路用户可以进行判断，可以根据PCIE的链路确定出第一链路和第二链路，根据第一传输时延和第二传输时延的差值确定PCIE的总传输延时，然后通过在相关链路上增加延时器以满足信号时序设计要求，提高信号传输的可靠性。
具体的，确定PCIE的总传输延时其实是和PCIE的多个链路相关的，任意两条链路之间的传输延时为这两条链路的时延的差值，本申请的目的是令传输时延最大的链路和传输时延最小的链路之间的传输延时不超过预设延时，那么PCIE的每一条链路的传输延时就都不会超过预设延时，总传输延时也就不会超过预设延时，这样就保证了PCIE连接的安全性的可靠性，第一链路和第二链路为PCIE的其中两条链路，且第一链路为PCIE中时延最大的链路，第二链路为PCIE中时延最小的链路，令PCIE中时延最大的链路和PCIE中时延最小的链路之间的传输延时不超过预设延时的方法就是根据当前确定的PCIE的总传输延时选择合适的应接入第二链路的延时器，用户在实际使用时，根据本申请的方法了解可用加入的延时器时，就可以将延时器加入第二链路进行延时，本来第二链路的时延可能会比第一链路的时延小一些，在加入延时器至第二链路之后，会增加第二链路的时延，在第一链路的时延不改变的情况下，第一链路的时延与第二链路的时延的差值就会减小，也就是PCIE的总传输延时减小且会减小到预设延时以下，完成对于信号时序的设计要求，提高信号传输的可靠性，提高了方案的可靠性。
需要说明的是，本申请中提出的预设延时是一种总传输延时的标准，这也就意味着同一组PCIE信号每一条链路之间的总链路传输延时时序必须控制在1.6ns或者1.25ns范围(根据预设延时的标准的不同而相适应的设定)内，否则当插外插卡或者其他外插设备时可能会影响该设备接收端PCIE信号的识别，导致掉盘、掉连接、掉带宽等一些不可预见问题的出现，极大的增加了系统设计风险，本申请的方法可以将PCIE的总传输延时控制在预设延时之内，所以满足信号时序设计要求，提高信号传输的可靠性。
举例说明，在服务器领域设置系统配置时为了兼容不同客户的各种需求，通常会遇到如下情况，当插X16的外插卡时，两路不同链路的低八位和高八位组成一组x16信号，即从处理器出的一组X16信号P0[0：15]分别从低八位和高八位进行传输，低八位的一组x8信号P[0：7]从处理器经过PCB上10inch走线再经过金手指连到riser经过PCB上3inch走线到最终连接的外插卡；高八位的一组x8信号P[8：15]从处理器经过PCB上6inch走线到Slimline connector再经过400mm的cable连到riser经过PCB上5inch走线到最终连接的外插卡，低八位的信号的时延要和高八位的信号的时延不同，所以将延时器加在低八位的链路上使的总传输延时减低，而保证PCIE的连接可靠性。
需要说明的是，处理器可以但不限于是CPU，在此不作额外的限定。
总的来说，本申请提供了一种延时控制方法。确定第一链路的第一传输时延；确定第二链路的第二传输时延，第一链路和第二链路为PCIE的其中两条链路，且第一链路为PCIE中时延最大的链路，第二链路为PCIE中时延最小的链路；根据第一传输时延和第二传输时延的差值确定PCIE的总传输延时；判断总传输延时是否超过PCIE的预设延时；若是，确定应接入第二链路的延时器以使接入延时器的第二链路的总传输延时不超过预设延时。本申请通过确定PCIE中时延最小的链路的时延和PCIE的线路中时延最大的链路的时延确定PCIE的总传输延时，若总传输延时超过预设延时，根据总传输延时确定可加入第二链路的延时器，加入延时器之后不会带来信号之间的串扰且使得总传输延时不再超过预设延时，提高了PCIE连接的安全性。
在上述实施例的基础上：
作为一种优选的实施例，确定第一链路的第一传输时延，包括：
确定第一链路中包含的n种链路材料的每一种链路材料的传播延迟及对应的n种链路材料的每一种链路材料的长度，n为正整数；
根据第一链路中包含的n种链路材料的每一种链路材料的传播延迟、n种链路材料的每一种链路材料的长度及第一关系式确定第一链路的第一传输时延，第一关系式为TD1＝PDi*Li，其中，n为第一链路中包含的链路材料的种类数量，TD1为第一传输时延，PDi为第一链路其中一种链路材料的传播延迟，Li为第一链路中对应链路材料的链路材料的长度；
和/或，获取第二链路的第二传输时延，包括：
确定第二链路中包含的m种链路材料的每一种链路材料的传播延迟及对应的m种链路材料的每一种链路材料的长度，m为正整数；
根据第二链路中包含的m种链路材料的每一种链路材料的传播延迟、m种链路材料的每一种链路材料的长度及第二关系式确定第二链路的第二传输时延，第二关系式为
Figure BDA0003671669520000081
其中，m为第二链路中包含的链路材料的种类数量，TD2为第二传输时延，PDi为第二链路其中一种链路材料的传播延迟，Lj为第二链路中对应链路材料的链路材料的长度。
在确定第一链路的第一传输时延时，因为第一链路可能包括多种材料，首先确定第一链路中包含的n种链路材料的每一种链路材料的传播延迟及对应的n种链路材料的每一种链路材料的长度，n为正整数，传播延迟根据链路材料的种类确定，不同种类的链路材料的传播延迟不同，确定每一种链路材料的传播延迟及该材料的长度之后，根据第一链路中包含的n种链路材料的每一种链路材料的传播延迟、n种链路材料的每一种链路材料的长度及第一关系式确定第一链路的第一传输时延；在确定第二链路的第二传输时延时，因为第二链路可能包括多种材料，首先确定第二链路中包含的m种链路材料的每一种链路材料的传播延迟及对应的m种链路材料的每一种链路材料的长度，m为正整数，传播延迟根据链路材料的种类确定，不同种类的链路材料的传播延迟不同，确定每一种链路材料的传播延迟及该材料的长度之后，根据第二链路中包含的m种链路材料的每一种链路材料的传播延迟、m种链路材料的每一种链路材料的长度及第二关系式确定第二链路的第二传输时延，提高了方案的可靠性与完整性。
需要说明的是，计算每条链路上的传输时延，TD(Time delay，传输时延)，通常是指电磁信号或者光信号通过整个传输介质所用的时间。在传输线上的时延就是指信号通过整个传输线所用的时间，时延＝传播延迟*传输长度。
作为一种优选的实施例，第一链路其中一种链路材料的传播延迟的确定方法，具体包括：
确定第一链路中的该链路材料的传输速度；
根据第一链路中的该链路材料的传输速度及第三关系式确定第一链路其中一种链路材料的传播延迟，第三关系式为PDi＝1/Vi，其中PDi为第一链路其中一种链路材料的传播延迟，Vi为第一链路中的该链路材料的传输速度；
第二链路其中一种链路材料的传播延迟的确定方法，具体包括：
确定第二链路中的该链路材料的传输速度；
根据第二链路中的该链路材料的传输速度及第四关系式确定第二链路其中一种链路材料的传播延迟，第四关系式为PDj＝I/Lj，其中PDj为第二链路其中一种链路材料的传播延迟，Lj为第二链路中的该链路材料的传输速度。
在确定第一链路的每一种链路材料的传播延迟时首先确定其中一种链路材料的传播延迟，首先确定第一链路中的该链路材料的传输速度，根据第一链路中的该链路材料的传输速度及第三关系式确定第一链路其中一种链路材料的传播延迟，其实该关系式代表的含义为链路材料的传输速度和链路材料的传播延迟成反比例关系，所以先确定链路材料的传输速度，确定传输速度之后就可以确定该链路材料的传播延迟，在确定第二链路的每一种链路材料的传播延迟时，与第一链路的每一种链路材料的传播延迟的确定方法相同，首先确定其中一种链路材料的传播延迟，首先确定第二链路中的该链路材料的传输速度，根据第二链路中的该链路材料的传输速度及第四关系式确定第一链路其中一种链路材料的传播延迟，对于第三关系式和第四关系式的应用，实际上，在处理的角度自动化进行，提高了方案的自动化程度，同时提高了方案的准确性。
PD(Propagation delay，传播延迟)，通常是指电磁信号或者光信号在单位长度的传输介质中传输的时间延迟，与“传播速度”成反比例(倒数)关系，单位为“Ps/inch”或“s/m”。
作为一种优选的实施例，确定第一链路中的该链路材料的传输速度，包括：
接收用户发送的第一链路中的该链路材料的传输速度的计算指令时，确定计算指令中包含的表征第一链路中的该链路材料的种类的相对介电常数；
根据表征第一链路中的该链路材料的种类的相对介电常数及第五关系式确定第一链路中的该链路材料的传输速度，第五关系式为
Figure BDA0003671669520000101
其中，Vi为第一链路中的该链路材料的传输速度，Ki表征第一链路中的该链路材料的种类的相对介电常数，C为光在真空中的传播速度；
确定第二链路中的该链路材料的传输速度，包括：
接收用户发送的第二链路中的该链路材料的传输速度的计算指令时，确定计算指令中包含的表征第二链路中的该链路材料的种类的相对介电常数；
根据表征第二链路中的该链路材料的种类的相对介电常数及第六关系式确定第二链路中的该链路材料的传输速度，第六关系式为
Figure BDA0003671669520000102
其中，Vj为第二链路中的该链路材料的传输速度，Kj表征第二链路中的该链路材料的种类的相对介电常数，C为光在真空中的传播速度。
在计算接收用户发送的第一链路中的该链路材料的传输速度的计算指令时，确定计算指令中包含的表征第一链路中的该链路材料的种类的相对介电常数，清楚相对介电常数之后，就可以结合光在真空中的传播速度，根据表征第一链路中的该链路材料的种类的相对介电常数及第五关系式确定第一链路中的该链路材料的传输速度，同样的，在计算接收用户发送的第二链路中的该链路材料的传输速度的计算指令时，确定计算指令中包含的表征第二链路中的该链路材料的种类的相对介电常数，清楚相对介电常数之后，就可以结合光在真空中的传播速度，根据表征第二链路中的该链路材料的种类的相对介电常数及第五关系式确定第二链路中的该链路材料的传输速度。整个计算过程自动化进行，提高了方案的自动化程度。
需要说明的是，信号在媒质中传播时，以电磁波的形式传输，其传播速度受信号载体以及周围媒质属性决定。在PCB(印刷电路板)中信号的传输速度就与板材(介电常数)、信号模式、信号线与信号线间耦合以及绕线方式等有关，关系式
Figure BDA0003671669520000111
是将上述各个参数整合出的公式，使得最终的关系式只与光在真空中的传播速度和链路材料的相对介电常数有关，简化了公式提高了方案的可行性。
作为一种优选的实施例，还包括判定总传输延时超过预设延时时，控制提示模块发出提示信息。
判定总传输延时超过预设延时时，控制提示模块发出提示信息，使得用户在第一时间了解到总传输延时超过预设延时以便于用户可用及时的在第二链路中加入延时器以使得延时器之后不会带来信号之间的串扰且使得总传输延时不再超过预设延时，提高了用户的体验和方案的可靠性。
提示模块可以但不限于可显示提示信息的显示模块、可发光的指示灯或者声音提示装置。可供用户的选择更多，提高了方案的灵活性，增加了用户的体验。
作为一种优选的实施例，确定应接入第二链路的延时器，包括：
获取第二链路的损耗值及阻抗值；
根据总传输延时、损耗值、阻抗值、自身存储的延时器信息、PCIE的预设延时、第二链路的预设损耗值及第二链路的预设阻抗值确定应接入第二链路的延时器的标识信息以确定应接入第二链路的延时器，延时器信息包括延时器的延时、损耗值、阻抗及标识信息。
根据总传输延时、第二链路的损耗值、第二链路的阻抗值、处理器自身存储的延时器信息、PCIE的预设延时、第二链路的预设损耗值及第二链路的预设阻抗值确定应接入第二链路的延时器的标识信息以确定应接入第二链路的延时器，通过上述参数，选择可用接入的延时器，使得该延时器可以在满足总传输延时小于预设延时的同时，保证加入之后，延时器自身的阻抗和损耗值不影响链路的信号传输，提高了方案的可靠性。
作为一种优选的实施例，根据总传输延时、损耗值、阻抗值、自身存储的延时器信息、PCIE的预设延时、第二链路的预设损耗值及第二链路的预设阻抗值确定应接入第二链路的延时器的标识信息，包括：
根据总传输延时及预设延时确定应接入第二链路的延时器的延时的第一范围；
根据损耗值及预设损耗值确定应接入第二链路的延时器的损耗值的第二范围；
根据阻抗值及预设阻抗值确定应接入第二链路的延时器的阻抗值的第三范围；
确定延时在第一范围内、损耗值在第二范围内且阻抗值在第三范围内的延时器的标识信息作为应接入第二链路的延时器的标识信息。
在加入延时器之后，因为延时器本身也有损耗和阻抗，而传输的链路的最大的损耗和最大的阻抗也有一定的范围，且第二链路本身有阻抗和损耗，根据总传输延时及预设延时确定应接入第二链路的延时器的延时的第一范围，延时处于该范围内的延时器加入之后可使得总传输延时小于预设延时，根据损耗值及预设损耗值确定应接入第二链路的延时器的损耗值的第二范围，损耗值处于该范围内的延时器加入之后可使得链路的总损耗不超过预设损耗值，根据阻抗值及预设阻抗值确定应接入第二链路的延时器的阻抗值的第三范围，阻抗值处于该范围内的延时器加入之后可使得链路的总阻抗值不超过预设损耗值。确定延时在第一范围内、损耗值在第二范围内且阻抗值在第三范围内的延时器的标识信息作为应接入第二链路的延时器的标识信息，用户根据此标识信息可以了解到可接入的延时器，提高了方案的可行性。
具体的，统计不同的延时器的延时、阻抗及损耗数据并建立数据库，通过仿真软件或公式计算出需要加延时器链路的总损耗(channel loss)，查找PCIE5.0(4.0/2.0/3.0/2.0/1.0)协议规范找到total loss指标，然后用total loss-channel loss计算出链路要加的延时器损耗需要满足的指标，梳理并统计PCIe链路特性阻抗85 or 90 or 100 or其他，综合要满足的总传输延时、要满足的损耗指标、要满足的特性阻抗指标，从延时器数据库里找到符合要求的延时器型号，在原理图设计阶段把相应的延时器加到相关链路中，这样既可以不用绕线占用主板布局布线空间，也可以满足系统配置损耗、阻抗、结构等要求，从而解决系统时序设计问题，提高了连接的可靠性。
作为一种优选的实施例，延时器的标识信息为延时器的型号。
延时器的标识信息可以但不限于延时器的型号，也可以是其他的表征延时器的信息即可，用户根据唯一表征延时器的型号，选择对应的型号接入第二电路中以起到延时效果，提高了方案的可靠性和灵活性。
本发明还提供了一种延时控制系统，应用于处理器，包括：
第一传输时延确定单元，用于确定第一链路的第一传输时延；
第二传输时延确定单元，用于确定第二链路的第二传输时延，所述第一链路和所述第二链路为PCIE的其中两条链路，且所述第一链路为所述PCIE中时延最大的链路，所述第二链路为所述PCIE中时延最小的链路；
总传输延时确定单元，用于根据所述第一传输时延和所述第二传输时延的差值确定所述PCIE的总传输延时；
判断单元，用于判断所述总传输延时是否超过所述PCIE的预设延时，若是，触发延时器确定单元；
所述延时器确定单元，用于确定应接入所述第二链路的延时器以使接入所述延时器的第二链路的总传输延时不超过所述预设延时。
对于本发明提供的延时控制系统的介绍请参考上述延时控制方法的实施例，此处不再赘述。
其中，所述第一传输时延确定单元，包括：
第一传播延迟及长度确定单元，用于确定第一链路中包含的n种链路材料的每一种所述链路材料的传播延迟及对应的n种所述链路材料的每一种所述链路材料的长度，n为正整数；
第一关系式的第一传输时延确定单元，用于根据所述第一链路中包含的n种链路材料的每一种所述链路材料的传播延迟、n种所述链路材料的每一种所述链路材料的长度及第一关系式确定所述第一链路的第一传输时延，所述第一关系式为TD1＝PDi*Li，其中，n为所述第一链路中包含的链路材料的种类数量，TD1为所述第一传输时延，PDi为所述第一链路其中一种所述链路材料的传播延迟，Li为所述第一链路中对应所述链路材料的所述链路材料的长度；
和/或，所述第二传输时延确定单元，包括：
第二传播延迟及长度确定单元，用于确定第二链路中包含的m种链路材料的每一种所述链路材料的传播延迟及对应的m种所述链路材料的每一种所述链路材料的长度，m为正整数；
第二关系式的第二传输时延确定单元，用于根据所述第二链路中包含的m种链路材料的每一种所述链路材料的传播延迟、m种所述链路材料的每一种所述链路材料的长度及第二关系式确定所述第二链路的第二传输时延，所述第二关系式为
Figure BDA0003671669520000141
其中，m为所述第二链路中包含的链路材料的种类数量，TD2为所述第二传输时延，PDj为所述第二链路其中一种所述链路材料的传播延迟，Lj为所述第二链路中对应所述链路材料的所述链路材料的长度。
其中，所述第一链路其中一种所述链路材料的传播延迟的确定系统，具体包括：
第一传输速度确定单元，用于确定所述第一链路中的该链路材料的传输速度；
第三关系式的传播延迟确定单元，用于根据所述第一链路中的该链路材料的传输速度及第三关系式确定所述第一链路其中一种所述链路材料的传播延迟，所述第三关系式为PDi＝1/Vi，其中PDi为所述第一链路其中一种所述链路材料的传播延迟，Vi为所述第一链路中的该链路材料的传输速度；
所述第二链路其中一种所述链路材料的传播延迟的确定系统，具体包括：
第二传输速度确定单元，用于确定所述第二链路中的该链路材料的传输速度；
第四关系式的传播延迟确定单元，用于根据所述第二链路中的该链路材料的传输速度及第四关系式确定所述第二链路其中一种所述链路材料的传播延迟，所述第四关系式为PDj＝1/Lj，其中PDj为所述第二链路其中一种所述链路材料的传播延迟，Lj为所述第二链路中的该链路材料的传输速度。
其中，所述第一传输速度确定单元，包括：
第一相对介电常数确定单元，用于接收所述用户发送的所述第一链路中的该链路材料的传输速度的计算指令时，确定所述计算指令中包含的表征所述第一链路中的该链路材料的种类的相对介电常数；
第五关系式的传输速度确定单元，用于根据表征所述第一链路中的该链路材料的种类的相对介电常数及第五关系式确定所述第一链路中的该链路材料的传输速度，所述第五关系式为
Figure BDA0003671669520000151
其中，Vi为所述第一链路中的该链路材料的传输速度，Ki表征所述第一链路中的该链路材料的种类的相对介电常数，C为光在真空中的传播速度；
所述第二传输速度确定单元，包括：
第二相对介电常数确定单元，用于接收所述用户发送的所述第二链路中的该链路材料的传输速度的计算指令时，确定所述计算指令中包含的表征所述第二链路中的该链路材料的种类的相对介电常数；
第六关系式的传输速度确定单元，用于根据表征所述第二链路中的该链路材料的种类的相对介电常数及第六关系式确定所述第二链路中的该链路材料的传输速度，所述第六关系式为
Figure BDA0003671669520000152
其中，Vj为所述第二链路中的该链路材料的传输速度，Kj表征所述第二链路中的该链路材料的种类的相对介电常数，C为光在真空中的传播速度。
其中，还包括提示单元，用于判定所述总传输延时超过预设延时时，控制提示模块发出提示信息。
其中，延时器确定单元用于确定应接入所述第二链路的延时器，包括：
损耗值及阻抗值获取单元，用于获取所述第二链路的损耗值及阻抗值；
延时器标识信息确定单元，用于根据所述总传输延时、所述损耗值、所述阻抗值、自身存储的延时器信息、所述PCIE的预设延时、所述第二链路的预设损耗值及所述第二链路的预设阻抗值确定应接入所述第二链路的延时器的标识信息以确定应接入所述第二链路的延时器，所述延时器信息包括延时器的延时、损耗值、阻抗及标识信息。
其中，延时器标识信息确定单元，包括：
第一范围确定单元，用于根据所述总传输延时及所述预设延时确定应接入所述第二链路的延时器的延时的第一范围；
第二范围确定单元，用于根据所述损耗值及预设损耗值确定应接入所述第二链路的延时器的损耗值的第二范围；
第三范围确定单元，用于根据所述阻抗值及预设阻抗值确定应接入所述第二链路的延时器的阻抗值的第三范围；
接入延时器标识信息确定单元，用于确定所述延时在所述第一范围内、所述损耗值在第二范围内且所述阻抗值在第三范围内的延时器的标识信息作为应接入所述第二链路的延时器的标识信息。
其中，所述延时器的标识信息为所述延时器的型号。
请参照图2，图2为本发明提供的一种延时控制装置的结构示意图。
本发明还提供了一种延时控制装置，包括：
存储器1，用于存储计算机程序；
处理器2，用于执行所述计算机程序以实现上述所述延时控制方法的步骤。
对于本发明提供的延时控制装置的介绍请参考上述延时控制方法的实施例，此处不再赘述。
本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述延时控制方法的步骤。
对于本发明提供的计算机可读存储介质的介绍请参考上述延时控制方法的实施例，此处不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种延时控制方法，其特征在于，应用于处理器，包括：
确定第一链路的第一传输时延；
确定第二链路的第二传输时延，所述第一链路和所述第二链路为PCIE的其中两条链路，且所述第一链路为所述PCIE中时延最大的链路，所述第二链路为所述PCIE中时延最小的链路；
根据所述第一传输时延和所述第二传输时延的差值确定所述PCIE的总传输延时；
判断所述总传输延时是否超过所述PCIE的预设延时；
若是，确定应接入所述第二链路的延时器以使接入所述延时器的第二链路的总传输延时不超过所述预设延时。
2.如权利要求1所述的延时控制方法，其特征在于，确定第一链路的第一传输时延，包括：
确定第一链路中包含的n种链路材料的每一种所述链路材料的传播延迟及对应的n种所述链路材料的每一种所述链路材料的长度，n为正整数；
根据所述第一链路中包含的n种链路材料的每一种所述链路材料的传播延迟、n种所述链路材料的每一种所述链路材料的长度及第一关系式确定所述第一链路的第一传输时延，所述第一关系式为TD1＝PDi*Li，其中，n为所述第一链路中包含的链路材料的种类数量，TD1为所述第一传输时延，PDi为所述第一链路其中一种所述链路材料的传播延迟，Li为所述第一链路中对应所述链路材料的所述链路材料的长度；
和/或，获取第二链路的第二传输时延，包括：
确定第二链路中包含的m种链路材料的每一种所述链路材料的传播延迟及对应的m种所述链路材料的每一种所述链路材料的长度，m为正整数；
根据所述第二链路中包含的m种链路材料的每一种所述链路材料的传播延迟、m种所述链路材料的每一种所述链路材料的长度及第二关系式确定所述第二链路的第二传输时延，所述第二关系式为
Figure FDA0003671669510000011
其中，m为所述第二链路中包含的链路材料的种类数量，TD2为所述第二传输时延，PDj为所述第二链路其中一种所述链路材料的传播延迟，Lj为所述第二链路中对应所述链路材料的所述链路材料的长度。
3.如权利要求2所述的延时控制方法，其特征在于，所述第一链路其中一种所述链路材料的传播延迟的确定方法，具体包括：
确定所述第一链路中的该链路材料的传输速度；
根据所述第一链路中的该链路材料的传输速度及第三关系式确定所述第一链路其中一种所述链路材料的传播延迟，所述第三关系式为PDi＝1/Vi，其中PDi为所述第一链路其中一种所述链路材料的传播延迟，Vi为所述第一链路中的该链路材料的传输速度；
所述第二链路其中一种所述链路材料的传播延迟的确定方法，具体包括：
确定所述第二链路中的该链路材料的传输速度；
根据所述第二链路中的该链路材料的传输速度及第四关系式确定所述第二链路其中一种所述链路材料的传播延迟，所述第四关系式为PDj＝1/Lj，其中PDj为所述第二链路其中一种所述链路材料的传播延迟，Lj为所述第二链路中的该链路材料的传输速度。
4.如权利要求3所述的延时控制方法，其特征在于，确定所述第一链路中的该链路材料的传输速度，包括：
接收所述用户发送的所述第一链路中的该链路材料的传输速度的计算指令时，确定所述计算指令中包含的表征所述第一链路中的该链路材料的种类的相对介电常数；
根据表征所述第一链路中的该链路材料的种类的相对介电常数及第五关系式确定所述第一链路中的该链路材料的传输速度，所述第五关系式为Vi＝C/√Ki，其中，Vi为所述第一链路中的该链路材料的传输速度，Ki表征所述第一链路中的该链路材料的种类的相对介电常数，C为光在真空中的传播速度；
确定所述第二链路中的该链路材料的传输速度，包括：
接收所述用户发送的所述第二链路中的该链路材料的传输速度的计算指令时，确定所述计算指令中包含的表征所述第二链路中的该链路材料的种类的相对介电常数；
根据表征所述第二链路中的该链路材料的种类的相对介电常数及第六关系式确定所述第二链路中的该链路材料的传输速度，所述第六关系式为
Figure FDA0003671669510000031
其中，Vj为所述第二链路中的该链路材料的传输速度，Kj表征所述第二链路中的该链路材料的种类的相对介电常数，C为光在真空中的传播速度。
5.如权利要求1所述的延时控制方法，其特征在于，还包括判定所述总传输延时超过预设延时时，控制提示模块发出提示信息。
6.如权利要求1至5任一项所述的延时控制方法，其特征在于，确定应接入所述第二链路的延时器，包括：
获取所述第二链路的损耗值及阻抗值；
根据所述总传输延时、所述损耗值、所述阻抗值、自身存储的延时器信息、所述PCIE的预设延时、所述第二链路的预设损耗值及所述第二链路的预设阻抗值确定应接入所述第二链路的延时器的标识信息以确定应接入所述第二链路的延时器，所述延时器信息包括延时器的延时、损耗值、阻抗及标识信息。
7.如权利要求6所述的延时控制方法，其特征在于，根据所述总传输延时、所述损耗值、所述阻抗值、自身存储的延时器信息、所述PCIE的预设延时、所述第二链路的预设损耗值及所述第二链路的预设阻抗值确定应接入所述第二链路的延时器的标识信息，包括：
根据所述总传输延时及所述预设延时确定应接入所述第二链路的延时器的延时的第一范围；
根据所述损耗值及预设损耗值确定应接入所述第二链路的延时器的损耗值的第二范围；
根据所述阻抗值及预设阻抗值确定应接入所述第二链路的延时器的阻抗值的第三范围；
确定所述延时在所述第一范围内、所述损耗值在第二范围内且所述阻抗值在第三范围内的延时器的标识信息作为应接入所述第二链路的延时器的标识信息。
8.如权利要求6所述的延时控制方法，其特征在于，所述延时器的标识信息为所述延时器的型号。
9.一种延时控制装置，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现权利要求1至8任一项所述延时控制方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至8任一项所述延时控制方法的步骤。
CN202210604838.6A 2022-05-31 2022-05-31 一种延时控制方法、装置及计算机可读存储介质 Withdrawn CN115017068A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210604838.6A CN115017068A (zh) 2022-05-31 2022-05-31 一种延时控制方法、装置及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210604838.6A CN115017068A (zh) 2022-05-31 2022-05-31 一种延时控制方法、装置及计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN115017068A true CN115017068A (zh) 2022-09-06

Family

ID=83070558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210604838.6A Withdrawn CN115017068A (zh) 2022-05-31 2022-05-31 一种延时控制方法、装置及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN115017068A (zh)

Similar Documents

Publication Publication Date Title
US8090263B2 (en) System and method for expanding PCIe compliant signals over a fiber optic medium with no latency
CN107357376A (zh) 一种硬盘背板、制作及其实现方法
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
CN108763734B (zh) 一种参考时钟线的高速信号优化方法与系统
CN109462436B (zh) 测试板、信号传输方法及测试系统
JP2007207227A (ja) 改善されたマルチモジュールメモリバス構造を有するメモリシステム
CN107077176B (zh) 两部分电气连接器
CN106604550B (zh) 一种线路阻抗调节方法和系统
US9954295B2 (en) Midplane interconnect system with conductor twist mitigation
CN111965529A (zh) 芯片信号传输损耗的测试方法、测试装置及可读存储介质
CN111125882A (zh) 一种pcb传输线等长设置的走线方法、装置及设备
CN111552600B (zh) 一种信号测试方法、系统、装置及可读存储介质
CN106443086B (zh) 一种测试基板
CN111586969A (zh) 电路布线方法、ddr4内存电路及电子设备
CN115017068A (zh) 一种延时控制方法、装置及计算机可读存储介质
US20200119508A1 (en) Optimization analysis method and system for high-speed signal connector
CN101527662A (zh) 高速通道的优化方法和装置
CN117119671A (zh) 高速信号线的优化方法、系统、电子设备及可读存储介质
CN104409926B (zh) 一种改善SAS连接器串扰的方法及Mini SAS连接器
US20100229041A1 (en) Device and method for expediting feedback on changes of connection status of monitioring equipments
CN110825193A (zh) 连接扩展卡的方法、转接卡模块及其应用的服务器
WO2021253861A1 (zh) 一种服务器内多板卡的布局方法及服务器多板卡结构
CN115345108A (zh) 传输线结构确定方法、系统、电子设备及可读存储介质
CN113220622A (zh) 一种主板及时序控制方法、装置
US7284216B2 (en) System and method for verifying signal propagation delays of circuit traces of a PCB layout

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220906

WW01 Invention patent application withdrawn after publication