CN114990519A - 掩模组件、掩模板的制备方法及掩模板 - Google Patents
掩模组件、掩模板的制备方法及掩模板 Download PDFInfo
- Publication number
- CN114990519A CN114990519A CN202210692915.8A CN202210692915A CN114990519A CN 114990519 A CN114990519 A CN 114990519A CN 202210692915 A CN202210692915 A CN 202210692915A CN 114990519 A CN114990519 A CN 114990519A
- Authority
- CN
- China
- Prior art keywords
- coating
- overlapping area
- insulating layer
- mask
- overlapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 238000000576 coating method Methods 0.000 claims abstract description 258
- 239000011248 coating agent Substances 0.000 claims abstract description 234
- 238000000034 method Methods 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 239000011810 insulating material Substances 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims 4
- 239000000463 material Substances 0.000 abstract description 62
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 158
- 239000011247 coating layer Substances 0.000 description 15
- 235000006085 Vigna mungo var mungo Nutrition 0.000 description 11
- 240000005616 Vigna mungo var. mungo Species 0.000 description 11
- 238000009413 insulation Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 230000005611 electricity Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000003068 static effect Effects 0.000 description 9
- 238000005234 chemical deposition Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 229920006280 packaging film Polymers 0.000 description 2
- 239000012785 packaging film Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/042—Coating on selected surface areas, e.g. using masks using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请涉及半导体制备技术领域，本申请公开一种掩模组件、掩模板的制备方法及掩模板。掩模组件包括第一掩模板、第二掩模板及绝缘层，第一掩模板包括多个第一重叠区，第二掩模板包括多个第二重叠区，第一掩模板与第二掩模板层叠设置，第一重叠区与第二重叠区一一对应，绝缘层设置于所述第一重叠区面向所述第二重叠区的表面和/或所述第二重叠区面向所述第一重叠区的表面。与现有技术相比，通过在绝缘层内设置涂层材料，避免第一重叠区与第二重叠区层叠后，无法涂覆涂层的问题，进而提高整体掩模组件的涂覆的涂层面积，也就可有效提高整体掩模组件的性能。
Description
技术领域
本申请涉及半导体制备技术领域，尤其涉及一种掩模组件、掩模板的制备方法及掩模板。
背景技术
随着显示面板广泛应用，市场对于大尺寸显示面板的需求越来越大，这就需要借助较大的尺寸的掩模板，其中通过化学沉积的技术制成封装薄膜的工艺，需要通过掩模板来控制化学气相沉积出的薄膜的形状和尺寸，这就需要在金属掩模板的正反面，分别做一层绝缘层，防止在化学气相沉积的过程中产生静电影响生产，而对于由多个掩模板块叠层制备的大尺寸掩模板由于存在重叠区，导致在进而使掩模板在化学气相沉积的过程中重叠区无法涂层，容易产生静电。
发明内容
为了解决掩模板重叠区内无法涂层的技术问题，本申请的主要目的在于，提供一种能够避免重叠区无法涂层，减小静电的一种掩模组件、掩模板的制备方法及掩模板。
为实现上述发明目的，本申请采用如下技术方案：
根据本申请的一个方面，提供了一种掩模组件，包括：
第一掩模板，包括第一重叠区；
第二掩模板，包括第二重叠区，所述第一掩模板与所述第二掩模板层叠设置，所述第一重叠区与所述第二重叠区对应；
绝缘层，设置于所述第一重叠区11面向所述第二重叠区的表面和/或所述第二重叠区面向所述第一重叠区的表面。
根据本申请的一实施方式，其中所述第一重叠区包括面向所述第二重叠区的第一涂层面，所述第二重叠区包括面向所述第一重叠区的第二涂层面，所述绝缘层设置于所述第一涂层面和/或所述第二涂层面。
根据本申请的一实施方式，其中所述第一重叠区开设有多个第一通孔，所述第一通孔向所述第二重叠区延伸，并在所述第二重叠区的面向所述第一重叠区的表面形成第一涂层单元，多个所述第一涂层单元形成所述绝缘层；
和/或；所述第二重叠区开设有多个第二通孔，所述第二通孔向所述第一重叠区延伸，并在所述第一重叠区的面向所述第二重叠区的表面形成第二涂层单元，多个所述第二涂层单元形成所述绝缘层。
根据本申请的一实施方式，其中所述第一通孔和/或所述第二通孔的断面形状为圆形、椭圆形、多边形、或棱角处为弧形的多边形。
根据本申请的一实施方式，其中在所述绝缘层内，所述第一涂层单元与所述第二涂层单元错位设置。
根据本申请的一实施方式，其中在所述绝缘层内，所述第一涂层单元位于相邻所述第二涂层单元之间，多个所述第一涂层单元与多个所述第二涂层单元呈矩形阵列分布于所述绝缘层内。
根据本申请的一实施方式，其中包括多个第一掩模板及多个第二掩模板，所述第一掩模板沿第一方向延伸，多个所述第一掩模板沿第二方向间隔设置；所述第二掩模板沿第二方向延伸，多个所述第二掩模板沿第一方向间隔设置；多个所述第一掩模板及多个所述第二掩模板之间具有多个交点，所述第一重叠区与所述第二重叠区在所述交点的位置层叠设置。
根据本申请的另一方面，提供一种掩模板的制备方法，包括步骤：
在第一掩模板内形成多个第一重叠区；
在第二掩模板内形成多个第二重叠区；
将所述第一掩模板与所述第二掩模板层叠设置，使所述第一重叠区与所述第二重叠区一一对应；
在面向所述第二重叠区的表面和/或所述第二重叠区面向所述第一重叠区的表面形成绝缘层。
根据本申请的一实施方式，其中在面向所述第二重叠区的表面和/或所述第二重叠区面向所述第一重叠区的表面形成绝缘层，包括步骤：
所述第一重叠区面向所述第二重叠区的一面设置为第一涂层面，所述绝缘层设置于所述第一涂层面；
和/或，
所述第二重叠区面向所述第一重叠区的一面设置为第二涂层面，所述绝缘层设置于所述第二涂层面。
根据本申请的一实施方式，其中在面向所述第二重叠区的表面和/或所述第二重叠区面向所述第一重叠区的表面形成绝缘层，包括步骤：
对所述第一重叠区进行光刻，使所述第一重叠区内形成多个间隔设置的第一通孔；
将所述第一重叠区与所述第二重叠区层叠设置，所述第一通孔在所述第二重叠区面向所述第一重叠区的表面形成第一涂层单元，以使多个所述第一涂层单元形成所述绝缘层。
根据本申请的一实施方式，其中在面向所述第二重叠区的表面和/或所述第二重叠区面向所述第一重叠区的表面形成绝缘层，包括步骤：
对所述第二重叠区进行光刻，使所述第二重叠区内形成多个间隔设置的第二通孔；
将所述第一重叠区与所述第二重叠区层叠设置，所述第二通孔在所述第二重叠区面向所述第一重叠区的表面形成第一涂层单元，以使多个所述第一涂层单元形成所述绝缘层。
根据本申请的一实施方式，其中当所述第一重叠区内形成多个间隔设置的第一通孔，所述第二重叠区内形成多个间隔设置的第二通孔时，在所述绝缘层内，所述第一涂层单元与所述第二涂层单元错位设置。
根据本申请的一实施方式，其中当所述第一重叠区内形成多个间隔设置的第一通孔，所述第二重叠区内形成多个间隔设置的第二通孔时，在所述绝缘层内，所述第一涂层单元位于相邻所述第二涂层单元之间，多个所述第一涂层单元与多个所述第二涂层单元呈矩形阵列分布于所述绝缘层内。
根据本申请的另一方面，提供一种掩模板，采用所述的掩模板的制备方法制备。
由上述技术方案可知，本申请的一种掩模组件、掩模板的制备方法及掩模板的优点和积极效果在于：
掩模组件包括第一掩模板、第二掩模板及绝缘层，第一掩模板包括多个第一重叠区，第二掩模板包括多个第二重叠区，第一掩模板与第二掩模板层叠设置，第一重叠区与第二重叠区一一对应，绝缘层设置于第一重叠区与第二重叠区之间，绝缘层内具有涂层材料。与现有技术相比，通过在绝缘层内设置涂层材料，避免第一重叠区与第二重叠区层叠后，无法涂覆涂层的问题，进而提高整体掩模组件的涂覆的涂层面积，也就可有效提高整体掩模组件的性能。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种掩模组件的正视结构示意图；
图2为本申请实施例提供的一种掩模组件的另一正视结构示意图；
图3为本申请实施例提供的一种掩模组件中绝缘层的正视结构示意图；
图4为本申请实施例提供的一种掩模组件中A-A处截面结构示意图；
图5为本申请实施例提供的一种掩模组件中A-A处另一截面结构示意图；
图6为本申请实施例提供的一种掩模组件中绝缘层的另一正视结构示意图；
图7为本申请提供的现有技术中掩模组件的截面结构示意图；
图8为本申请实施例提供的一种掩模板的制备方法的第一实施例的流程示意图；
图9为本申请实施例提供的一种掩模板的制备方法的第二实施例的流程示意图；
图10为本申请实施例提供的一种掩模板的制备方法的第三实施例的流程示意图；
图11为本申请实施例提供的一种掩模板的制备方法的第四实施例的流程示意图；
图12为本申请实施例提供的一种掩模板的制备方法的第五实施例的流程示意图。
其中：
10、第一掩模板；11、第一重叠区；111、第一涂层面；112、第一通孔；113、第一涂层单元；
20、第二掩模板；21、第二重叠区；211、第二涂层面；212、第二通孔；213、第二涂层单元；
30、绝缘层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
参考图7所示，在有机发光二极管(Organic Light-Emitting Diode,OLED)制造过程中，为了达到屏幕柔性的效果，像素封装采用的手段是薄膜封装(Thin FilmEncapsulation)，封装薄膜由无机层-有机层-无机层的三层结构堆叠而成(图7)，其中两层无机层都是通过化学气相沉积(Chemical Vapor Deposition)的技术成膜制作，通过金属掩模板控制化学气相沉积出的薄膜的形状和尺寸。
随着柔性OLED广泛应用，市场对于OLED的需求越来越大。为制造较大尺寸的金属掩模板，大多采用Cover Mask和Howling Mask组合的方式来制作金属掩模板，当采用化学气相沉积方法制造的金属掩模板时，需要采用涂层工艺，在金属掩模板的正反面分别做一层绝缘层，以防止在金属掩模板化学气相沉积的过程中产生静电，影响封装薄膜的生产。
相关技术中通过一组相互平行的、矩形掩模板Cover Mask(竖筋掩模板)和另一组相互平行的、矩形掩模板Howling Mask(横筋掩模板)，Cover Mask和Howling Mask相互垂直排列形成网格状的的CVD Mask，在Cover Mask和Howling Mask的重叠区，存在无法涂层的问题，导致在进而使掩模板在化学气相沉积的过程中重叠区无法涂层，容易产生静电，影响有机发光二极管的性能的稳定性。为解决掩模板重叠区内无法涂层的技术问题，本申请的主要目的在于，提供一种能够避免重叠区无法涂层，减小静电的一种掩模组件、掩模板的制备方法及掩模板。
根据本申请的一个方面，提供了一种掩模组件，包括：
第一掩模板10，包括第一重叠区11；
第二掩模板20，包括第二重叠区21，所述第一掩模板10与所述第二掩模板20层叠设置，所述第一重叠区11与所述第二重叠区21对应；
绝缘层30，设置于所述第一重叠区11面向所述第二重叠区21的表面和/或所述第二重叠区21面向所述第一重叠区11的表面。
参考图1所示，作为示例，包括多个所述第一掩模板10，多个所述第一掩模板10可相当于Cover Mask，多个所述第二掩模板20，多个所述第二掩模板20相当于Howling Mask，多个所述第一掩模板10与多个第二掩模板20呈网状结构分布，使一个第一掩模板10内的多个所述第一重叠区11沿纵向等间隔设置，而第二掩模板20内的多个第二重叠区21沿横向等间隔设置，其中位于多个第一掩模板10同一横向的多个第一重叠区11，分别与位于一个第二掩模板20同一横向的多个第二重叠区21一一对应，绝缘层30设置于所述第一重叠区11与所述第二重叠区21之间，在绝缘层30内单独填充涂层材料，使涂层材料为绝缘材料，进而能够提高绝缘层30内的防静电性能。
根据本申请的一实施方式，其中所述第一重叠区11包括面向所述第二重叠区21的第一涂层面111，所述第二重叠区21包括面向所述第一重叠区11的第二涂层面211，所述绝缘层设置于所述第一涂层面111和/或所述第二涂层面211。
参考图2所示，作为示例，可在所述第一掩模板10与第二掩模板20层叠之前，在第一掩模板10的多个第一重叠区11面向所述绝缘层30的一侧设置第一涂层面111，在第二掩模板20的多个第二重叠区21面向所述绝缘层30的一侧设置第二涂层面211，在所述第一涂层面111填充涂层材料，当所述第一掩模板10与第二掩模板20层叠后，至少一个第一重叠区11与一个第二重叠区21层叠，进而在绝缘层30填充涂层材料，进一步能够提高绝缘层30内的防静电性能。
作为示例，可在所述第一掩模板10与第二掩模板20层叠之前，在第一掩模板10的多个第一重叠区11面向所述绝缘层30的一侧设置第一涂层面111，在第二掩模板20的多个第二重叠区21面向所述绝缘层30的一侧设置第二涂层面211，与上述实施例的区别在于，在所述第二涂层面211填充涂层材料，当所述第一掩模板10与第二掩模板20层叠后，至少一个第一重叠区11与一个第二重叠区21层叠，进而在绝缘层30填充涂层材料，进一步能够提高绝缘层30内的防静电性能。
在另一实施例中，在所述第一掩模板10与第二掩模板20层叠之前，与上述实施例的区别在于，在所述第一涂层面111及所述第二涂层面211均填充涂层材料，当所述第一掩模板10与第二掩模板20层叠后，至少一个第一重叠区11与一个第二重叠区21层叠，进而在绝缘层30填充涂层材料，进一步能够提高绝缘层30内的防静电性能。
根据本申请的一实施方式，其中所述第一重叠区11开设有多个第一通孔112，所述第一通孔112向所述第二重叠区21延伸，并在所述第二重叠区21的面向所述第一重叠区11的表面形成第一涂层单元113，多个所述第一涂层单元113形成所述绝缘层30；
和/或，
所述第二重叠区21开设有多个第二通孔212，所述第二通孔212向所述第一重叠区11延伸，并在所述第一重叠区11的面向所述第二重叠区21的表面形成第二涂层单元213，所述第二涂层单元213形成所述绝缘层30。
参考图3-图5所示，在一实施例中，第一通孔112在第二重叠区21的绝缘层30的一侧形成第一涂层单元113，由于有多个第一通孔112，会在在第二重叠区21的绝缘层30的一侧形成多个第一涂层单元113，进而，可在第一掩模板10与第二掩模板20层叠后，在第一掩模板10背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第一通孔112，进而涂层材料会通过所述第一通孔112抵达至第二重叠区21的绝缘层30上并形成多个第一涂层单元113，进而，一方面在多个第一涂层单元113填充涂层材料，使第二重叠区21的绝缘层30上具有绝缘材料，提高绝缘层30的绝缘性，另一方面，由于设置了第一通孔112结构，无需增设额外的涂层工艺，仅需在形成多个第一通孔112后，通过现有的涂层工艺，在第一掩模板10背离所述绝缘层30的一侧进行涂层即可，简化涂层工艺，提高工人操作的便利性。
参考图6所示，优选的，所述第一通孔112的断面形状为圆形、椭圆形、多边形、或棱角处为弧形的多边形。进而通过断面为圆形、椭圆形、多边形、或棱角处为弧形的多边形的第一通孔112避免第一重叠区11位置处的应力集中，也就可有效避免第一掩模板10损坏，提高第一掩模板10的机械强度。
进一步的，在一个第一重叠区11上，多个第一通孔112的断面形状可设置为一种或多种形状的组合，以调整不同尺寸或形状的第一重叠区11的内的应力，进一步降低第一重叠区11内的应力集中，提高提高第一掩模板10的机械强度。
进一步的，第一通孔112为沿第一掩模板10的板面垂直方向贯穿的通孔，第一通孔112的断面为沿第一掩模板10的板面水平方向的截面。
在另一实施例中，第二通孔212在第一重叠区11的绝缘层30的一侧形成第二涂层单元213，由于有多个第二通孔212，会在第一重叠区11的绝缘层30的一侧形成多个第二涂层单元213，进而，可在第一掩模板10与第二掩模板20层叠后，在第二掩模板20背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第二通孔212，进而涂层材料会通过所述第二通孔212抵达至第一重叠区11的绝缘层30上并形成多个第二涂层单元213，进而，一方面在多个第二涂层单元213填充涂层材料，使第一重叠区11的绝缘层30上具有绝缘材料，提高绝缘层30的绝缘性，另一方面，由于设置了第二通孔212结构，无需增设额外的涂层工艺，仅需在形成多个第一通孔112后，通过现有的涂层工艺，在第一掩模板10背离所述绝缘层30的一侧进行涂层即可，简化涂层工艺，提高工人操作的便利性。
参考图6所示，优选的，所述第二通孔212的断面形状为圆形、椭圆形、多边形、或棱角处为弧形的多边形。进而通过断面为圆形、椭圆形、多边形、或棱角处为弧形的多边形的第二通孔212避免第二重叠区21位置处的应力集中，也就可有效避免第二掩模板20损坏，提高第二掩模板20的机械强度。
进一步的，在一个第二重叠区21上，多个第一通孔112的断面形状可设置为一种或多种形状的组合，以调整不同尺寸或形状的第二重叠区211的内的应力，进一步降低第二重叠区21内的应力集中，提高提高第二掩模板20的机械强度。
进一步的，第二通孔212为沿第二掩模板20的板面垂直方向贯穿的通孔，第二通孔212的断面为沿第二掩模板20的板面水平方向的截面。
在另一实施例中，在第一重叠区11形成多个第一通孔112，在第二重叠区21形成多个第二通孔212，第一通孔112在第二重叠区21的绝缘层30的一侧形成第一涂层单元113，第二通孔212在第一重叠区11的绝缘层30的一侧形成第二涂层单元213，进而，可在第一掩模板10与第二掩模板20层叠后，在第一掩模板10背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第一通孔112，进而涂层材料会通过所述第一通孔112抵达至第二重叠区21的绝缘层30上并形成多个第一涂层单元113；
且由于有多个第二通孔212，会在第一重叠区11的绝缘层30的一侧形成多个第二涂层单元213，进而，可在第一掩模板10与第二掩模板20层叠后，在第二掩模板20背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第二通孔212，进而涂层材料会通过所述第二通孔212抵达至第一重叠区11的绝缘层30上并形成多个第二涂层单元213；
进而，一方面在多个第一涂层单元113及第二涂层单元213填充涂层材料，使第一重叠区11的绝缘层30及第二重叠区21的绝缘层30上具有绝缘材料，提高绝缘层30的绝缘性，另一方面，由于设置了第一通孔112及第二通孔212结构，无需增设额外的涂层工艺，仅需在形成多个第一通孔112及多个第二通孔212后，通过现有的涂层工艺，在第一掩模板10背离所述绝缘层30的一侧及第二掩模板20背离所述绝缘层30的一侧进行涂层即可，简化涂层工艺，提高工人操作的便利性。
根据本申请的一实施方式，其中在所述绝缘层30内，所述第一涂层单元113与所述第二涂层单元213错位设置。参考图4及图5所示，作为示例，可使在一个第一重叠区11及第二重叠区21层叠前，控制第一通孔112与第二通孔212在绝缘层30所在的正投影面内交错设置，进而，当在第一掩模板10与第二掩模板20层叠后，在第一掩模板10背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第一通孔112，并通过所述第一通孔112抵达至第二重叠区21的绝缘层30上并形成多个第一涂层单元113，在第二掩模板20背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第二通孔212，并通过所述第二通孔212抵达至第一重叠区11的绝缘层30上并形成多个第二涂层单元213，以使第一涂层单元113与第二涂层单元213交错设置，进而提高绝缘层30内的有效涂层面积，进一步提高绝缘层30的绝缘性，避免掩模组件在化学沉积过程中产生的静电问题。
根据本申请的一实施方式，其中在所述绝缘层30内，所述第一涂层单元113位于相邻所述第二涂层单元213之间，多个所述第一涂层单元113与多个所述第二涂层单元213呈矩形阵列分布于所述绝缘层30内。进而，可有效提高绝缘层30内的有效涂层面积的基础上，提高绝缘层30内绝缘均匀性及稳定性，提高掩模组件在化学沉积过程中掩模组件内防静电性性能的稳定性。
作为示例，参考图3-图5所示，可使第一涂层单元113与第二涂层单元213在绝缘层30内的有效涂层面积相同，优选的，可使在绝缘层30的正投影方向，使第一通孔112投影形成的第一涂层单元113与第二通孔212投影形成的第二涂层单元213呈相同尺寸的矩形结构，进而，可有效提高绝缘层30内的有效涂层面积的基础上，提高绝缘层30内绝缘均匀性及稳定性，提高掩模组件在化学沉积过程中掩模组件内防静电性性能的稳定性。
根据本申请的一实施方式，其中包括多个第一掩模板10及多个第二掩模板20，所述第一掩模板10沿第一方向延伸，多个所述第一掩模板10沿第二方向间隔设置；所述第二掩模板20沿第二方向延伸，多个所述第二掩模板20沿第一方向间隔设置；多个所述第一掩模板10及多个所述第二掩模板20之间具有多个交点，所述第一重叠区11与所述第二重叠区21在所述交点的位置层叠设置。
作为示例，包括多个所述第一掩模板10，多个所述第一掩模板10可相当于CoverMask，多个所述第二掩模板20，多个所述第二掩模板20相当于Howling Mask，多个所述第一掩模板10与多个第二掩模板20呈网状结构分布，所述交点位于多个所述第一掩模板10与多个第二掩模板20呈网状结构的交叉位置，使一个第一掩模板10内的多个所述第一重叠区11沿纵向等间隔设置，而第二掩模板20内的多个第二重叠区21沿横向等间隔设置，其中位于多个第一掩模板10同一横向的多个第一重叠区11，分别与位于一个第二掩模板20同一横向的多个第二重叠区21一一对应，绝缘层30设置于所述第一重叠区11与所述第二重叠区21之间，在绝缘层30内单独填充涂层材料，使涂层材料为绝缘材料，进而能够提高绝缘层30内的防静电性能。
作为示例，本发明通过两次Coating的方式，在掩膜板的重叠区域，提前对CoverMask和Howling Mask的重合面进行一次Coating，
在张网组成一整张CVD Mask后，再进行一次针对整张Mask的Coating，达到Mask的正反面均有完整绝缘层的效果，从而解决的CVD Mask无法Coating的问题。
本发明通过在Mask重叠区，在Cover Mask和Howling Mask上面进行交错开孔的方式，使得整张Mask的所有区域都可以Coating成功，从而解决的CVD Mask无法Coating的问题。
实施例1：
如图1所示，本发明的金属掩模板结构主要包括：1，Cover Mask(相当于第一掩模板10)；2，Howl ing Mask(相当于第二掩模板20)；3，Mask重叠区(相当于交点或绝缘层)。CVD Mask通过Cover&Howling Mask组合焊接形成整张Mask的方式制作，两种Mask之间存在重叠区域，在重叠区域分别对Cover Mask和Howling Mask做间隔开孔设计，既保证材料不会漏到Glass上，也保证Mask每个区域都能够Coating成功。
Cover Mask和Howling Mask上面的开孔设计，需要满足以下规则：
参考图3所示，假设重叠区域(相当于交点区域)是一块长L，宽W的矩形区域，开孔尺寸为l×w，图中白色方块和黑色虚线形成的方块表示开孔位于不同的Mask上，开孔距离重叠区边界Δl1和Δw1，开孔之间间距为Δl2和Δw2，各参数之间符合以下公式，其中m表示L方向开孔个数，n表示W方向开口数量，m≥3，n≥1或者n≥3，m≥1：
L＝l×m+2×Δl1+(m-1)×Δl2；
W＝w×n+2×Δw1+(n-1)×Δw2。
根据经验可知，开孔尺寸l×w，Coating形成的膜层尺寸为(l+2a)×(w+2b)，a和b分别为长宽边的shadow宽度，则图4中部分参数需满足如下公式：
Δl1＝a，Δw1＝b
Δl2＝2×Δl1，Δw2＝2×Δw1
CVD Mask在进行Coating工艺时，重叠区域的重叠面无法Coating，CVD Mask使用过程中就会存在很大风险，采用以上方式对Cover Mask和Howling Mask进行开孔设计，可以保证Cover Mask和Howling Mask的重叠区域均被Coating成膜，降低CVD Mask使用过程中因Coating层不完全而发生相关问题。
参考图2所示，本发明的金属掩模板结构主要包括：1，Cover Mask；2，HowlingMask；3，Mask重叠区。CVD Mask通过Cover&Howling Mask组合焊接形成整张Mask的方式制作，两种Mask之间存在重叠区域，在重叠区域分别对Cover Mask和Howling Mask提前做一次Coating，解决CVD Mask制作完成后重叠区域无法Coating的问题。
参考图1所示，Cover Mask和Howling Mask需要通过张网焊接的方式组成CVDMask，如果对整条Cover/Howling Mask提前进行Coating再进行焊接，因为Mask与Coating层材料属性之间的差异，拉伸之后变形程度不同，Coating层容易发生断裂或者Peeling，即Coating失效，参考图2所示，只对Mask进行小区域(相当于第一重叠区11及第二重叠区21)的Coating，进而，降低张网之后Coating层失效的可能。
1.本发明在Cover/Howling Mask组合制作CVD Mask的基础上，在Mask重叠区分别对Cover/Howling Mask进行开孔设计，保证Mask各个面都可以Coating成功。
2.CVD Mask制作完成后，需要进行Coating工艺，本发明提供一种解决方法：提前对Mask重叠区进行1st Coating的工艺，与2nd Coating工艺结合，保证Mask各个位置都能成功Coating。
3.需说明，本发明对Cover/Howling Mask上面开孔的大小，间隔尺寸，形状等皆不做限制，实际使用时，本领域技术人员可基于该发明的开孔设计排列方式灵活调整。
由于现有技术中通过Cover Mask和Howling Mask组合制作出的CVD Mask，在Cover Mask和Howling Mask的重叠区，存在无法涂层的问题，导致在进而使掩模板在化学气相沉积的过程中重叠区无法涂层，容易产生静电，影响有机发光二极管的性能的稳定性，为解决重叠区无法涂层的问题，根据本申请的另一方面，提供一种掩模板的制备方法，包括步骤：
在第一掩模板10内形成多个第一重叠区11；
在第二掩模板20内形成多个第二重叠区21；
将所述第一掩模板10与所述第二掩模板20层叠设置，使所述第一重叠区11与所述第二重叠区21一一对应；
所述第一重叠区11在面向所述第二重叠区21的表面和/或所述第二重叠区21面向所述第一重叠区11的表面形成绝缘层30。
参考图8所示，作为示例，包括多个所述第一掩模板10，多个所述第一掩模板10可相当于Cover Mask，多个所述第二掩模板20，多个所述第二掩模板20相当于Howling Mask，多个所述第一掩模板10与多个第二掩模板20呈网状结构分布，使一个第一掩模板10内的多个所述第一重叠区11沿纵向等间隔设置，而第二掩模板20内的多个第二重叠区21沿横向等间隔设置，其中位于多个第一掩模板10同一横向的多个第一重叠区11，分别与位于一个第二掩模板20同一横向的多个第二重叠区21一一对应，绝缘层30设置于所述第一重叠区11与所述第二重叠区21之间，在绝缘层30内单独填充涂层材料，使涂层材料为绝缘材料，进而能够提高绝缘层30内的防静电性能。
根据本申请的一实施方式，其中在所述第一重叠区11与所述第二重叠区21的相对面形成绝缘层30，包括步骤：
在所述第一重叠区11面向所述第二重叠区21的一面设置为第一涂层面111，所述绝缘层30设置于所述第一涂层面111；
和/或，
在所述第二重叠区21面向所述第一重叠区11的一面设置为第二涂层面211，所述绝缘层30设置于所述第二涂层面211。
参考图9及图2所示，可在所述第一掩模板10与第二掩模板20层叠之前，在第一掩模板10的多个第一重叠区11面向所述绝缘层30的一侧设置第一涂层面111，在第二掩模板20的多个第二重叠区21面向所述绝缘层30的一侧设置第二涂层面211，在所述第一涂层面111填充涂层材料，当所述第一掩模板10与第二掩模板20层叠后，至少一个第一重叠区11与一个第二重叠区21层叠，进而在绝缘层30填充涂层材料，进一步能够提高绝缘层30内的防静电性能。
作为示例，可在所述第一掩模板10与第二掩模板20层叠之前，在第一掩模板10的多个第一重叠区11面向所述绝缘层30的一侧设置第一涂层面111，在第二掩模板20的多个第二重叠区21面向所述绝缘层30的一侧设置第二涂层面211，与上述实施例的区别在于，在所述第二涂层面211填充涂层材料，当所述第一掩模板10与第二掩模板20层叠后，至少一个第一重叠区11与一个第二重叠区21层叠，进而在绝缘层30填充涂层材料，进一步能够提高绝缘层30内的防静电性能。
在另一实施例中，在所述第一掩模板10与第二掩模板20层叠之前，与上述实施例的区别在于，在所述第一涂层面111及所述第二涂层面211均填充涂层材料，当所述第一掩模板10与第二掩模板20层叠后，至少一个第一重叠区11与一个第二重叠区21层叠，进而在绝缘层30填充涂层材料，进一步能够提高绝缘层30内的防静电性能。
参考图10所示，根据本申请的一实施方式，其中所述第一重叠区11在面向所述第二重叠区21的表面和/或所述第二重叠区21面向所述第一重叠区11的表面形成绝缘层30，包括步骤：
对所述第一重叠区11进行光刻，使所述第一重叠区11内形成多个间隔设置的第一通孔112；
对所述第一掩模板10背离所述第二重叠区21的表面涂覆绝缘材料，使绝缘材料填充于所述第一通孔112，使所述第一通孔112内的绝缘材料在所述第二重叠区21面向所述第一重叠区11的表面形成第一涂层单元113，以使多个所述第一涂层单元113形成所述绝缘层30。参考图10及图11所示，根据本申请的一实施方式，其中面向所述第二重叠区21的表面和/或所述第二重叠区21面向所述第一重叠区11的表面形成绝缘层30，包括步骤：
对所述第二重叠区11进行光刻，使所述第二重叠区21内形成多个间隔设置的第二通孔212；
对所述第二掩模板20背离所述第一重叠区11的表面涂覆绝缘材料，使绝缘材料填充于所述第二通孔212，使所述第二通孔212内的绝缘材料在所述第一重叠区11面向所述第二重叠区21的表面形成第二涂层单元213，以使多个所述第二涂层单元213形成所述绝缘层30。
参考图10-图12所示以及图3及图5所示，在一实施例中，参考图9所示，第一通孔112在第二重叠区21的绝缘层30的一侧形成第一涂层单元113，由于有多个第一通孔112，会在在第二重叠区21的绝缘层30的一侧形成多个第一涂层单元113，进而，可在第一掩模板10与第二掩模板20层叠后，在第一掩模板10背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第一通孔112，进而涂层材料会通过所述第一通孔112抵达至第二重叠区21的绝缘层30上并形成多个第一涂层单元113，进而，一方面在多个第一涂层单元113填充涂层材料，使第二重叠区21的绝缘层30上具有绝缘材料，提高绝缘层30的绝缘性，另一方面，由于设置了第一通孔112结构，无需增设额外的涂层工艺，仅需在形成多个第一通孔112后，通过现有的涂层工艺，在第一掩模板10背离所述绝缘层30的一侧进行涂层即可，简化涂层工艺，提高工人操作的便利性。
参考图6所示，优选的，在对所述第一重叠区11进行光刻时，可将所述第一通孔112的断面形状光刻为圆形、椭圆形、多边形、或棱角处为弧形的多边形。进而通过断面为圆形、椭圆形、多边形、或棱角处为弧形的多边形的第一通孔112避免第一重叠区11位置处的应力集中，也就可有效避免第一掩模板10损坏，提高第一掩模板10的机械强度。
进一步的，在一个第一重叠区11上，多个第一通孔112的断面形状可设置为一种或多种形状的组合，以调整不同尺寸或形状的第一重叠区11的内的应力，进一步降低第一重叠区11内的应力集中，提高提高第一掩模板10的机械强度。
进一步的，第一通孔112为沿第一掩模板10的板面垂直方向贯穿的通孔，第一通孔112的断面为沿第一掩模板10的板面水平方向的截面。
在另一实施例中，参考图11所示，第二通孔212在第一重叠区11的绝缘层30的一侧形成第二涂层单元213，由于有多个第二通孔212，会在第一重叠区11的绝缘层30的一侧形成多个第二涂层单元213，进而，可在第一掩模板10与第二掩模板20层叠后，在第二掩模板20背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第二通孔212，进而涂层材料会通过所述第二通孔212抵达至第一重叠区11的绝缘层30上并形成多个第二涂层单元213，进而，一方面在多个第二涂层单元213填充涂层材料，使第一重叠区11的绝缘层30上具有绝缘材料，提高绝缘层30的绝缘性，另一方面，由于设置了第二通孔212结构，无需增设额外的涂层工艺，仅需在形成多个第一通孔112后，通过现有的涂层工艺，在第一掩模板10背离所述绝缘层30的一侧进行涂层即可，简化涂层工艺，提高工人操作的便利性。
参考图6所示，优选的，在对所述第二重叠区11进行光刻时，可将所述第二通孔212的断面形状光刻为圆形、椭圆形、多边形、或棱角处为弧形的多边形。进而通过断面为圆形、椭圆形、多边形、或棱角处为弧形的多边形的第二通孔212避免第二重叠区21位置处的应力集中，也就可有效避免第二掩模板20损坏，提高第二掩模板20的机械强度。
进一步的，在一个第二重叠区21上，多个第一通孔112的断面形状可设置为一种或多种形状的组合，以调整不同尺寸或形状的第二重叠区211的内的应力，进一步降低第二重叠区21内的应力集中，提高提高第二掩模板20的机械强度。
进一步的，第二通孔212为沿第二掩模板20的板面垂直方向贯穿的通孔，第二通孔212的断面为沿第二掩模板20的板面水平方向的截面。
在另一实施例中，参考图12所示，在第一重叠区11形成多个第一通孔112，在第二重叠区21形成多个第二通孔212，第一通孔112在第二重叠区21的绝缘层30的一侧形成第一涂层单元113，第二通孔212在第一重叠区11的绝缘层30的一侧形成第二涂层单元213，进而，可在第一掩模板10与第二掩模板20层叠后，在第一掩模板10背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第一通孔112，进而涂层材料会通过所述第一通孔112抵达至第二重叠区21的绝缘层30上并形成多个第一涂层单元113；
且由于有多个第二通孔212，会在第一重叠区11的绝缘层30的一侧形成多个第二涂层单元213，进而，可在第一掩模板10与第二掩模板20层叠后，在第二掩模板20背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第二通孔212，进而涂层材料会通过所述第二通孔212抵达至第一重叠区11的绝缘层30上并形成多个第二涂层单元213；
进而，一方面在多个第一涂层单元113及第二涂层单元213填充涂层材料，使第一重叠区11的绝缘层30及第二重叠区21的绝缘层30上具有绝缘材料，提高绝缘层30的绝缘性，另一方面，由于设置了第一通孔112及第二通孔212结构，无需增设额外的涂层工艺，仅需在形成多个第一通孔112及多个第二通孔212后，通过现有的涂层工艺，在第一掩模板10背离所述绝缘层30的一侧及第二掩模板20背离所述绝缘层30的一侧进行涂层即可，简化涂层工艺，提高工人操作的便利性。
根据本申请的一实施方式，其中当所述第一重叠区11内形成多个间隔设置的第一通孔112，所述第二重叠区21内形成多个间隔设置的第二通孔212时，在所述绝缘层30内，所述第一涂层单元113与所述第二涂层单元213错位设置。参考图4及图5所示，作为示例，可使在一个第一重叠区11及第二重叠区21层叠前，控制第一通孔112与第二通孔212在绝缘层30所在的正投影面内交错设置，进而，当在第一掩模板10与第二掩模板20层叠后，在第一掩模板10背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第一通孔112，并通过所述第一通孔112抵达至第二重叠区21的绝缘层30上并形成多个第一涂层单元113，在第二掩模板20背离绝缘层30的一侧涂覆绝缘的涂层材料时，涂层材料会填充多个所述第二通孔212，并通过所述第二通孔212抵达至第一重叠区11的绝缘层30上并形成多个第二涂层单元213，以使第一涂层单元113与第二涂层单元213交错设置，进而提高绝缘层30内的有效涂层面积，进一步提高绝缘层30的绝缘性，避免掩模组件在化学沉积过程中产生的静电问题。
根据本申请的一实施方式，其中，当所述第一重叠区11内形成多个间隔设置的第一通孔112，所述第二重叠区21内形成多个间隔设置的第二通孔212时，在所述绝缘层30内，所述第一涂层单元113位于相邻所述第二涂层单元213之间，多个所述第一涂层单元113与多个所述第二涂层单元213呈矩形阵列分布于所述绝缘层30内。进而，可有效提高绝缘层30内的有效涂层面积的基础上，提高绝缘层30内绝缘均匀性及稳定性，提高掩模组件在化学沉积过程中掩模组件内防静电性性能的稳定性。
作为示例，参考图3-图5所示，可使第一涂层单元113与第二涂层单元213在绝缘层30内的有效涂层面积相同，优选的，可使在绝缘层30的正投影方向，使第一通孔112投影形成的第一涂层单元113与第二通孔212投影形成的第二涂层单元213呈相同尺寸的矩形结构，进而，可有效提高绝缘层30内的有效涂层面积的基础上，提高绝缘层30内绝缘均匀性及稳定性，提高掩模组件在化学沉积过程中掩模组件内防静电性性能的稳定性。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (14)
1.一种掩模组件，其特征在于，包括：
第一掩模板(10)，包括第一重叠区(11)；
第二掩模板(20)，包括第二重叠区(21)，所述第一掩模板(10)与所述第二掩模板(20)层叠设置，所述第一重叠区(11)与所述第二重叠区(21)对应；
绝缘层(30)，设置于所述第一重叠区(11)面向所述第二重叠区(21)的表面和/或所述第二重叠区(21)面向所述第一重叠区(11)的表面。
2.如权利要求1所述的掩模组件，其特征在于，所述第一重叠区(11)包括面向所述第二重叠区(21)的第一涂层面(111)，所述第二重叠区(21)包括面向所述第一重叠区(11)的第二涂层面(211)，所述绝缘层(30)设置于所述第一涂层面(111)和/或所述第二涂层面(211)。
3.如权利要求1所述的掩模组件，其特征在于，所述第一重叠区(11)开设有多个第一通孔(112)，所述第一通孔(112)向所述第二重叠区(21)延伸，并在所述第二重叠区(21)的面向所述第一重叠区(11)的表面形成第一涂层单元(113)，多个所述第一涂层单元(113)形成所述绝缘层(30)；
和/或，所述第二重叠区(21)开设有多个第二通孔(212)，所述第二通孔(212)向所述第一重叠区(11)延伸，并在所述第一重叠区(11)的面向所述第二重叠区(21)的表面形成第二涂层单元(213)，多个所述第二涂层单元(213)形成所述绝缘层(30)。
4.如权利要求3所述的掩模组件，其特征在于，在所述绝缘层(30)内，所述第一涂层单元(113)与所述第二涂层单元(213)错位设置。
5.如权利要求4所述的掩模组件，其特征在于，在所述绝缘层(30)内，所述第一涂层单元(113)位于相邻所述第二涂层单元(213)之间，多个所述第一涂层单元(113)与多个所述第二涂层单元(213)呈矩形阵列分布于所述绝缘层(30)内。
6.如权利要求3所述的掩模组件，其特征在于，所述第一通孔(112)和/或所述第二通孔(212)的断面形状为圆形、椭圆形、多边形、或棱角处为弧形的多边形。
7.如权利要求1-6任一项所述的掩模组件，其特征在于，包括多个第一掩模板(10)及多个第二掩模板(20)，所述第一掩模板(10)沿第一方向延伸，多个所述第一掩模板(10)沿第二方向间隔设置；所述第二掩模板(20)沿第二方向延伸，多个所述第二掩模板(20)沿第一方向间隔设置；多个所述第一掩模板(10)及多个所述第二掩模板(20)之间具有多个交点，所述第一重叠区(11)与所述第二重叠区(21)在所述交点的位置层叠设置。
8.一种掩模板的制备方法，其特征在于，包括步骤：
在第一掩模板(10)内形成多个第一重叠区(11)；
在第二掩模板(20)内形成多个第二重叠区(21)；
将所述第一掩模板(10)与所述第二掩模板(20)层叠设置，使所述第一重叠区(11)与所述第二重叠区(21)一一对应；
所述第一重叠区(11)在面向所述第二重叠区(21)的表面和/或所述第二重叠区(21)面向所述第一重叠区(11)的表面形成绝缘层(30)。
9.如权利要求8所述的制备方法，其特征在于，其中所述第一重叠区(11)在面向所述第二重叠区(21)的表面和/或所述第二重叠区(21)面向所述第一重叠区(11)的表面形成绝缘层(30)，包括步骤：
所述第一重叠区(11)面向所述第二重叠区(21)的一面设置为第一涂层面(111)，所述绝缘层(30)设置于所述第一涂层面(111)；
和/或，
所述第二重叠区(21)面向所述第一重叠区(11)的一面设置为第二涂层面(211)，所述绝缘层(30)设置于所述第二涂层面(211)。
10.如权利要求8所述的制备方法，其特征在于，其中所述第一重叠区(11)在面向所述第二重叠区(21)的表面和/或所述第二重叠区(21)面向所述第一重叠区(11)的表面形成绝缘层(30)，包括步骤：
对所述第一重叠区(11)进行光刻，使所述第一重叠区(11)内形成多个间隔设置的第一通孔(112)；
将所述第一重叠区(11)与所述第二重叠区(21)层叠设置；
对所述第一掩模板(10)背离所述第二重叠区(21)的表面涂覆绝缘材料，使绝缘材料填充于所述第一通孔(112)，使所述第一通孔(112)内的绝缘材料在所述第二重叠区(21)面向所述第一重叠区(11)的表面形成第一涂层单元(113)，以使多个所述第一涂层单元(113)形成所述绝缘层(30)。
11.如权利要求10所述的制备方法，其特征在于，其中所述第一重叠区(11)在面向所述第二重叠区(21)的表面和/或所述第二重叠区(21)面向所述第一重叠区(11)的表面形成绝缘层(30)，包括步骤：
对所述第二重叠区(21)进行光刻，使所述第二重叠区(21)内形成多个间隔设置的第二通孔(212)；
对所述第二掩模板(20)背离所述第一重叠区(11)的表面涂覆绝缘材料，使绝缘材料填充于所述第二通孔(212)，使所述第二通孔(212)内的绝缘材料在所述第一重叠区(11)面向所述第二重叠区(21)的表面形成第二涂层单元(213)，以使多个所述第二涂层单元(213)形成所述绝缘层(30)。
12.如权利要求11所述的制备方法，其特征在于，其中，当所述第一重叠区(11)内形成多个间隔设置的第一通孔(112)，所述第二重叠区(21)内形成多个间隔设置的第二通孔(212)时，在所述绝缘层(30)内，所述第一涂层单元(113)与所述第二涂层单元(213)错位设置。
13.如权利要求11所述的制备方法，其特征在于，当所述第一重叠区(11)内形成多个间隔设置的第一通孔(112)，所述第二重叠区(21)内形成多个间隔设置的第二通孔(212)时，所述绝缘层(30)内，所述第一涂层单元(113)位于相邻所述第二涂层单元(213)之间，多个所述第一涂层单元(113)与多个所述第二涂层单元(213)呈矩形阵列分布于所述绝缘层(30)内。
14.一种掩模板，其特征在于，采用权利要求8-13任一项所述的掩模板的制备方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210692915.8A CN114990519B (zh) | 2022-06-17 | 2022-06-17 | 掩模组件、掩模板的制备方法及掩模板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210692915.8A CN114990519B (zh) | 2022-06-17 | 2022-06-17 | 掩模组件、掩模板的制备方法及掩模板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114990519A true CN114990519A (zh) | 2022-09-02 |
| CN114990519B CN114990519B (zh) | 2024-02-27 |
Family
ID=83035046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210692915.8A Active CN114990519B (zh) | 2022-06-17 | 2022-06-17 | 掩模组件、掩模板的制备方法及掩模板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114990519B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115466925A (zh) * | 2022-10-14 | 2022-12-13 | 昆山国显光电有限公司 | 掩膜板及掩膜板的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000054168A (ja) * | 1998-08-07 | 2000-02-22 | Hitachi Ltd | メタルマスク |
| JP2006267595A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | マスクブランクスとその製造方法及び使用方法、並びにマスクとその製造方法及び使用方法 |
| CN205420527U (zh) * | 2016-03-18 | 2016-08-03 | 合肥鑫晟光电科技有限公司 | 一种蒸镀掩模板及显示基板 |
| CN112394609A (zh) * | 2019-08-16 | 2021-02-23 | 合肥晶合集成电路股份有限公司 | 掩模板及曝光方法 |
-
2022
- 2022-06-17 CN CN202210692915.8A patent/CN114990519B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000054168A (ja) * | 1998-08-07 | 2000-02-22 | Hitachi Ltd | メタルマスク |
| JP2006267595A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | マスクブランクスとその製造方法及び使用方法、並びにマスクとその製造方法及び使用方法 |
| CN205420527U (zh) * | 2016-03-18 | 2016-08-03 | 合肥鑫晟光电科技有限公司 | 一种蒸镀掩模板及显示基板 |
| CN112394609A (zh) * | 2019-08-16 | 2021-02-23 | 合肥晶合集成电路股份有限公司 | 掩模板及曝光方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115466925A (zh) * | 2022-10-14 | 2022-12-13 | 昆山国显光电有限公司 | 掩膜板及掩膜板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114990519B (zh) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10825989B2 (en) | Vapor deposition mask, frame-equipped vapor deposition mask, and method for producing organic semiconductor element | |
| CN106601781A (zh) | 有机发光显示面板和显示装置 | |
| KR102639570B1 (ko) | 증착용마스크 및 이를 이용한 oled 패널 | |
| WO2017204194A1 (ja) | 蒸着マスク、フレーム付き蒸着マスク、有機半導体素子の製造方法、及び有機ｅｌディスプレイの製造方法 | |
| CN108321181B (zh) | 显示面板及其制备方法、显示装置 | |
| CN108251796B (zh) | 一种精细金属掩膜板及其制备方法、掩膜集成框架 | |
| CN105552246A (zh) | 柔性显示装置及柔性显示装置的制作方法 | |
| WO2016161735A1 (zh) | 柔性显示装置和柔性显示装置的封装方法 | |
| CN114990519A (zh) | 掩模组件、掩模板的制备方法及掩模板 | |
| CN110331377B (zh) | 掩膜片及其制作方法、开口掩膜板及其使用方法、薄膜沉积设备 | |
| WO2020118949A1 (zh) | 掩膜版及采用该掩膜版的掩膜装置 | |
| CN109686862A (zh) | 显示面板 | |
| KR20150047962A (ko) | 박막 증착용 마스크 프레임 조립체 | |
| WO2016072406A1 (ja) | 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法 | |
| JP2020037742A (ja) | 蒸着マスク、フレーム付き蒸着マスク、有機半導体素子の製造方法、及び蒸着マスクの製造方法 | |
| CN110492015B (zh) | 一种薄膜封装结构及制备方法 | |
| JP6521003B2 (ja) | 蒸着マスク、蒸着マスクの製造方法、及び有機半導体素子の製造方法 | |
| CN106058076B (zh) | 一种显示面板、显示装置及制作方法 | |
| CN110767664B (zh) | 一种显示基板及其制作方法、显示装置 | |
| WO2019218606A1 (zh) | 掩膜板、显示器件、显示面板及显示终端 | |
| JP2019049058A (ja) | 蒸着マスク、フレーム付き蒸着マスク、有機半導体素子の製造方法、及び有機ｅｌディスプレイの製造方法 | |
| CN207811866U (zh) | 掩膜板 | |
| US11613801B2 (en) | Masks and display devices | |
| JPWO2013111218A1 (ja) | 素子構造体及び素子構造体の製造方法 | |
| JP2012022932A (ja) | 有機エレクトロルミネッセンスパネルとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |