CN114978462A - 一种旋转变压器解码方法及装置 - Google Patents

一种旋转变压器解码方法及装置 Download PDF

Info

Publication number
CN114978462A
CN114978462A CN202210568058.0A CN202210568058A CN114978462A CN 114978462 A CN114978462 A CN 114978462A CN 202210568058 A CN202210568058 A CN 202210568058A CN 114978462 A CN114978462 A CN 114978462A
Authority
CN
China
Prior art keywords
signal
sine
analog converter
sampling
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210568058.0A
Other languages
English (en)
Other versions
CN114978462B (zh
Inventor
黄钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Ziguang Xinneng Technology Co Ltd
Original Assignee
Beijing Ziguang Xinneng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Ziguang Xinneng Technology Co Ltd filed Critical Beijing Ziguang Xinneng Technology Co Ltd
Priority to CN202210568058.0A priority Critical patent/CN114978462B/zh
Publication of CN114978462A publication Critical patent/CN114978462A/zh
Application granted granted Critical
Publication of CN114978462B publication Critical patent/CN114978462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/14—Electronic commutators
    • H02P6/16—Circuit arrangements for detecting position
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/64—Electric machine technologies in electromobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请提供一种旋转变压器解码方法及装置，通过通用定时模块生成正弦调制信号和同步触发采样信号；将正弦调制信号进行滤波和功率放大输入至旋转变压器的激励绕组，并生成正余弦信号；将正余弦信号通过滤波和幅值调理接入逐次逼近式模拟转换器的输入端口，逐次逼近式模拟转换器根据同步触发采样信号进行采样，以使正余弦信号和激励信号实现硬件上的完全同步；由逐次逼近式模拟转换器将采样结果通过直接存储器访问传输至内存，通过软件解码算法，实现旋转变压器解码。本申请实现软件旋转变压器解码，不需要专用硬件解码芯片或专用DSADC模块，既降低成本和电路板面积，又同时具有带宽可调及相位延迟小、精度更高、稳定性更好等特点。

Description

一种旋转变压器解码方法及装置
技术领域
本申请涉及永磁同步电机控制技术领域，特别的，尤其涉及一种旋转变压器解码方法及装置。
背景技术
在永磁同步电机控制系统中，电机实时的转子位置对于控制算法中的坐标变换等过程必不可少。为了获取高精度的转子位置，通常在同步电机的转子轴上安装传感器，如旋转变压器(RDC，Resolver-to-DigitalConverter)、霍尔传感器、编码器等。而在众多种类的位置传感器中，旋转变压器具有精度高、稳定性好、抗冲击抗干扰能力强、安装方便可靠等优点，被广泛应用于永磁同步电机角度测量方案中。而旋转变压器的输出信号是高频调制的模拟量，所以若要获得精确的位置信号，需要对旋转变压器输出的模拟信号进解调和转换，才能得到控制芯片直接使用的数字信号。因此，要获得高精度的转子位置信息就要求高精度的旋转变压器解码方案的支持。
如图1所示，为旋转变压器等效电路示意图，RDC解码原理：当正弦信号激励初级绕组R1-R2时，在次级绕组上会产生一个感应信号。耦合至次级绕组的信号大小与相对于定子的转子位置成函数关系，其衰减系数称为旋变器转换比。由于次级绕组机械错位90°，两路正弦输出信号彼此间的相位相差90°。旋变器输入和输出电压之间的关系如等式2和等式3所示，其中，等式2为正弦信号，等式3为余弦信号。
R1-R2＝sin(ωt)......................等式1
S3-S1＝E0×T×sin(ωt)×sinθ....................等式2
S2-S4＝E0×T×sin(ωt)×cosθ.....................等式3
其中，E0是激励信号幅度，T是旋变器转换比，θ是轴角，ω是激励信号频率。
根据RDC解码原理，想要得到可靠、高精度角度和速度信息，需要解决以下两个关键技术：1)高稳定的激励信号生成技术；2)正余弦模拟电压信号进行高速且高精度同步采样。
目前RDC解码技术主要有两种：第一种是硬件RDC技术，由专用硬件解码芯片、电源、晶振芯片以及外围电路等构成，虽然有很多优点，但是其具有占用面积大、成本高及带宽不可调等缺点；第二种是利用英飞凌单片机的DSADC模块加软件算法进行解码，这种需要专用英飞凌单片机支持，一般的单片机不提供这个功能。
发明内容
鉴于上述内容中的问题，本申请提供了一种旋转变压器解码方法及装置，用以实现软件旋转变压器解码，不需要专用硬件解码芯片或专用DSADC模块，既降低成本和电路板面积，又同时具有带宽可调及相位延迟小、精度更高、稳定性更好等特点。
为了实现上述目的，本申请提供了以下技术方案：
一种旋转变压器解码方法，基于逐次逼近式模拟转换器和通用定时模块，该方法包括：
通过所述通用定时模块生成正弦调制信号和同步触发采样信号；
将所述正弦调制信号进行滤波和功率放大输入至旋转变压器的激励绕组，并生成正余弦信号；
将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步；
由所述逐次逼近式模拟转换器将采样结果通过直接存储器访问传输至内存，通过软件解码算法，实现旋转变压器解码。
优选的，所述通过所述通用定时模块生成正弦调制信号，包括：
根据用户输入指令确定待输出的激励波形频率；
按照预设规则将周期进行划分，生成预设段数的频率段，并对每段进行调制，确定载波频率，所述载波频率＝所述激励波形频率*预设段数；
依据预设公式确定载波计数器周期值，所述载波计数器周期值＝所述通用定时模块的频率/所述载波频率；
利用matlab软件计算每段的占空比，并通过总线到先进先出模块的数据存储接口初始化所述先进先出模块；
重复写入每段频率的周期值和占空比值，并设置所述先进先出模块为循环读写模式；
设置定时器输出模块通过先进路由单元读取所述先进先出模块数据更新周期和占空比，并使能所述定时器输出模块数据流更新，生成所述正弦调制信号。
优选的，所述将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步，包括：
由所述通用定时模块生成所述载波频率的Spwm_p和Spwm_n；
按照所述Spwm_p的每个上升沿，触发一次数模转换器对Usin和Ucos的采样，上升沿触发保障采样间隔均匀；
在所述数模转换器每次转换完成时，触发DMA将数据从数模转换结果寄存器搬移至中央处理器的缓存区，所述DMA每搬运预设段数为一次循环，即每一次循环，每个所述DMA通道设置两个Buffer，交替使用，防止数据冲突；
由软件生成RDC软件解码同步锁相信号，用以调整初始相位，与正弦采样信号进行运算，得到预设有效幅值，以使所述正余弦信号和所述激励信号实现硬件上的完全同步。
一种旋转变压器解码装置，基于逐次逼近式模拟转换器和通用定时模块，该装置包括：
第一处理单元，用于通过所述通用定时模块生成正弦调制信号和同步触发采样信号；
第二处理单元，用于将所述正弦调制信号进行滤波和功率放大输入至旋转变压器的激励绕组，并生成正余弦信号；
第三处理单元，用于将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步；
第四处理单元，用于由所述逐次逼近式模拟转换器将采样结果通过直接存储器访问传输至内存，通过软件解码算法，实现旋转变压器解码。
优选的，所述第一处理单元具体用于：
根据用户输入指令确定待输出的激励波形频率；
按照预设规则将周期进行划分，生成预设段数的频率段，并对每段进行调制，确定载波频率，所述载波频率＝所述激励波形频率*预设段数；
依据预设公式确定载波计数器周期值，所述载波计数器周期值＝所述通用定时模块的频率/所述载波频率；
利用matlab软件计算每段的占空比，并通过总线到先进先出模块的数据存储接口初始化所述先进先出模块；
重复写入每段频率的周期值和占空比值，并设置所述先进先出模块为循环读写模式；
设置定时器输出模块通过先进路由单元读取所述先进先出模块数据更新周期和占空比，并使能所述定时器输出模块数据流更新，生成所述正弦调制信号。
优选的，所述第三处理单元具体用于：
由所述通用定时模块生成所述载波频率的Spwm_p和Spwm_n；
按照所述Spwm_p的每个上升沿，触发一次数模转换器对Usin和Ucos的采样，上升沿触发保障采样间隔均匀；
在所述数模转换器每次转换完成时，触发DMA将数据从数模转换结果寄存器搬移至中央处理器的缓存区，所述DMA每搬运预设段数为一次循环，即每一次循环，每个所述DMA通道设置两个Buffer，交替使用，防止数据冲突；
由软件生成RDC软件解码同步锁相信号，用以调整初始相位，与正弦采样信号进行运算，得到预设有效幅值，以使所述正余弦信号和所述激励信号实现硬件上的完全同步。
一种存储介质，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在的设备执行如上述所述的旋转变压器解码方法。
一种电子设备，所述电子设备包括至少一个处理器、以及与所述处理器连接的至少一个存储器、总线；其中，所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行如上述所述的旋转变压器解码方法。
本申请所述的旋转变压器解码方法及装置，基于逐次逼近式模拟转换器和通用定时模块，通过所述通用定时模块生成正弦调制信号和同步触发采样信号；将所述正弦调制信号进行滤波和功率放大输入至旋转变压器的激励绕组，并生成正余弦信号；将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步；由所述逐次逼近式模拟转换器将采样结果通过直接存储器访问传输至内存，通过软件解码算法，实现旋转变压器解码。
本申请利用GTM生产SPWM，不需要CPU干预，是一个完整独立信号产生方案，信号载波和调制波可以独立控制；RDC软件解码中还提供GTM触发SARADC严格的同步机制，不需要软件锁相和载波恢复算法，大大减少MCU运算，软件生成的同步锁相信号可以调整初始相位，与正弦采样信号进行运算，得到最佳的有效幅值，提高RDC解算精度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中旋转变压器等效电路示意图；
图2为现有技术中旋转变压器信号示意图；
图3为本申请实施例公开的一种旋转变压器解码方法流程示意图；
图4为本申请实施例公开的GTM结构框图；
图5为本申请实施例公开的从FIFO到ATOM数据流图；
图6为本申请实施例公开的RDC同步与触发机制波形示意图；
图7为本申请实施例公开的ADC数据采集波形示意图；
图8为本申请实施例公开的一种旋转变压器解码装置的结构示意图；
图9为本申请实施例公开的一种电子设备的结构示意图。
具体实施方式
术语解释：
旋转变压器(Resolver-to-Digital Converter，RDC)是一种电磁式传感器，又称同步分解器，它是一种测量角度用的小型交流电动机，用来测量旋转物体的转轴角度和角速度，由定子和转子组成。其中，定子绕组作为变压器的原边，接受励磁电压，励磁频率通常用2kHz～20kHz。转子绕组作为变压器的副边，通过电磁耦合得到感应电压。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参见附图3，为本申请实施例提供的一种旋转变压器解码方法流程示意图。如图3所示，本申请实施例提供了一种旋转变压器解码方法，基于逐次逼近式模拟转换器和通用定时模块，该方法包括如下步骤：
S301：通过所述通用定时模块生成正弦调制信号和同步触发采样信号；
本申请实施例中，RDC旋变激励信号要求信号稳定且连续不间断，如图4所示，通过GTM的PSM(Parameter Storage Module，参数存储单元)、ARU(Advanced Routing Unit，先进路由单元)、ATOM(ARU-connected Timer OutputModule，与ARU连接的定时器输出模块)、DTM(Dead Time Module，死区控制单元)子模块生产SPWM不需要CPU干预，是一个完整独立信号产生方案，信号载波和调制波可以独立控制。
为提高后端激励信号的驱动强度，需要输出2路互补的PWM波形，这个PWM不需要设置死区控制时间，ATOM后端接DTM模块，可以将1路PWM进行反向输出，实现2路输出波形互补。
上述所述通过所述通用定时模块生成正弦调制信号，包括：
根据用户输入指令确定待输出的激励波形频率；
按照预设规则将周期进行划分，生成预设段数的频率段，并对每段进行调制，确定载波频率，所述载波频率＝所述激励波形频率*预设段数；
依据预设公式确定载波计数器周期值，所述载波计数器周期值＝所述通用定时模块的频率/所述载波频率；
利用matlab软件计算每段的占空比，并通过总线到先进先出模块的数据存储接口初始化所述先进先出模块；
重复写入每段频率的周期值和占空比值，并设置所述先进先出模块为循环读写模式；
设置定时器输出模块通过先进路由单元读取所述先进先出模块数据更新周期和占空比，并使能所述定时器输出模块数据流更新，生成所述正弦调制信号。
在具体实施例中，如图5所示，上述通过所述通用定时模块生成正弦调制信号，具体实现：
1)用户确定输出的激励波形频率，如10kHz；
2)一个周期内分成32(或16，以下以32为例进行说明)段进行调制，确定载波频率＝激励波形频率*32＝320kHz；
3)确定载波计数器周期值Tp，CMU_CLK0＝GTM频率(200MHz)，Tp＝CMU_CLK0/载波频率＝200000000/320000＝625；
4)求出每一段的占空比Td(利用matlab)；
5)通过AFD(AEI to FIFO Data Interface，总线到FIFO数据存储接口)初始化FIFO(First InFirst Out Module，先进先出模块)，先写入周期值，再写入占空比值，重复写入32段的周期和占空比值，同时FIFO设置为循环读写模式；
6)设置ATOM通过ARU读取FIFO数据更新周期和占空比，使能ATOM数据流更新，生产SPWM波形。
S302：将所述正弦调制信号进行滤波和功率放大输入至旋转变压器的激励绕组，并生成正余弦信号；
S303：将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步；
为RDC软件解码精度，需要对正余弦信号在物理上保持同时采样，设计2路独立的ADC模块分别采样RDC正、余弦信号。软件算法要求对激励信号进行锁相，需要解决激励信号和采样信号完全同步问题，即采样点与SPWM产生同步。
本申请实施例中，上述所述将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步，包括：
由所述通用定时模块生成所述载波频率的Spwm_p和Spwm_n；
按照所述Spwm_p的每个上升沿，触发一次数模转换器对Usin和Ucos的采样，上升沿触发保障采样间隔均匀；
在所述数模转换器每次转换完成时，触发DMA将数据从数模转换结果寄存器搬移至中央处理器的缓存区，所述DMA每搬运预设段数为一次循环，即每一次循环，每个所述DMA通道设置两个Buffer，交替使用，防止数据冲突；
由软件生成RDC软件解码同步锁相信号，用以调整初始相位，与正弦采样信号进行运算，得到预设有效幅值，以使所述正余弦信号和所述激励信号实现硬件上的完全同步。
在具体实施例中，如图6所示，RDC软件解码角度计算，要求实现严格的同步机制，才能提高RDC解算精度。具体如下：
1)GTM产生频率为320KHz的Spwm_p和Spwm_n；
2)Spwm_p的每个上升沿，触发一次SARADC对Usin和Ucos的采样，上升沿触发保障采样间隔均匀；
3)SARADC每次转换完成后，触发DMA将数据从ADC结果(如图7所示)寄存器搬移至CPU的RAM区；
4)DMA每搬运32此为一次循环，即每TP一次循环，每个DMA通道设置两个Buffer，交替使用，防止数据冲突；
5)RDC软件解码同步锁相信号直接软件生成，不需要锁相和载波恢复算法，大大减少MCU运算；
6)软件生成的同步锁相信号可以调整初始相位，与正弦采样信号进行运算，得到最佳的有效幅值，提高RDC解算精度。
2个SARADC高速同步采样与激励信号的载波同步，采样率高达320kHz，如图7所示。高速SARDAC数据更新不能直接由CPU内核读取，采样DMA方式传输，CPU的负载率低，为RDC软件算法提供基础。
S304：由所述逐次逼近式模拟转换器将采样结果通过直接存储器访问传输至内存，通过软件解码算法，实现旋转变压器解码。
本申请实施例通过RDC软件解码技术实现旋转变压器解码，将数字激励信号与RDC输出信号相乘，如：数字激励信号U’IN：U’IN＝sin(ωt)，输出信号UOUT1：UOUT1＝sin(θ)*sin(ωt)，输出信号UOUT2：UOUT2＝cos(θ)*sin(ωt)。
通过调制后的输出信号分别为Usin和Ucos：
Usin＝UOUT1*sin(ωt)
Ucos＝UoUT2*sin(ωt)
将每个激励周期TE内的信号Usin和Ucos进行积分，得到包络线cos(θ)和sin(θ)，然后将修正后的包络线进行反正切运算，得出角度θ，
Figure BDA0003659047290000101
和ω＝θ[i]-θ[i-1]/Tp。
本申请实施例提供一种旋转变压器解码方法，基于逐次逼近式模拟转换器和通用定时模块，该方法通过所述通用定时模块生成正弦调制信号和同步触发采样信号；将所述正弦调制信号进行滤波和功率放大输入至旋转变压器的激励绕组，并生成正余弦信号；将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步；由所述逐次逼近式模拟转换器将采样结果通过直接存储器访问传输至内存，通过软件解码算法，实现旋转变压器解码。本申请实施例利用GTM生产SPWM，不需要CPU干预，是一个完整独立信号产生方案，信号载波和调制波可以独立控制；RDC软件解码中还提供GTM触发SARADC严格的同步机制，不需要软件锁相和载波恢复算法，大大减少MCU运算，软件生成的同步锁相信号可以调整初始相位，与正弦采样信号进行运算，得到最佳的有效幅值，提高RDC解算精度。
请参阅图8，基于上述实施例公开的一种旋转变压器解码方法，本实施例对应公开了一种旋转变压器解码装置，基于逐次逼近式模拟转换器和通用定时模块，该装置包括：
第一处理单元801，用于通过所述通用定时模块生成正弦调制信号和同步触发采样信号；
第二处理单元802，用于将所述正弦调制信号进行滤波和功率放大输入至旋转变压器的激励绕组，并生成正余弦信号；
第三处理单元803，用于将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步；
第四处理单元804，用于由所述逐次逼近式模拟转换器将采样结果通过直接存储器访问传输至内存，通过软件解码算法，实现旋转变压器解码。
其中，所述第一处理单元801具体用于：
根据用户输入指令确定待输出的激励波形频率；
按照预设规则将周期进行划分，生成预设段数的频率段，并对每段进行调制，确定载波频率，所述载波频率＝所述激励波形频率*预设段数；
依据预设公式确定载波计数器周期值，所述载波计数器周期值＝所述通用定时模块的频率/所述载波频率；
利用matlab软件计算每段的占空比，并通过总线到先进先出模块的数据存储接口初始化所述先进先出模块；
重复写入每段频率的周期值和占空比值，并设置所述先进先出模块为循环读写模式；
设置定时器输出模块通过先进路由单元读取所述先进先出模块数据更新周期和占空比，并使能所述定时器输出模块数据流更新，生成所述正弦调制信号。
其中，所述第三处理单元803具体用于：
由所述通用定时模块生成所述载波频率的Spwm_p和Spwm_n；
按照所述Spwm_p的每个上升沿，触发一次数模转换器对Usin和Ucos的采样，上升沿触发保障采样间隔均匀；
在所述数模转换器每次转换完成时，触发DMA将数据从数模转换结果寄存器搬移至中央处理器的缓存区，所述DMA每搬运预设段数为一次循环，即每一次循环，每个所述DMA通道设置两个Buffer，交替使用，防止数据冲突；
由软件生成RDC软件解码同步锁相信号，用以调整初始相位，与正弦采样信号进行运算，得到预设有效幅值，以使所述正余弦信号和所述激励信号实现硬件上的完全同步。
所述旋转变压器解码装置包括处理器和存储器，上述第一处理单元、第二处理单元和第三处理单元等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数实现软件旋转变压器解码，不需要专用硬件解码芯片或专用DSADC模块，既降低成本和电路板面积，又同时具有带宽可调及相位延迟小、精度更高、稳定性更好等特点。
本申请实施例提供了一种存储介质，其上存储有程序，该程序被处理器执行时实现所述旋转变压器解码方法。
本申请实施例提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行所述旋转变压器解码方法。
本申请实施例提供了一种电子设备，如图9所示，该电子设备90包括至少一个处理器901、以及与所述处理器连接的至少一个存储器902、总线903；其中，所述处理器901、所述存储器902通过所述总线803完成相互间的通信；处理器901用于调用所述存储器902中的程序指令，以执行上述的所述旋转变压器解码方法。
本文中的电子设备可以是服务器、PC、PAD、手机等。
本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有如下方法步骤的程序：
通过所述通用定时模块生成正弦调制信号和同步触发采样信号；
将所述正弦调制信号进行滤波和功率放大输入至旋转变压器的激励绕组，并生成正余弦信号；
将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步；
由所述逐次逼近式模拟转换器将采样结果通过直接存储器访问传输至内存，通过软件解码算法，实现旋转变压器解码。
其中，所述通过所述通用定时模块生成正弦调制信号，包括：
根据用户输入指令确定待输出的激励波形频率；
按照预设规则将周期进行划分，生成预设段数的频率段，并对每段进行调制，确定载波频率，所述载波频率＝所述激励波形频率*预设段数；
依据预设公式确定载波计数器周期值，所述载波计数器周期值＝所述通用定时模块的频率/所述载波频率；
利用matlab软件计算每段的占空比，并通过总线到先进先出模块的数据存储接口初始化所述先进先出模块；
重复写入每段频率的周期值和占空比值，并设置所述先进先出模块为循环读写模式；
设置定时器输出模块通过先进路由单元读取所述先进先出模块数据更新周期和占空比，并使能所述定时器输出模块数据流更新，生成所述正弦调制信号。
其中，所述将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步，包括：
由所述通用定时模块生成所述载波频率的Spwm_p和Spwm_n；
按照所述Spwm_p的每个上升沿，触发一次数模转换器对Usin和Ucos的采样，上升沿触发保障采样间隔均匀；
在所述数模转换器每次转换完成时，触发DMA将数据从数模转换结果寄存器搬移至中央处理器的缓存区，所述DMA每搬运预设段数为一次循环，即每一次循环，每个所述DMA通道设置两个Buffer，交替使用，防止数据冲突；
由软件生成RDC软件解码同步锁相信号，用以调整初始相位，与正弦采样信号进行运算，得到预设有效幅值，以使所述正余弦信号和所述激励信号实现硬件上的完全同步。
本申请是根据本申请实施例的方法、设备(系统)、计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
在一个典型的配置中，设备包括一个或多个处理器(CPU)、存储器和总线。设备还可以包括输入/输出接口、网络接口等。
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (8)

1.一种旋转变压器解码方法，其特征在于，基于逐次逼近式模拟转换器和通用定时模块，该方法包括：
通过所述通用定时模块生成正弦调制信号和同步触发采样信号；
将所述正弦调制信号进行滤波和功率放大输入至旋转变压器的激励绕组，并生成正余弦信号；
将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步；
由所述逐次逼近式模拟转换器将采样结果通过直接存储器访问传输至内存，通过软件解码算法，实现旋转变压器解码。
2.根据权利要求1所述的方法，其特征在于，所述通过所述通用定时模块生成正弦调制信号，包括：
根据用户输入指令确定待输出的激励波形频率；
按照预设规则将周期进行划分，生成预设段数的频率段，并对每段进行调制，确定载波频率，所述载波频率＝所述激励波形频率*预设段数；
依据预设公式确定载波计数器周期值，所述载波计数器周期值＝所述通用定时模块的频率/所述载波频率；
利用matlab软件计算每段的占空比，并通过总线到先进先出模块的数据存储接口初始化所述先进先出模块；
重复写入每段频率的周期值和占空比值，并设置所述先进先出模块为循环读写模式；
设置定时器输出模块通过先进路由单元读取所述先进先出模块数据更新周期和占空比，并使能所述定时器输出模块数据流更新，生成所述正弦调制信号。
3.根据权利要求2所述的方法，其特征在于，所述将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步，包括：
由所述通用定时模块生成所述载波频率的Spwm_p和Spwm_n；
按照所述Spwm_p的每个上升沿，触发一次数模转换器对Usin和Ucos的采样，上升沿触发保障采样间隔均匀；
在所述数模转换器每次转换完成时，触发DMA将数据从数模转换结果寄存器搬移至中央处理器的缓存区，所述DMA每搬运预设段数为一次循环，即每一次循环，每个所述DMA通道设置两个Buffer，交替使用，防止数据冲突；
由软件生成RDC软件解码同步锁相信号，用以调整初始相位，与正弦采样信号进行运算，得到预设有效幅值，以使所述正余弦信号和所述激励信号实现硬件上的完全同步。
4.一种旋转变压器解码装置，其特征在于，基于逐次逼近式模拟转换器和通用定时模块，该装置包括：
第一处理单元，用于通过所述通用定时模块生成正弦调制信号和同步触发采样信号；
第二处理单元，用于将所述正弦调制信号进行滤波和功率放大输入至旋转变压器的激励绕组，并生成正余弦信号；
第三处理单元，用于将所述正余弦信号通过滤波和幅值调理接入所述逐次逼近式模拟转换器的输入端口，所述逐次逼近式模拟转换器根据所述同步触发采样信号进行采样，以使所述正余弦信号和所述激励信号实现硬件上的完全同步；
第四处理单元，用于由所述逐次逼近式模拟转换器将采样结果通过直接存储器访问传输至内存，通过软件解码算法，实现旋转变压器解码。
5.根据权利要求4所述的装置，其特征在于，所述第一处理单元具体用于：
根据用户输入指令确定待输出的激励波形频率；
按照预设规则将周期进行划分，生成预设段数的频率段，并对每段进行调制，确定载波频率，所述载波频率＝所述激励波形频率*预设段数；
依据预设公式确定载波计数器周期值，所述载波计数器周期值＝所述通用定时模块的频率/所述载波频率；
利用matlab软件计算每段的占空比，并通过总线到先进先出模块的数据存储接口初始化所述先进先出模块；
重复写入每段频率的周期值和占空比值，并设置所述先进先出模块为循环读写模式；
设置定时器输出模块通过先进路由单元读取所述先进先出模块数据更新周期和占空比，并使能所述定时器输出模块数据流更新，生成所述正弦调制信号。
6.根据权利要求5所述的装置，其特征在于，所述第三处理单元具体用于：
由所述通用定时模块生成所述载波频率的Spwm_p和Spwm_n；
按照所述Spwm_p的每个上升沿，触发一次数模转换器对Usin和Ucos的采样，上升沿触发保障采样间隔均匀；
在所述数模转换器每次转换完成时，触发DMA将数据从数模转换结果寄存器搬移至中央处理器的缓存区，所述DMA每搬运预设段数为一次循环，即每一次循环，每个所述DMA通道设置两个Buffer，交替使用，防止数据冲突；
由软件生成RDC软件解码同步锁相信号，用以调整初始相位，与正弦采样信号进行运算，得到预设有效幅值，以使所述正余弦信号和所述激励信号实现硬件上的完全同步。
7.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在的设备执行如权利要求1至3中任一项所述的旋转变压器解码方法。
8.一种电子设备，其特征在于，所述电子设备包括至少一个处理器、以及与所述处理器连接的至少一个存储器、总线；其中，所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行如权利要求1至3中任一项所述的旋转变压器解码方法。
CN202210568058.0A 2022-05-24 2022-05-24 一种旋转变压器解码方法及装置 Active CN114978462B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210568058.0A CN114978462B (zh) 2022-05-24 2022-05-24 一种旋转变压器解码方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210568058.0A CN114978462B (zh) 2022-05-24 2022-05-24 一种旋转变压器解码方法及装置

Publications (2)

Publication Number Publication Date
CN114978462A true CN114978462A (zh) 2022-08-30
CN114978462B CN114978462B (zh) 2023-08-22

Family

ID=82984368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210568058.0A Active CN114978462B (zh) 2022-05-24 2022-05-24 一种旋转变压器解码方法及装置

Country Status (1)

Country Link
CN (1) CN114978462B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115864930A (zh) * 2023-03-01 2023-03-28 上海励驰半导体有限公司 电机控制器的信号处理方法、装置及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103078571A (zh) * 2013-01-04 2013-05-01 天津清源电动车辆有限责任公司 一种旋转变压器系统及其控制方法
US20140300499A1 (en) * 2013-04-09 2014-10-09 Maxlinear, Inc. Successive approximation analog-to-digital converter (adc) with dynamic search algorithm
WO2017091928A1 (zh) * 2015-11-30 2017-06-08 复旦大学 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
US20180317184A1 (en) * 2017-04-28 2018-11-01 The Boeing Company Precision relative positioning and free space time transfer between moving platforms
CN111193453A (zh) * 2019-12-31 2020-05-22 苏州绿控传动科技股份有限公司 一种数字信号实现旋变软解码激励正弦波的方法
WO2021073139A1 (zh) * 2019-10-14 2021-04-22 中车永济电机有限公司 一种旋转变压器接线自检测系统
CN112953339A (zh) * 2021-01-20 2021-06-11 广东省大湾区集成电路与系统应用研究院 一种旋转变压器的软解码系统、方法以及存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103078571A (zh) * 2013-01-04 2013-05-01 天津清源电动车辆有限责任公司 一种旋转变压器系统及其控制方法
US20140300499A1 (en) * 2013-04-09 2014-10-09 Maxlinear, Inc. Successive approximation analog-to-digital converter (adc) with dynamic search algorithm
WO2017091928A1 (zh) * 2015-11-30 2017-06-08 复旦大学 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
US20180317184A1 (en) * 2017-04-28 2018-11-01 The Boeing Company Precision relative positioning and free space time transfer between moving platforms
WO2021073139A1 (zh) * 2019-10-14 2021-04-22 中车永济电机有限公司 一种旋转变压器接线自检测系统
CN111193453A (zh) * 2019-12-31 2020-05-22 苏州绿控传动科技股份有限公司 一种数字信号实现旋变软解码激励正弦波的方法
CN112953339A (zh) * 2021-01-20 2021-06-11 广东省大湾区集成电路与系统应用研究院 一种旋转变压器的软解码系统、方法以及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115864930A (zh) * 2023-03-01 2023-03-28 上海励驰半导体有限公司 电机控制器的信号处理方法、装置及电子设备

Also Published As

Publication number Publication date
CN114978462B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
EP0978947B1 (en) Resolver signal processing system
US4270077A (en) Demodulatorless synchro position sensor apparatus utilizing square wave excitation
JP2013200141A (ja) 角度検出装置およびモータ駆動制御装置
JPS62162968A (ja) 速度検出装置
US4795954A (en) Resolver controlling method and apparatus
JP2011033602A (ja) レゾルバ／デジタル変換装置およびレゾルバ／デジタル変換方法
CN110868124A (zh) 基于旋变软解码的电机位置确定方法、装置及存储介质
CN114978462A (zh) 一种旋转变压器解码方法及装置
JPH11118520A (ja) ディジタル角度変換方法
US8278915B2 (en) Minimizing magnetic interference in a variable reluctance resolver
US9065475B2 (en) Sin-Cos sensor arrangement, integrated circuit and method therefor
CN111181559B (zh) 一种旋变软解码方法、装置、设备和存储介质
JP3667465B2 (ja) リニアステッピングモータの位置検出方法及び装置
US20090295638A1 (en) Use of a measurement signal evaluation means of a position measuring device to determine the time difference between a first event and a second event
JP2002524754A (ja) 粗位置インジケータを使用する精密位置エンコーダ
CN111726047B (zh) 一种适用于电机控制的旋转变压器软件解码方法
JP2013127409A (ja) 波形測定器
US4357566A (en) Transducer system with velocity signal generation
JP2967622B2 (ja) 周波数測定回路
JPH0781879B2 (ja) 回転検出装置
US4864230A (en) Processing quadrature signals
Nemec et al. Comparison of different RDC techniques
JPS61182579A (ja) レゾルバ速度検出方式
JPH0781878B2 (ja) 回転検出装置
RU2094945C1 (ru) Быстродействующий многофункциональный преобразователь угла в код для устройств электромеханотроники

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant