CN114975286A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114975286A
CN114975286A CN202210567847.2A CN202210567847A CN114975286A CN 114975286 A CN114975286 A CN 114975286A CN 202210567847 A CN202210567847 A CN 202210567847A CN 114975286 A CN114975286 A CN 114975286A
Authority
CN
China
Prior art keywords
region
layer
forming
bit line
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210567847.2A
Other languages
English (en)
Inventor
李晓杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210567847.2A priority Critical patent/CN114975286A/zh
Priority to US17/878,046 priority patent/US20230389263A1/en
Publication of CN114975286A publication Critical patent/CN114975286A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：形成堆叠层于衬底的顶面，所述堆叠层包括沿第一方向间隔排布的多个半导体层，所述堆叠层包括晶体管区域、以及电容区域和位线区域；于所述电容区域内形成沿所述第二方向延伸的电容器；于所述晶体管区域内形成字线，所述字线沿所述第一方向延伸；于所述位线区域内形成位线，所述位线沿所述第三方向延伸。本公开在提高半导体结构集成度的同时，还能够增大半导体结构的存储密度，改善半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
DRAM等半导体结构多采用二维结构，从而导致半导体结构的存储密度和集成度均不高，难以满足不同领域对半导体存储容量的需求。
因此，如何提高半导体结构的集成度，从而改善半导体结构的性能，是当前亟待解决的技术问题。
发明内容
本公开一些实施例提供的半导体结构及其形成方法，用于解决半导体结构的集成度较低的问题，以提高半导体结构的存储密度，改善半导体结构的性能。
根据一些实施例，本公开提供了一种半导体结构的形成方法，包括如下步骤：
形成堆叠层于衬底的顶面，所述堆叠层包括沿第一方向间隔排布的多个半导体层，所述堆叠层包括晶体管区域、以及沿第二方向分布于所述晶体管区域相对两侧的电容区域和位线区域，所述晶体管区域和所述电容区域的所述半导体层包括沿第三方向间隔排布的半导体柱，所述第一方向为垂直于所述衬底的顶面的方向，所述第二方向和所述第三方向均为平行于所述衬底的顶面的方向，且所述第二方向与所述第三方向相交；
于所述电容区域内的相邻两层所述半导体层之间形成沿所述第二方向延伸的电容器；
于所述晶体管区域内形成字线，所述字线沿所述第一方向延伸、且连续包覆沿所述第一方向间隔排布的所述半导体柱；
于所述位线区域内形成位线，所述位线沿所述第三方向延伸、且覆盖所述半导体层的表面。
在一些实施例中，形成堆叠层于衬底的顶面的具体步骤包括：
提供衬底；
沿所述第一方向交替形成第一牺牲层和所述半导体层于所述衬底的顶面，形成所述堆叠层；
刻蚀所述堆叠层的所述晶体管区域和所述电容区域，形成多个暴露所述衬底的第一沟槽，且所述第一沟槽将所述晶体管区域和所述电容区域的所述半导体层分隔为沿所述第三方向间隔排布的所述半导体柱。
在一些实施例中，所述半导体层的材料为包括掺杂离子的硅材料，所述第一牺牲层的材料为锗化硅。
在一些实施例中，于所述电容区域内的相邻两层所述半导体层之间形成沿所述第二方向延伸的电容器的具体步骤包括：
去除所述电容区域和所述晶体管区域的所述第一牺牲层，形成位于所述电容区域内的相邻两层所述半导体层之间的第一空隙、以及位于所述晶体管区域内的相邻两层所述半导体层之间的第二空隙。
在一些实施例中，所述堆叠层中包括沿所述第二方向分布于所述位线区域相对两侧的两个所述晶体管区域，且所述晶体管区域背离所述位线区域的一侧具有所述电容区域；去除所述电容区域和所述晶体管区域的所述第一牺牲层的具体步骤包括：
去除所有所述电容区域和所有所述晶体管区域的所述第一牺牲层。
在一些实施例中，去除所述电容区域和所述晶体管区域的所述第一牺牲层的具体步骤包括：
形成覆盖于所述堆叠层顶面的第二牺牲层；
采用侧向刻蚀工艺去除所述电容区域和所述晶体管区域的所述第一牺牲层。
在一些实施例中，所述第一空隙与所述第二空隙连通；于所述电容区域内的相邻两层所述半导体层之间形成沿所述第二方向延伸的电容器的具体步骤包括：
形成连续覆盖所述第一空隙内壁和所述第二空隙内壁的下电极层；
形成覆盖所述下电极层表面的电介质层；
形成覆盖所述电介质层表面的上电极层；
形成覆盖所述上电极层表面的公共电极层；
去除位于所述第二空隙内的所述下电极层、所述电介质层、所述上电极层和所述公共电极层，残留于所述第一空隙内的所述下电极层、所述电介质层、所述上电极层和所述公共电极层形成所述电容器。
在一些实施例中，位于所述晶体管区域的所述半导体柱包括沟道区、以及沿所述第二方向分布于所述沟道区的相对两侧的源极区和漏极区，所述源极区与所述位线区域相邻，所述漏极区与所述电容区域相邻；于所述晶体管区域内形成字线的具体步骤包括：
于所述第二空隙内形成覆盖所述源极区和所述漏极区的第一隔离层；
于所述第二空隙内形成所述字线，所述字线沿所述第一方向延伸、且连续包覆沿所述第一方向间隔排布的所述沟道区。
在一些实施例中，于所述第二空隙内形成覆盖所述源极区和所述漏极区的第一隔离层的具体步骤包括：
形成填充满所述第二空隙的第一隔离层；
去除覆盖于所述沟道区上的所述第一隔离层，暴露所述沟道区。
在一些实施例中，于所述第二空隙内形成所述字线之前，还包括如下步骤：
形成覆盖所述沟道区的栅极介质层。
在一些实施例中，于所述位线区域内形成位线之前，还包括如下步骤：
采用侧向刻蚀工艺去除所述位线区域的所述第一牺牲层，形成位于所述位线区域内的相邻两层所述半导体层之间的第三空隙。
在一些实施例中，于所述位线区域内形成位线的具体步骤包括：
沿所述第三空隙沉积金属材料于所述半导体层的表面，形成材料为金属硅化物的所述位线；
退火处理所述位线。
在一些实施例中，形成材料为金属硅化物的所述位线的具体步骤包括：
沿所述第三空隙沉积金属材料于所述半导体层的上表面、以及与所述上表面相对的下表面，所述上表面是所述半导体层背离所述衬底的表面；
热处理所述堆叠层，形成所述位线，所述位线包括覆盖于所述上表面的第一子位线、以及覆盖于所述下表面的第二子位线，所述第一子位线和所述第二子位线之间残留的所述半导体层沿所述第一方向的厚度小于所述半导体柱沿所述第一方向的厚度。
在一些实施例中，于所述位线区域内形成位线之后，还包括如下步骤：
形成位于相邻的两条所述位线之间的第二隔离层。
根据另一些实施例，本公开还提供了一种半导体结构，采用如上任一项所述半导体结构的形成方法形成。
本公开一些实施例提供的半导体结构及其形成方法，通过形成堆叠层于衬底的顶面，且所述堆叠层中包括沿垂直于所述衬底的顶面的方向间隔排布的多个半导体层，且每个所述半导体层包括沿平行于所述衬底的顶面的方向间隔排布的多个半导体柱，从而使得所述堆叠层中的多个半导体柱呈三维阵列堆叠，后续通过形成水平电容器、垂直字线和水平位线，将传统的二维半导体结构转变为三维半导体结构，在提高半导体结构集成度的同时，还能够增大半导体结构的存储密度，改善半导体结构的性能。另外，本公开中的所述位线沿平行于所述衬底的顶面的方向延伸，且多条位线沿垂直于所述衬底的顶面的方向间隔排布，从而可以采用多种材料来形成位线，在提高位线制程工艺灵活性的同时，还有助于降低位线的电阻，从而进一步改善半导体结构的性能。
附图说明
附图1是本公开具体实施方式中半导体结构的形成方法流程图；
附图2A-2T是本公开具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。
具体实施方式
下面结合附图对本公开提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法，附图1是本公开具体实施方式中半导体结构的形成方法流程图，附图2A-2T是本公开具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。本具体实施方式中所述的半导体结构可以是但不限于DRAM。如图1、图2A-图2T所示，所述半导体结构的形成方法，包括如下步骤：
步骤S11，形成堆叠层21于衬底20的顶面，所述堆叠层21包括沿第一方向D1间隔排布的多个半导体层212，所述堆叠层21包括晶体管区域、以及沿第二方向D2分布于所述晶体管区域相对两侧的电容区域和位线区域，所述晶体管区域和所述电容区域的所述半导体层212包括沿第三方向D3间隔排布的半导体柱30，所述第一方向D1为垂直于所述衬底20的顶面的方向，所述第二方向D2和所述第三方向D3均为平行于所述衬底20的顶面的方向，且所述第二方向D2与所述第三方向D3相交，如图2D所示。其中，图2D中的(a)为俯视结构示意图，图2D中的(b)为(a)在AA位置的截面示意图。
在一些实施例中，形成堆叠层21于衬底20的顶面的具体步骤包括：
提供衬底20；
沿所述第一方向D1交替形成第一牺牲层211和所述半导体层212于所述衬底20的顶面，形成所述堆叠层21，如图2A所示，其中，图2A中的(a)为俯视结构示意图，图2A中的(b)为(a)在AA位置的截面示意图；
刻蚀所述堆叠层21的所述晶体管区域和所述电容区域，形成多个暴露所述衬底20的第一沟槽，且所述第一沟槽将所述晶体管区域和所述电容区域的所述半导体层212分隔为沿所述第三方向D3间隔排布的所述半导体柱30，如图2D所示。
具体来说，所述衬底20可以是但不限于硅衬底，本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他示例中，所述衬底20可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底20的顶面是指所述衬底20用于形成所述堆叠层21的表面。所述衬底20用于支撑在其上方的器件结构。在一实施例中，可以采用外延生长的方式或者原子层沉积方式沿所述第一方向D1交替形成第一牺牲层211和所述半导体层212于所述衬底20的顶面，形成所述堆叠层21，如图2A所示。所述堆叠层21中所述第一牺牲层211和所述半导体层212交替沉积的层数，本领域技术人员可以根据实际需要进行选择。所述堆叠层21中所述第一牺牲层211和所述半导体层212交替沉积的层数越多，形成的所述半导体结构的存储容量越大。然后，沉积第二牺牲层于所述堆叠层21的顶面。所述第二牺牲层可以为单层结构，也可以为多层结构。在一实施例中，所述第二牺牲层包括覆盖于所述堆叠层21顶面的的第一衬垫层22、以及位于所述第一衬垫层22顶面的第二衬垫层23，如图2B所示，其中，图2B中的(a)为俯视结构示意图，图2B中的(b)为(a)在AA位置的截面示意图。
接着，形成图案化的第一光阻层24于所述第二衬垫层23的表面，如图2C所示，其中，图2C中的(a)为俯视结构示意图，图2C中的(b)为(a)在AA位置的截面示意图。所述第一光阻层24中具有暴露所述晶体管区域上方和所述电容区域上方的所述第二衬垫层23的第一开口241。沿所述第一开口241向下刻蚀所述第二衬垫层23、所述第一衬垫层22和所述堆叠层21中的所述晶体管区域和所述电容区域，形成多个沿所述第一方向D1贯穿所述堆叠层21的所述第一沟槽。通过多个所述第一沟槽将所述晶体管区域和所述电容区域的所述半导体层212分隔为沿所述第三方向D3间隔排布的多个所述半导体柱30，并将所述晶体管区域和所述电容区域的所述第一牺牲层211分隔为沿所述第三方向D3间隔排布的多个牺牲柱31，如图2D所示。所述第一衬垫层22和所述第二衬垫层23一方面用于改善所述第一沟槽的形貌，另一方面还用于保护所述堆叠层21最顶层的所述半导体层212，防止刻蚀工艺对最顶层的所述半导体层212造成损伤。其中，所述第一衬垫层22的材料可以是但不限于氧化物材料(例如二氧化硅)，所述第二衬垫层23的材料可以是但不限于氮化物材料(例如氮化硅)。本具体实施方式中所述的多个是指两个以上。
本具体实施方式通过刻蚀仅将所述晶体管区域和所述电容区域的所述半导体层212分隔为沿所述第三方向D3间隔排布的多个所述半导体柱30，所述位线区域的所述半导体层212未被刻蚀，即所述位线区域的所述半导体层212沿所述第三方向D3连续分布、未被分隔。
在一些实施例中，所述半导体层212的材料为包括掺杂离子的硅材料，所述第一牺牲层211的材料为锗化硅。其中，所述掺杂离子可以是但不限于磷离子。通过采用包括掺杂离子的硅材料来形成所述半导体层212，使得后续在形成晶体管中的沟道区、源极区和漏极区时无需再进行掺杂，从而简化所述半导体结构的形成工艺。包括掺杂离子的硅材料与锗化硅材料之间具有较高的刻蚀选择比，从而便于后续选择性的去除所述第一牺牲层211，而不对所述半导体层212造成损伤。
步骤S12，于所述电容区域内的相邻两层所述半导体层212之间形成沿所述第二方向D2延伸的电容器，如图2H所示，其中，图2H中的(a)为俯视结构示意图，图2H中的(b)为(a)在AA位置的截面示意图。
在一些实施例中，于所述电容区域内的相邻两层所述半导体层212之间形成沿所述第二方向D2延伸的电容器的具体步骤包括：
去除所述电容区域和所述晶体管区域的所述第一牺牲层211，形成位于所述电容区域内的相邻两层所述半导体层212之间的第一空隙25、以及位于所述晶体管区域内的相邻两层所述半导体层212之间的第二空隙32，如图2E所示，其中，图2E中的(a)为俯视结构示意图，图2E中的(b)为(a)在AA位置的截面示意图。
在一些实施例中，所述堆叠层21中包括沿所述第二方向D2分布于所述位线区域相对两侧的两个所述晶体管区域，且所述晶体管区域背离所述位线区域的一侧具有所述电容区域；去除所述电容区域和所述晶体管区域的所述第一牺牲层211的具体步骤包括：
去除所有所述电容区域和所有所述晶体管区域的所述第一牺牲层211。
在一些实施例中，去除所述电容区域和所述晶体管区域的所述第一牺牲层211的具体步骤包括：
形成覆盖于所述堆叠层21顶面的第二牺牲层；
采用侧向刻蚀工艺去除所述电容区域和所述晶体管区域的所述第一牺牲层211。
具体来说，通过在所述堆叠层21中设置一个所述位线区域，并在沿所述第二方向D2分布于所述位线区域相对两侧各设置一个所述晶体管区域，以及在每个所述晶体管区域背离所述位线区域的一侧设置一个电容区域，从而能够使得后续形成的两个晶体管能够共用一条位线，从而能够进一步缩小所述半导体结构的体积，提高所述半导体结构的集成度。通过形成覆盖于所述堆叠层21顶面的第二牺牲层能够避免刻蚀工艺对所述堆叠层21顶部的所述半导体层212造成损伤。采用侧向刻蚀工艺去除所述电容区域和所述晶体管区域的所述第一牺牲层211，从而无需形成掩模层，简化所述半导体结构的制程工艺，降低所述半导体结构的制造成本。
在一些实施例中，所述第一空隙25与所述第二空隙32连通；于所述电容区域内的相邻两层所述半导体层211之间形成沿所述第二方向D2延伸的电容器的具体步骤包括：
形成连续覆盖所述第一空隙25内壁和所述第二空隙32内壁的下电极层261；
形成覆盖所述下电极层261表面的电介质层262；
形成覆盖所述电介质层262表面的上电极层263，如图2F所述，其中，图2F中的(a)为俯视结构示意图，图2F中的(b)为(a)在AA位置的截面示意图；
形成覆盖所述上电极层263表面的公共电极层27，如图2H所示；
去除位于所述第二空隙32内的所述下电极层261、所述电介质层262、所述上电极层263和所述公共电极层27，残留于所述第一空隙25内的所述下电极层261、所述电介质层262、所述上电极层263和所述公共电极层27形成所述电容器，如图2J所示，其中，图2J中的(a)为俯视结构示意图，图2J中的(b)为(a)在AA位置的截面示意图。
具体来说，可以采用侧向沉积工艺形成连续覆盖所述第一空隙25内壁、所述第二空隙32内壁、以及所述第二衬垫层23顶面的下电极层261，并形成覆盖所述下电极层261表面的所述电介质层262、以及覆盖于所述电介质层262表面的所述上电极层263。其中，所述下电极层261和所述上电极层262的材料可以为TiN或者金属钨等导电材料，所述电介质层262的材料可以为具有较高介电常数(HK)的材料。举例来说，所述电介质层262的材料可以包括氧化铪(HfO2)、氧化铪硅(HfSiO2)、氧化镧(LaO)、氧化锆(ZrO2)、氧化锆硅(ZrSiO2)、氧化钽(Ta2 O5)、氧化钛(TiO2)、氧化钡锶钛(BaSrTiO3)、氧化钡钛(BaTiO3)、氧化锶钛(SrTiO3，STO)、氧化锂(Li2O)、氧化铝(Al2O3)、氧化铅钪钽(PbScTaO)、铌酸铅锌(PbZnNbO3)或其组合。之后，沉积多晶硅等导电材料于所述上电极层263的表面，形成所述公共电极层27，如图2G所示，其中，图2G中的(a)为俯视结构示意图，图2G中的(b)为(a)在AA位置的截面示意图。去除位于所述堆叠层21上方的所述公共电极层27、所述上电极层263、所述电介质层262、所述下电极层261和所述第二衬垫层23之后，得到如图2H所示的结构。
之后，形成图案化的第二光阻层28于所述第一衬垫层22的表面，且所述第二光阻层28中具有暴露所述第一衬垫层22和所述电容器的第二开口281，如图2I所示，其中，图2I中的(a)为俯视结构示意图，图2I中的(b)为(a)在AA位置的截面示意图。沿所述第二开口281去除位于所述第二空隙32内的所述下电极层261、所述电介质层262、所述上电极层263和所述公共电极层27，残留于所述第一空隙25内的所述下电极层261、所述电介质层262、所述上电极层263和所述公共电极层27形成所述电容器，如图2J所示。
步骤S13，于所述晶体管区域内形成字线34，所述字线34沿所述第一方向D1延伸、且连续包覆沿所述第一方向D1间隔排布的所述半导体柱30，如图2O所示，其中，图2O中的(a)为俯视结构示意图，图2O中的(b)为(a)在AA位置的截面示意图。
在一些实施例中，位于所述晶体管区域的所述半导体柱30包括沟道区、以及沿所述第二方向D2分布于所述沟道区的相对两侧的源极区和漏极区，所述源极区与所述位线区域相邻，所述漏极区与所述电容区域相邻；于所述晶体管区域内形成字线34的具体步骤包括：
于所述第二空隙32内形成覆盖所述源极区和所述漏极区的第一隔离层29；
于所述第二空隙32内形成所述字线34，所述字线34沿所述第一方向D1延伸、且连续包覆沿所述第一方向D1间隔排布的所述沟道区。
在一些实施例中，于所述第二空隙32内形成覆盖所述源极区和所述漏极区的第一隔离层29的具体步骤包括：
形成填充满所述第二空隙32的第一隔离层29，如图2K所示，其中，图2K中的(a)为俯视结构示意图，图2K中的(b)为(a)在AA位置的截面示意图；
去除覆盖于所述沟道区上的所述第一隔离层29，暴露所述沟道区，如图2M所示，其中，图2M中的(a)为俯视结构示意图，图2M中的(b)为(a)在AA位置的截面示意图。
具体来说，在形成所述电容器之后，沉积低介电常数的材料于所述第二空隙32内和所述第一衬垫层22表面，形成所述第一隔离层29，如图2K所示。接着，去除所述第一衬垫层22表面的所述第一隔离层29，并形成图案化的第三光阻层40于所述第一衬垫层22表面，且所述第三光阻层40中具有暴露所述第一衬垫22和所述第一隔离层29的第三开口401，如图2L所示。沿所述第三开口401刻蚀所述第二空隙32内的所述第一隔离层29，暴露所述晶体管区域中的所述沟道区，所述源极区和所述漏极区依然被所述第一隔离层29覆盖，如图2M所示。
在一些实施例中，于所述第二空隙32内形成所述字线之前，还包括如下步骤：
形成覆盖所述沟道区的栅极介质层33，如图2N所示，其中，图2N中的(a)为俯视结构示意图，图2N中的(b)为(a)在AA位置的截面示意图。
具体来说，在暴露所述沟道区之后，可以采用原位水汽生长工艺或者沉积工艺于所述沟道区的表面形成所述栅极介质层33。其中，所述栅极介质层33的材料可以是但不限于氧化物材料(例如二氧化硅)。之后，可以采用原子层沉积工艺沉积金属钨等导电材料于所述栅极介质层33表面，形成沿所述第一方向D1延伸、且连续包覆沿所述第一方向D1间隔排布的多个所述沟道区的所述字线34，如图2O所示。
步骤S14，于所述位线区域内形成位线38，所述位线沿所述第三方向D3延伸、且覆盖所述半导体层212的表面，如图2T所示，其中，图2T中的(a)为俯视结构示意图，图2T中的(b)为(a)在AA位置的截面示意图，图2T中的(c)为(a)在BB位置的截面示意图。
在一些实施例中，于所述位线区域内形成位线38之前，还包括如下步骤：
采用侧向刻蚀工艺去除所述位线区域的所述第一牺牲层211，形成位于所述位线区域内的相邻两层所述半导体层212之间的第三空隙37，如图2P所示，其中，图2P中的(a)为俯视结构示意图，图2P中的(b)为(a)在AA位置的截面示意图。
具体来说，在形成所述字线34之后，可以再形成图案化的第四光阻层于所述第一衬垫层22的表面，所述第四光阻层中具有暴露所述第一隔离层29和位于所述位线区域上方的所述第一衬垫层22的第四开口。沿所述第四开口向下刻蚀，去除所述位线区域的所述第一牺牲层211，形成位于所述位线区域内的相邻两层所述半导体层212之间的第三空隙37，如图2P所示。
在一些实施例中，于所述位线区域内形成位线38的具体步骤包括：
沿所述第三空隙沉积金属材料于所述半导体层212的表面，形成材料为金属硅化物的所述位线38；
退火处理所述位线38。
在一些实施例中，形成材料为金属硅化物的所述位线的具体步骤包括：
沿所述第三空隙37沉积金属材料于所述半导体层212的上表面、以及与所述上表面相对的下表面，所述上表面是所述半导体层212背离所述衬底20的表面；
热处理所述堆叠层21，形成所述位线38，所述位线38包括覆盖于所述上表面的第一子位线、以及覆盖于所述下表面的第二子位线，所述第一子位线和所述第二子位线之间残留的所述半导体层212沿所述第一方向D1的厚度小于所述半导体柱30沿所述第一方向D1的厚度，如图2Q所示，其中，图2Q中的(a)为俯视结构示意图，图2Q中的(b)为(a)在AA位置的截面示意图。
具体来说，去除所述第一衬垫层22之后，沿所述第三空隙37沉积Ti、Co、Ni或者Pt等金属材料于所述位线区域的所述半导体层212上表面和下表面，并进行低温热处理，从而使得所述半导体层212中的硅材料与金属材料反应，生成高阻态的金属硅化物。之后，去除所述第三空隙37内未发生反应的金属材料，并对高阻态的金属硅化物进行高温热处理，形成材料为低阻态的金属硅化物的所述位线38。由于所述位线38由所述半导体层212与金属材料反应得到，因此，位于相邻两条所述第一子位线和所述第二子位线之间的所述半导体层212沿所述第一方向D1的厚度小于所述半导体柱30沿所述第一方向D1的厚度。本具体实施方式采用金属硅化物来形成位线，能够有效降低所述位线38的电阻，从而改善所述半导体结构的电性能。去除覆盖于所述堆叠层21顶面的所述位线38之后，得到如图2R所示的结构，其中，图2R中的(a)为俯视结构示意图，图2R中的(b)为(a)在AA位置的截面示意图。
在一些实施例中，于所述位线区域内形成位线38之后，还包括如下步骤：
形成位于相邻的两条所述位线38之间的第二隔离层39，如图2S所示，其中，图2S中的(a)为俯视结构示意图，图2S中的(b)为(a)在AA位置的截面示意图。
具体来说，在形成所述位线38之后，沉积低介电常数的材料于所述第三空隙37内，形成用于隔离相邻所述位线38的所述第二隔离层39。本具体实施方式采用低介电常数的材料来形成所述第二隔离层39，可以减少所述半导体结构内部的寄生电容容量，降低所述半导体结构内部的信号串扰，从而允许互连线之间的距离更近，为提高芯片集成度提供空间，其次，减小电介质k(即介电常数)值，可以缩短信号传播延时，由此可以提高芯片速度。之后，以所述位线38作为刻蚀介质层刻蚀所述堆叠层21，从而暴露所述位线38，以便于后续将所述位线38的信号引出。
本具体实施方式还提供了一种半导体结构，采用如上任一项所述半导体结构的形成方法形成。本具体实施方式提供的半导体结构的示意图可以参见图2T。
本具体实施方式一些实施例提供的半导体结构及其形成方法，通过形成堆叠层于衬底的顶面，且所述堆叠层中包括沿垂直于所述衬底的顶面的方向间隔排布的多个半导体层，且每个所述半导体层包括沿平行于所述衬底的顶面的方向间隔排布的多个半导体柱，从而使得所述堆叠层中的多个半导体柱呈三维阵列堆叠，后续通过形成水平电容器、垂直字线和水平位线，将传统的二维半导体结构转变为三维半导体结构，在提高半导体结构集成度的同时，还能够增大半导体结构的存储密度，改善半导体结构的性能。另外，本具体实施方式中的所述位线沿平行于所述衬底的顶面的方向延伸，且多条位线沿垂直于所述衬底的顶面的方向间隔排布，从而可以采用多种材料来形成位线，在提高位线制程工艺灵活性的同时，还有助于降低位线的电阻，从而进一步改善半导体结构的性能。
以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
形成堆叠层于衬底的顶面，所述堆叠层包括沿第一方向间隔排布的多个半导体层，所述堆叠层包括晶体管区域、以及沿第二方向分布于所述晶体管区域相对两侧的电容区域和位线区域，所述晶体管区域和所述电容区域的所述半导体层包括沿第三方向间隔排布的半导体柱，所述第一方向为垂直于所述衬底的顶面的方向，所述第二方向和所述第三方向均为平行于所述衬底的顶面的方向，且所述第二方向与所述第三方向相交；
于所述电容区域内的相邻两层所述半导体层之间形成沿所述第二方向延伸的电容器；
于所述晶体管区域内形成字线，所述字线沿所述第一方向延伸、且连续包覆沿所述第一方向间隔排布的所述半导体柱；
于所述位线区域内形成位线，所述位线沿所述第三方向延伸、且覆盖所述半导体层的表面。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成堆叠层于衬底的顶面的具体步骤包括：
提供衬底；
沿所述第一方向交替形成第一牺牲层和所述半导体层于所述衬底的顶面，形成所述堆叠层；
刻蚀所述堆叠层的所述晶体管区域和所述电容区域，形成多个暴露所述衬底的第一沟槽，且所述第一沟槽将所述晶体管区域和所述电容区域的所述半导体层分隔为沿所述第三方向间隔排布的所述半导体柱。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述半导体层的材料为包括掺杂离子的硅材料，所述第一牺牲层的材料为锗化硅。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，于所述电容区域内的相邻两层所述半导体层之间形成沿所述第二方向延伸的电容器的具体步骤包括：
去除所述电容区域和所述晶体管区域的所述第一牺牲层，形成位于所述电容区域内的相邻两层所述半导体层之间的第一空隙、以及位于所述晶体管区域内的相邻两层所述半导体层之间的第二空隙。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述堆叠层中包括沿所述第二方向分布于所述位线区域相对两侧的两个所述晶体管区域，且所述晶体管区域背离所述位线区域的一侧具有所述电容区域；去除所述电容区域和所述晶体管区域的所述第一牺牲层的具体步骤包括：
去除所有所述电容区域和所有所述晶体管区域的所述第一牺牲层。
6.根据权利要求4所述的半导体结构的形成方法，其特征在于，去除所述电容区域和所述晶体管区域的所述第一牺牲层的具体步骤包括：
形成覆盖于所述堆叠层顶面的第二牺牲层；
采用侧向刻蚀工艺去除所述电容区域和所述晶体管区域的所述第一牺牲层。
7.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述第一空隙与所述第二空隙连通；于所述电容区域内的相邻两层所述半导体层之间形成沿所述第二方向延伸的电容器的具体步骤包括：
形成连续覆盖所述第一空隙内壁和所述第二空隙内壁的下电极层；
形成覆盖所述下电极层表面的电介质层；
形成覆盖所述电介质层表面的上电极层；
形成覆盖所述上电极层表面的公共电极层；
去除位于所述第二空隙内的所述下电极层、所述电介质层、所述上电极层和所述公共电极层，残留于所述第一空隙内的所述下电极层、所述电介质层、所述上电极层和所述公共电极层形成所述电容器。
8.根据权利要求4所述的半导体结构的形成方法，其特征在于，位于所述晶体管区域的所述半导体柱包括沟道区、以及沿所述第二方向分布于所述沟道区的相对两侧的源极区和漏极区，所述源极区与所述位线区域相邻，所述漏极区与所述电容区域相邻；于所述晶体管区域内形成字线的具体步骤包括：
于所述第二空隙内形成覆盖所述源极区和所述漏极区的第一隔离层；
于所述第二空隙内形成所述字线，所述字线沿所述第一方向延伸、且连续包覆沿所述第一方向间隔排布的所述沟道区。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，于所述第二空隙内形成覆盖所述源极区和所述漏极区的第一隔离层的具体步骤包括：形成填充满所述第二空隙的第一隔离层；
去除覆盖于所述沟道区上的所述第一隔离层，暴露所述沟道区。
10.根据权利要求8所述的半导体结构的形成方法，其特征在于，于所述第二空隙内形成所述字线之前，还包括如下步骤：
形成覆盖所述沟道区的栅极介质层。
11.根据权利要求4所述的半导体结构的形成方法，其特征在于，于所述位线区域内形成位线之前，还包括如下步骤：
采用侧向刻蚀工艺去除所述位线区域的所述第一牺牲层，形成位于所述位线区域内的相邻两层所述半导体层之间的第三空隙。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，于所述位线区域内形成位线的具体步骤包括：
沿所述第三空隙沉积金属材料于所述半导体层的表面，形成材料为金属硅化物的所述位线；
退火处理所述位线。
13.根据权利要求11所述的半导体结构的形成方法，其特征在于，形成材料为金属硅化物的所述位线的具体步骤包括：
沿所述第三空隙沉积金属材料于所述半导体层的上表面、以及与所述上表面相对的下表面，所述上表面是所述半导体层背离所述衬底的表面；
热处理所述堆叠层，形成所述位线，所述位线包括覆盖于所述上表面的第一子位线、以及覆盖于所述下表面的第二子位线，所述第一子位线和所述第二子位线之间残留的所述半导体层沿所述第一方向的厚度小于所述半导体柱沿所述第一方向的厚度。
14.根据权利要求1所述的半导体结构的形成方法，其特征在于，于所述位线区域内形成位线之后，还包括如下步骤：
形成位于相邻的两条所述位线之间的第二隔离层。
15.一种半导体结构，其特征在于，采用如权利要求1-14中任一项所述半导体结构的形成方法形成。
CN202210567847.2A 2022-05-24 2022-05-24 半导体结构及其形成方法 Pending CN114975286A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210567847.2A CN114975286A (zh) 2022-05-24 2022-05-24 半导体结构及其形成方法
US17/878,046 US20230389263A1 (en) 2022-05-24 2022-08-01 Semiconductor structure and formation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210567847.2A CN114975286A (zh) 2022-05-24 2022-05-24 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114975286A true CN114975286A (zh) 2022-08-30

Family

ID=82984917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210567847.2A Pending CN114975286A (zh) 2022-05-24 2022-05-24 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US20230389263A1 (zh)
CN (1) CN114975286A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117279373A (zh) * 2023-10-12 2023-12-22 北京超弦存储器研究院 存储器及其制造方法、电子设备
WO2024098708A1 (zh) * 2022-11-07 2024-05-16 长鑫存储技术有限公司 三维半导体存储装置及其形成方法
WO2024159685A1 (zh) * 2023-01-30 2024-08-08 北京超弦存储器研究院 3d堆叠的半导体器件及其制造方法、电子设备
WO2024198049A1 (zh) * 2023-03-31 2024-10-03 北京超弦存储器研究院 存储器及其制造方法、电子设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098708A1 (zh) * 2022-11-07 2024-05-16 长鑫存储技术有限公司 三维半导体存储装置及其形成方法
WO2024159685A1 (zh) * 2023-01-30 2024-08-08 北京超弦存储器研究院 3d堆叠的半导体器件及其制造方法、电子设备
WO2024198049A1 (zh) * 2023-03-31 2024-10-03 北京超弦存储器研究院 存储器及其制造方法、电子设备
CN117279373A (zh) * 2023-10-12 2023-12-22 北京超弦存储器研究院 存储器及其制造方法、电子设备
CN117279373B (zh) * 2023-10-12 2024-03-29 北京超弦存储器研究院 存储器及其制造方法、电子设备

Also Published As

Publication number Publication date
US20230389263A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US9293362B2 (en) Semiconductor device including air gaps and method of fabricating the same
CN114975286A (zh) 半导体结构及其形成方法
US8987860B2 (en) Semiconductor device
US10332831B2 (en) Semiconductor device including a bit line
EP3933921B1 (en) Semiconductor structure, method for forming same, and memory
CN114864501A (zh) 三维存储器及其形成方法
KR20140085657A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
WO2024046019A1 (zh) 半导体结构的制作方法及其结构
CN115188715A (zh) 存储器及其形成方法
US20230115307A1 (en) Buried word line structure and method for manufacturing same, and dynamic random access memory
CN116133395A (zh) 存储器件及其形成方法
EP4333064A1 (en) Semiconductor device including channel structure
KR20140083756A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
CN118475114A (zh) 半导体存储器件
CN116583105A (zh) 半导体设备
CN115360194A (zh) 存储器件以及其制造方法
CN115188714A (zh) 存储器及其形成方法
CN114823687A (zh) 存储器装置
CN219437502U (zh) 半导体器件
US20240234486A1 (en) Semiconductor device and fabricating method thereof
US20230389265A1 (en) Semiconductor structure and method for forming semiconductor structure
CN117135923B (zh) 半导体结构及其制备方法、电子设备
TWI856668B (zh) 半導體結構及其形成方法
US20230345699A1 (en) Semiconductor structure and method for manufacturing same
EP4307386A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination