CN114946029A - 摄像元件和摄像元件的制造方法 - Google Patents

摄像元件和摄像元件的制造方法 Download PDF

Info

Publication number
CN114946029A
CN114946029A CN202080077844.XA CN202080077844A CN114946029A CN 114946029 A CN114946029 A CN 114946029A CN 202080077844 A CN202080077844 A CN 202080077844A CN 114946029 A CN114946029 A CN 114946029A
Authority
CN
China
Prior art keywords
insulating film
image pickup
pickup element
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080077844.XA
Other languages
English (en)
Inventor
羽根田雅希
亀嶋隆季
水野生枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN114946029A publication Critical patent/CN114946029A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

根据一个实施例的摄像元件包括：第一配线层，所述第一配线层具有沿一个方向延伸的多条第一配线；第一绝缘膜，所述第一绝缘膜层叠在所述第一配线层上并且在相邻的所述多条第一配线之间形成间隙；第二绝缘膜，所述第二绝缘膜层叠在所述第一绝缘膜上并具有平坦的表面；和第一导电膜，所述第一导电膜隔着所述第一绝缘膜和所述第二绝缘膜与所述多条第一配线的至少一部分面对。

Description

摄像元件和摄像元件的制造方法
技术领域
本公开例如涉及在配线之间具有间隙的摄像元件和摄像元件的制造方法。
背景技术
随着更精细的半导体集成电路元件的制造，在半导体装置中，元件之间的间隔以及连接元件的配线之间的间隔变得更窄。关于此，例如，专利文献1公开了一种通过在配线之间形成间隙(气隙)而使配线之间的电容减小的半导体装置。
引用列表
专利文献
专利文献1：日本未审查专利申请公开第2008-193104号
发明内容
顺便提及地，近年来，层叠的图像传感器已得到广泛使用，并且已经提出了减小配线电容的要求。
期望提供一种能够减小配线电容的摄像元件和制造该摄像元件的方法。
根据本发明实施例的摄像元件，其包括：第一配线层；第一绝缘膜；第二绝缘膜；以及第一导电膜。所述第一配线层包括沿一个方向延伸的多条第一配线。所述第一绝缘膜层叠在所述第一配线层上，所述第一绝缘膜在相邻的所述多条第一配线之间形成间隙。所述第二绝缘膜层叠在所述第一绝缘膜上。所述第二绝缘膜具有平坦的表面。所述第一导电膜隔着所述第一绝缘膜和所述第二绝缘膜与所述多条第一配线的至少一部分正对。
根据本发明实施例的一种摄像元件的制造方法包括：形成包括沿一个方向延伸的多条第一配线的第一配线层；在所述第一配线层的预定区域中，在相邻的所述多条第一配线之间形成第一开口；通过形成第一绝缘膜，在相邻的所述多条第一配线之间形成间隙；形成第二绝缘膜然后平坦化所述第二绝缘膜的表面；并且隔着所述第一绝缘膜和所述第二绝缘膜在与所述多条第一配线的至少一部分正对的位置处形成第一导电膜。所述第二绝缘膜覆盖所述第一绝缘膜。
在根据本公开的实施例的摄像元件和根据实施例的摄像元件的制造方法中，所述第一绝缘膜设置在包括沿一个方向延伸的多条第一配线的第一配线层上。此外，设置有具有平坦表面的第二绝缘膜。所述第一绝缘膜在相邻的所述多条第一配线之间的形成间隙。从而能够隔着所述第一绝缘膜和所述第二绝缘膜在与所述多条第一配线的至少一部分正对的位置处形成第一导电膜。所述第一导电膜例如可用作接合用的焊盘电极。
附图说明
图1是示出根据本公开的实施例的配线结构在垂直方向上的截面结构的示例的示意图。
图2A是示出图1所示的配线结构在水平方向上的截面构造的示例的示意图。
图2B是示出图1所示的配线结构在水平方向上的截面构造的另一个示例的示意图。
图3A是示出在图1中所示的配线结构的制造过程的示例的截面示意图。
图3B是示出在图3A之后的制造工序的示例的截面示意图。
图3C是示出在图3B之后的制造工序的示例的截面示意图。
图3D是示出在图3C之后的制造工序的示例的截面示意图。
图3E是示出在图3D之后的制造工序的示例的截面示意图。
图3F是示出在图3E之后的制造工序的示例的截面示意图。
图3G是示出在图3F之后的制造工序的示例的截面示意图。
图4是示出根据本公开的实施例的摄像元件在垂直方向上的截面构造的示例的图。
图5是示出图4所示的摄像元件的示意性构造的示例的图。
图6是图1所示的配线结构应用于图4所示的摄像元件的应用图。
图7是示出图5所示的传感器像素和读出电路的示例的图。
图8是示出图5所示的传感器像素和读出电路的示例的图。
图9是示出图5所示的传感器像素和读出电路的示例的图。
图10是示出图5所示的传感器像素和读出电路的示例的图。
图11是示出多个读出电路和多条垂直信号线之间的耦合模式的示例的图。
图12是示出图4所示的摄像元件在水平方向上的截面构造的示例的图。
图13是示出图4所示的摄像元件在水平方向上的截面构造的示例的图。
图14是示出图4所示的摄像元件在水平面内的配线布局的示例的图。
图15是示出图4所示的摄像元件在水平面内的配线布局的示例的图。
图16是示出图4所示的摄像元件在水平面内的配线布局的示例的图。
图17是示出图4所示的摄像元件在水平面内的配线布局的示例的图。
图18A是示出图4所示的摄像元件的制造过程的示例的图。
图18B是示出图18A之后的制造工序的示例的图。
图18C是示出图18B之后的制造工序的示例的图。
图18D是示出图18C之后的制造工序的示例的图。
图18E是示出图18D之后的制造工序的示例的图。
图18F是示出图18E之后的制造工序的示例的图。
图18G是示出图18F之后的制造工序的示例的图。
图19A是示出根据本公开的变形例1的配线结构的制造步骤的示例的截面示意图。
图19B是示出在图19A之后的制造工序的示例的截面示意图。
图19C是示出在图19B之后的制造工序的示例的截面示意图。
图19D是示出在图19C之后的制造工序的示例的截面示意图。
图19E是示出在图19D之后的制造工序的示例的截面示意图。
图19F是示出在图19E之后的制造工序的示例的截面示意图。
图19G是示出在图19F之后的制造工序的示例的截面示意图。
图19H是示出在图19G之后的制造工序的示例的截面示意图。
图19I是示出在图19H之后的制造工序的示例的截面示意图。
图19J是示出在图19I之后的制造工序的示例的截面示意图。
图19K是示出在图19J之后的制造工序的示例的截面示意图。
图20是示出作为参考示例的配线结构的制造步骤的截面示意图。
图21A是示出根据本公开的变形例2的配线结构的制造步骤的示例的截面示意图。
图21B是说明在图21A之后的制造工序的示例的截面示意图。
图21C是说明在图21B之后的制造工序的示例的截面示意图。
图21D是说明在图21C之后的制造工序的示例的截面示意图。
图21E是说明在图21D之后的制造工序的示例的截面示意图。
图21F是说明在图21E之后的制造工序的示例的截面示意图。
图22A是示出根据本公开的变形例3的配线结构的制造步骤的示例的截面示意图。
图22B是示出在图22A之后的制造工序的示例的截面示意图。
图22C是示出在图22B之后的制造工序的示例的截面示意图。
图22D是示出在图22C之后的制造工序的示例的截面示意图。
图22E是示出在图22D之后的制造工序的示例的截面示意图。
图22F是示出在图22E之后的制造工序的示例的截面示意图。
图22G是示出在图22F之后的制造工序的示例的截面示意图。
图22H是示出在图22G之后的制造工序的示例的截面示意图。
图23A是示出根据本公开的变形例4的配线结构的制造步骤的示例的截面示意图。
图23B是示出在图23A之后的制造工序的示例的截面示意图。
图23C是示出在图23B之后的制造工序的示例的截面示意图。
图23D是示出在图23C之后的制造工序的示例的截面示意图。
图23E是示出在图23D之后的制造工序的示例的截面示意图。
图23F是示出在图23E之后的制造工序的示例的截面示意图。
图23G是示出在图23F之后的制造工序的示例的截面示意图。
图24是示出根据本公开的变形例5的摄像元件在垂直方向上的截面构造的示例的图。
图25是示出根据本公开的变形例6的摄像元件在垂直方向上的截面构造的示例的图。
图26是示出根据本公开的变形例7的摄像元件在水平方向上的截面构造的示例的图。
图27是示出根据本公开的变形例7的摄像元件的水平方向上的截面构造的另一示例的图。
图28是示出根据本公开的变形例8的摄像元件在水平方向上的截面构造的示例的图。
图29是示出根据本公开的变形例9的摄像元件在水平方向上的截面构造的示例的图。
图30是示出根据本公开的变形例10的摄像元件在水平方向上的截面构造的示例的图。
图31是示出根据本发明的变形例10的摄像元件在水平方向上的截面构造的另一示例的图。
图32是示出根据本发明的变形例10的摄像元件在水平方向上的截面构造的另一示例的图。
图33是示出用于根据本发明的变形例11的摄像元件的摄像元件的电路构造的示例的图。
图34是示出根据本公开的变形例12的在图33中的摄像元件包括三个层叠基板的示例的图。
图35是示出根据本公开的变形例13的逻辑电路分别形成在具有传感器像素的基板和具有读出电路的基板中的示例的图。
图36是示出其中根据本公开的变形例14的逻辑电路形成在第三基板上的示例的图。
图37是示出包括根据上述任一实施方式及其变形例的摄像元件的摄像系统的示意性构造的示例的图。
图38是示出图37中的摄像系统中的摄像过程的示例的图。
图39是示出可以应用根据本公开的技术的非层叠固态摄像元件和层叠固态摄像元件的构造示例的概述的图。
图40是示出层叠固态摄像元件的第一构造示例的截面图。
图41是示出层叠固态摄像元件的第二构造示例的截面图。
图42是示出层叠固态摄像元件的第三构造示例的截面图。
图43是示出可以应用根据本公开的技术的层叠固态摄像元件另一构造示例的截面图。
图44是示出车辆控制系统的示意性构造的示例的框图。
图45是辅助说明车外信息检测单元和摄像部的安装位置的示例的示意图。
图46是示出内窥镜手术系统的示意性构造示例的图。
图47是示出摄像头和相机控制单元(CCU)的功能性构造的示例的框图。
具体实施方式
下面参照附图详细说明本公开的实施例。以下描述是本公开的具体示例，但本公开并不限于以下模式。此外，本公开也不限于各图中所示的各个组件的配置、尺寸、尺寸比等。注意，说明的顺序如下。
1.实施例(摄像元件的示例，其中，分别包括不同材料的绝缘膜层叠在配线层上，配线层包括沿一个方向延伸的多条配线且在相邻配线之间具有间隙，并且在多条配线上方包括例如用作接合用的焊盘电极的导电膜，绝缘膜位于导电膜与多层配线之间)
1-1.配线结构的构造
1-2.配线结构的制造方法
1-3.摄像元件的构造
1-4.摄像元件的制造方法
1-5.作用和效果
2.变形例
2-1.变形例1(配线结构的制造步骤的另一示例)
2-2.变形例2(配线结构的制造步骤的另一示例)
2-3.变形例3(配线结构的制造步骤的另一示例)
2-4.变形例4(配线结构的制造步骤的另一示例)
2-5.变形例5(使用平面TG的示例)
2-6.变形例6(在面板外缘使用Cu-Cu接合的示例)
2-7.变形例7(在传感器像素和读出电路之间具有偏移的示例)
2-8.变形例8(具有读出电路的硅基板为岛状的示例)
2-9.变形例9(具有读出电路的硅基板为岛状的示例)
2-10.变形例10(FD被八个传感器像素共用的示例)
2-11.变形例11(列信号处理电路包括典型列ADC电路的示例)
2-12.变形例12(摄像装置包括层叠的七个基板的示例)
2-13.变形例13(在第一基板和第二基板上设置逻辑电路的示例)
2-14.变形例14(在第七基板上设置逻辑电路的示例)
3.应用示例
4.实际应用示例
<1.实施例>
图1示意性地示出了根据本公开的实施例的配线结构(配线结构100)在垂直方向上的截面构造的示例。图2A示意性地示出了图1中所示的配线结构100在水平方向上的截面构造的示例。图2B示意性地示出了图1中所示的配线结构100在水平方向上的截面构造的另一个示例。另外，图1对应于沿图2A所示的I-I线截取的截面。配线结构100具有例如层叠有多个配线层的多层配线结构。配线结构100例如适用于下述摄像元件1。
在根据本实施例的配线结构100中，绝缘膜123和绝缘膜124依次层叠在配线层112上，配线层112包括沿一个方向(例如，Y轴方向)延伸的多条配线(例如配线112X1至配线112X6)。绝缘膜123例如在相邻的配线112X2与配线112X3之间、相邻的配线112X3与配线112X4之间以及相邻的配线112X4与配线112X5之间分别形成有相应的间隙G。绝缘膜124具有平坦的表面。此外，在与沿着一个方向延伸的多条配线112X1至112X6的至少一部分(例如，图1中的配线112X1至配线112X4)正对的位置处隔着绝缘膜123和绝缘膜124设置有导电膜127(具体地，导电膜127X1)。这些多条配线112X1至112X6和配线层112分别对应于根据本公开的“第一配线”和“第一配线层”的具体示例。绝缘膜123对应于根据本公开的“第一绝缘膜”的具体示例并且绝缘膜124对应于根据本公开的“第二绝缘膜”的具体示例。此外，导电膜127X1对应于根据本公开的“第一导电膜”的具体示例。
(1-1.配线结构的构造)
配线结构100具有第一层110和第二层120依次层叠在例如硅基板(未示出)等上的构造。第一层110包括具有多条配线(例如，配线112X1到配线112X6)的配线层112。第二层120包括绝缘膜122、绝缘膜123和导电膜127，绝缘膜122和绝缘膜123形成在导电膜127之间。绝缘膜122例如在设置于第一层110的多条配线112X1至112X5的相邻配线之间形成间隙G。绝缘膜123覆盖绝缘膜122并且具有平坦表面。导电膜127包括例如导电膜127X1和导电膜127X2。导电膜127X1设置在形成间隙G的间隙形成区域100X上方。导电膜127X2设置在未形成间隙G的配线(例如配线112X6)上方。
在第一层110中，嵌入形成有绝缘膜111，绝缘膜111中具有多条配线(例如，配线112X1至配线112X6)。
绝缘膜111例如使用相对介电常数(k)为3.0以下的低介电常数材料(低k材料)形成。具体地，绝缘膜111的材料的示例包括诸如SiOC、SiOCH、多孔硅、SiOF、无机SOG、有机SOG和聚烯丙醚等有机聚合物。
配线层112例如包括沿一个方向延伸的多条配线。配线层112包括例如沿Y轴方向延伸的配线112X1至配线112X6。配线112X1至配线112X6平行地形成，且例如满足线长(Line)(L)/间隔(Space)(S)＝40至200nm/40至200nm。配线112X1至配线112X6形成为填充例如设置在绝缘膜111中的开口H1。配线112X1至配线112X6均包括例如形成在开口H1的侧表面和底表面的阻挡金属112A和填充开口H1的金属膜112B。阻挡金属112A的材料的示例包括Ti(钛)或Ta(钽)的单体、氮化物及其合金等。金属膜112B的材料的示例包括主要包括诸如Cu(铜)、W(钨)或铝(Al)等低电阻金属的金属材料。
第一层110还在相邻配线之间在绝缘膜111中设置有开口H2。具体地，第一层110还在例如配线112X2与配线112X3之间、配线112X3与配线112X4之间、配线112V4和配线112X5之间在绝缘膜111中设有开口H2。
在第二层120中，多个绝缘膜(绝缘膜121至126)被层叠并且导电膜127被形成为例如嵌入在作为最上层的绝缘膜126中。具体地，绝缘膜121、绝缘膜122、绝缘膜123、绝缘膜124、绝缘膜125和绝缘膜126从第一层110侧依次层叠。设置在配线112X2和配线112X3之间、配线112X3和配线112X4之间以及配线112V4和配线112X5之间的上述开口H2被包括在第二层120中的绝缘膜123封闭。这在配线112X2和配线112X3之间、配线112X3和配线112X4之间以及配线112V4和配线112X5之间形成了各自的间隙G。间隙G降低并排延伸的配线之间的电容。例如，如图2A和图2B所示，间隙G形成在配线112X2和配线112X3之间、配线112X3和配线112X4之间以及配线112V4和配线112X5之间的部分区域或整个区域(间隙形成区域100X)。
例如，在配线112X1至配线112X6由铜(Cu)形成的情况下，绝缘膜121用于防止铜(Cu)的扩散。绝缘膜121被设置为覆盖除了上述开口H2之外的绝缘膜111、形成为被嵌入的配线112X1和配线112X6、以及在配线之间设置有开口H2的配线112X2和配线112X5的一部分。绝缘膜121例如使用硅氧化物(SiOx)、硅氮化物(SiNx)或SiCxNy等形成。
例如，在配线112X1至配线112X6由铜(Cu)形成的情况下，绝缘膜122与绝缘膜121一样用于防止铜(Cu)的扩散。绝缘膜121上设置有绝缘膜122。此外，绝缘膜122形成为延伸并覆盖开口H2的侧表面和底表面。如上所述，可以通过用具有优异阶梯差覆盖率的制造方法使用防止铜(Cu)扩散的绝缘材料形成绝缘膜122。具体地，绝缘膜122例如通过使用硅氧化物(SiOx)、硅氮化物(SiNx)、SiCxNy等以ALD(原子层沉积)方法形成。
绝缘膜123设置在绝缘膜122上。绝缘膜123用于在开口H2中形成间隙G。绝缘膜123的覆盖率低并例如使用相对介电常数(k)为3.0以下的低k材料形成。具体地，绝缘膜132A的材料的示例包括诸如SiOC、SiOCH、多孔二氧化硅、SiOF、无机SOG、有机SOG和聚烯丙醚等有机聚合物。
绝缘膜124设置在绝缘膜123上。间隙G上方的绝缘膜123的不规则处被绝缘膜124填充。尽管在下面详细描述，绝缘膜124用于在间隙G上方形成平坦表面，以允许利用例如Cu-Cu接合等混合接合在其上层叠设备。作为绝缘膜124的材料，优选使用例如研磨速率比绝缘膜123的研磨速率更高并且相对介电常数(k)例如接近4.0的材料。这种材料的示例包括硅氧化物(SiOx)、SiOC、SiOF、SiON等。应当注意，绝缘膜124可以是包括上述任何一种材料的单层膜，或者可以形成为包括上述材料中的两种或更多种的层叠膜。
绝缘膜125用于减少由在形成下述导电膜127的情况下产生的应力引起的翘曲。例如，以CVD(化学气相沉积)方法形成绝缘膜125。例如，可以通过使用例如具有7.0或更大的相对介电常数(k)的硅氧化物(SiOx)、硅氮化物(SiNx)等来形成绝缘膜125。
绝缘膜126设置在绝缘膜125上。绝缘膜126形成例如后述摄像元件1的第二基板20和第三基板30之间的接合面。优选使用具有例如比绝缘膜123的研磨速率更高的研磨速率并且例如具有接近4.0的相对介电常数(k)的材料作为绝缘膜126的材料以允许接合面被平坦化。这种材料的示例包括硅氧化物(SiOx)、SiOC、SiOF、SiON等。应当注意，绝缘膜126可以是包括上述任何一种材料的单层膜，或者可以形成为包括上述材料中的两种或更多种的层叠膜。
导电膜127是设置在例如包括沿一个方向延伸的配线112X1至配线112X6的配线层112的正上方的配线层。例如，形成导电膜127以填充开口H3。导电膜127形成与绝缘膜126齐平的平面。开口H3设置在绝缘膜126和绝缘膜125的一部分中。导电膜127包括多个导电膜(例如，导电膜127X1和导电膜127X2)。导电膜127的至少一部分被设置为在一个方向上延伸并且与配线112X1至配线112X6的至少一部分正对。例如，在图1中，导电膜127X1形成在例如与配线112X2、配线112X3和配线112X4正对的位置以例如与配线112X2和配线112X3一样地在Y轴方向上延伸。配线112X2、配线112X3和配线112X4具有配线之间的间隙G。另外，在开口H3中设有开口H4。开口H4穿过绝缘膜121延伸到绝缘膜125并到达配线112X1。该开口H4也填充有导电膜127X1并且导电膜127X1电耦合至配线112X1。
导电膜127包括形成在开口H3和开口H4的侧表面和底表面上的阻挡金属127A以及填充开口H3和开口H4的金属膜127B。阻挡金属127A的材料的示例包括Ti(钛)或Ta(钽)的单体、氮化物及其合金等。金属膜127B的材料的示例包括主要包括诸如Cu(铜)、W(钨)或铝(Al)等低电阻金属的金属材料。
(1-2.配线结构的制造方法)
首先，包括配线112X1至配线112X6的配线层112被形成为嵌入在绝缘膜111中，然后通过使用例如CMP(化学机械研磨)方法研磨其表面以形成第一层110。随后，如图3A所示，通过使用例如PVD(物理气相沉积)方法或CVD(化学气相沉积)方法在第一层110上形成例如具有5nm到250nm的厚度的绝缘膜121。
接着，如图3B所示，通过使用光刻技术在绝缘膜121上将在对应于配线121X2至配线112X5的位置处具有开口的抗蚀剂膜131图案化。随后，如图3C所示，对从抗蚀剂膜131露出的绝缘膜121、配线112X2至配线112X5的一部分以及绝缘膜111进行例如干法刻蚀以形成开口H2。
接着，去除抗蚀剂膜131，然后如图3D所示地例如通过利用ALD法形成具有例如0.5nm至15nm的厚度的覆盖绝缘膜121顶部以及开口H2的侧表面和底表面的绝缘膜122。随后，如图3E所示，通过使用例如CVD方法形成具有例如100nm至500nm的膜厚的绝缘膜123。绝缘膜123包括例如SiOC或氮化硅。这封闭了开口H2并在配线112X2和配线112X3之间、配线112X3和配线112X4之间以及配线112X4和配线112V5之间形成间隙G。
接下来，如图3F所示，通过使用例如CVD方法在绝缘膜123上形成绝缘膜124。绝缘膜124包括例如SiOx。绝缘膜124具有例如200nm至300nm的膜厚。随后，绝缘膜124通过使用例如图3G所示的CMP方法研磨并且其表面被平坦化。
接着，通过使用例如CVD方法在绝缘膜124上形成具有例如50nm至500nm的厚度的绝缘膜125，然后例如使用CVD方法在绝缘膜125上形成100nm至2μm厚度的绝缘膜126。接着，利用与开口H2类似的方法，对绝缘膜126和绝缘膜125的部分进行干法刻蚀以形成开口H3，然后在开口H3中进一步形成开口H4。开口H4穿过绝缘膜121延伸至绝缘膜125并到达配线112X1。之后，在开口H3和开口H4的侧表面和底表面上，例如通过使用溅射形成阻挡金属127A，然后在开口H3和开口H4中例如通过使用电镀形成金属膜127B。最后，研磨并去除形成在绝缘膜126上的阻挡金属127A和金属膜127B以形成平坦表面，该平坦表面使绝缘膜126和导电膜127具有齐平的平面。如上所述，完成了图1所示的配线结构100。
(1-3.摄像元件的构造)
图4示出了根据本公开的实施例的摄像元件(摄像元件1)在垂直方向上的截面构造的示例。图5示出了图4中所示的摄像元件1的示意性构造的示例。摄像元件1是具有第一基板10、第二基板20和第三基板30层叠而成的三维结构的摄像元件。第一基板10包括在半导体基板11上的传感器像素12。传感器像素12执行光电转换。第二基板20包括在半导体基板21上的读出电路22。读出电路22基于从传感器像素12输出的电荷输出图像信号。第三基板30包括在半导体基板31上的逻辑电路32。逻辑电路32处理像素信号。例如，如图6所示，配线结构100适用于接合到第三基板30的第二基板20的接合面附近的配线结构。
如上所述，第一基板10包括在半导体基板11上的多个传感器像素12。多个传感器像素12中的每一个执行光电转换。半导体基板11对应于根据本公开的“第一半导体基板”的具体示例。多个传感器像素12以矩阵形式设置在第一基板10上的像素区域13中。第二基板20包括半导体基板21上的针对每四个传感器像素12的一个读出电路22。读出电路22输出基于从每个传感器像素12输出的电荷的像素信号。半导体基板21对应于根据本公开的“第二半导体基板”的具体示例。第二基板20包括多条沿行方向延伸的像素驱动线23和多条沿列方向延伸的垂直信号线24。第三基板30包括在半导体基板31上的逻辑电路32。逻辑电路32处理像素信号。半导体基板31对应于根据本公开的“第三半导体基板”的具体示例。逻辑电路32例如包括垂直驱动电路33、列信号处理电路34、水平驱动电路35和系统控制电路36。逻辑电路32(具体地，水平驱动电路35)将每个传感器像素12的输出电压Vout输出到外部。在逻辑电路32中，例如，包含硅化物并且通过使用诸如CoSi2和NiSi的Salicide(自对准硅化物)工艺形成的低电阻区域可以形成在与源极电极和漏极电极接触的杂质扩散区域的表面上。
垂直驱动电路33例如依次逐行地选择多个传感器像素12。列信号处理电路34例如对从垂直驱动电路33选择的行中的每个传感器像素12输出的像素信号进行相关双采样(Correlated Double Sampling：CDS)处理。列信号处理电路34执行例如CDS处理，从而提取像素信号的信号电平。列信号处理电路34保持与每个传感器像素12接收到的光量相对应的像素数据。水平驱动电路35例如将列信号处理电路34中保持的多条像素数据依次输出到外部。系统控制电路36控制例如逻辑电路32中的每个块(垂直驱动电路33、列信号处理电路34和水平驱动电路35)的驱动。
图7示出了传感器像素12和读出电路22的示例。下面描述如图7所示的四个传感器像素12共用一个读出电路22的情况。这里，“共用”意味着四个传感器像素12的输出被输入到公共的读出电路22。
每个传感器像素12包括相互同样的组件。在图7中，为了相互区分各个传感器像素12的组件，识别序号(1、2、3或4)被分配给每个传感器像素12的组件的符号的末尾。在各个传感器像素12的组件必须彼此区分的情况下，以下在每个传感器像素12的组件的符号的末尾分配识别序号。然而，在不需要彼此区分各个传感器像素12的组件的情况下，省略每个传感器像素12的组件的符号末尾处的识别序号。
每个传感器像素12包括例如光电二极管PD、电耦合光电二极管PD的传输晶体管TR、以及临时保持从光电二极管PD通过传输晶体管TR输出的电荷的浮动扩散部FD。光电二极管PD执行光电转换以产生与接收光量相对应的电荷。光电二极管PD的阴极电耦合至传输晶体管TR的源极，而光电二极管PD的阳极电耦合至参考电位线(例如，接地)。传输晶体管TR的漏极电耦合至浮动扩散部FD并且传输晶体管TR的栅极电耦合至像素驱动线23。传输晶体管TR例如是CMOS(互补金属氧化物半导体)晶体管。
共用一个读出电路22的各个传感器像素12的浮动扩散部FD彼此电耦合并且电耦合至公共的读出电路22的输入端。读出电路22包括例如复位晶体管RST、选择晶体管SEL和放大晶体管AMP。需要注意的是，可以根据需要省略选择晶体管SEL。复位晶体管RST的源极(读出电路22的输入端)电耦合至浮动扩散部FD并且复位晶体管RST的漏极电耦接至电源线VDD和放大晶体管AMP的漏极。复位晶体管RST的栅极电耦合至像素驱动线23。放大晶体管AMP的源极电耦合至选择晶体管SEL的漏极并且放大晶体管AMP的栅极电耦合至复位晶体管RST的源极。选择晶体管SEL的源极(读出电路22的输出端)电耦合至垂直信号线24，并且选择晶体管SEL的栅极电耦合至像素驱动线23。
在传输晶体管TR导通的情况下，传输晶体管TR将光电二极管PD的电荷传输到浮动扩散部FD。例如，如图4所示，传输晶体管TR的栅极(传输栅极TG)从半导体基板11的表面延伸以贯穿p阱层42至到达PD41的深度。复位晶体管RST将浮动扩散部FD的电位复位为预定电位。在复位晶体管RST导通的情况下，浮动扩散部FD的电位被复位为电源线VDD的电位。选择晶体管SEL控制从读出电路22输出像素信号的时序。放大晶体管AMP产生与浮动扩散部FD中保持的电荷电平对应的电压信号作为像素信号。放大晶体管AMP被包括在源极跟随器型放大器中并且输出电压与光电二极管PD中产生的电荷的电平相对应的像素信号。在选择晶体管SEL导通的情况下，放大晶体管AMP放大浮动扩散部FD的电位并且通过垂直信号线24向列信号处理电路34输出对应于该电位的电压。复位晶体管RST、放大晶体管AMP和选择晶体管SEL例如是CMOS晶体管。
应当注意，如图8所示，选择晶体管SEL可以设置在电源线VDD和放大晶体管AMP之间。在这种情况下，复位晶体管RST的漏极电耦合至电源线VDD和选择晶体管SEL的漏极。选择晶体管SEL的源极电耦合至放大晶体管AMP的漏极并且选择晶体管SEL的栅极电耦合至像素驱动线23。放大晶体管AMP的源极(读出电路22的输出端)与垂直信号线24电耦合并且放大晶体管AMP的栅极电耦合至复位晶体管RST的源极。此外，如图9和图10所示，FD传输晶体管FDG可以设置在复位晶体管RST的源极和放大晶体管AMP的栅极之间。
FD传输晶体管FDG用于切换转换效率。一般来说，在暗处拍摄时，像素信号较小。在基于Q＝CV进行电荷电压转换的情况下，具有更大电容(FD电容C)的浮动扩散部FD将导致在放大晶体管AMP转换为电压的情况下获得更小的V。然而，明亮的地方提供大的像素信号。因此浮动扩散部FD无法接收光电二极管PD的电荷，除非FD电容C大。此外，在由放大晶体管AMP转换为电压的情况下，FD电容C必须大以防止V太大(即，使V变小)。考虑到这些，在FD传输晶体管FDG导通的情况下，FD传输晶体管FDG的栅极电容增大。这导致整个FD容量C变大。同时，在FD传输晶体管FDG截止的情况下，整个FD电容C变小。以此方式，切换FD传输晶体管FDG的导通和截止使得FD电容C能够成为可变的。这使得能够切换转换效率。
图11示出了多个读出电路22和多条垂直信号线24之间的耦合模式的示例。在多个读出电路22在垂直信号线24延伸的方向(例如，列方向)上并排设置的情况下，可以将多条垂直信号线24一一对应地分配用于各个读出电路22。在四个读出电路22在垂直信号线24延伸的方向(例如，列方向)上并排设置的情况下，例如，如图11所示，四个垂直信号线24可以一一对应地分配给各个读出电路22。注意，在图11中，为了区分各个垂直信号线24，在每条垂直信号线24的符号末尾分配识别编号(1、2、3或4)。
接着，参照图4对摄像元件1的垂直方向的截面构造进行说明。如上所述，摄像元件1具有第一基板10、第二基板20和第三基板30依次层叠的构造并且在第一基板10的后表面(光入射面)侧还包括滤色器40和光接收透镜50。滤色器40和光接收透镜50分别为例如为各传感器像素12一一对应地提供。换言之，摄像元件1是背照式摄像元件。
第一基板10包括层叠在半导体基板11的前表面(表面11S1)上的绝缘层46。第一基板10包括绝缘层46作为层间绝缘膜51的一部分。绝缘层46设置在下述的半导体基板11和半导体基板21之间。半导体基板11包括硅基板。半导体基板11例如包括在前表面的一部分和靠近前表面的p阱层42，并且包括在另一个区域(比p阱层42更深的区域)中的与p阱层42不同的导电类型的PD 41。p阱层42包括p型半导体区域。PD 41包括与p阱层42不同的导电类型(特别是n型)的半导体区域。半导体基板11包括p阱层42中的浮动扩散部FD，作为与p阱层42不同的导电类型(具体为n型)的半导体区域。
第一基板10包括用于各传感器像素12的光电二极管PD、传输晶体管TR和浮动扩散部FD。第一基板10具有在半导体基板11的表面11S1侧(光入射面的相反侧或第二基板20侧)的一部分上设置传输晶体管TR和浮动扩散部FD的结构。第一基板10包括将传感器像素12彼此分离的元件分离部43。元件分离部43形成为在半导体基板11的法线方向(与半导体基板11的表面垂直的方向)上延伸。元件分离部43设置在彼此相邻的两个传感器像素12之间。元件分离部43将相邻的传感器像素12彼此电分离。元件分离部43包括例如硅氧化物。元件分离部43例如贯穿半导体基板11。该第一基板10还包括例如p阱层44，p阱层44为元件分离部43的侧表面并与与光电二极管PD侧的表面接触。p阱层44包括不同于光电二极管PD的导电类型(具体地，p型)的半导体区域。第一基板10还包括例如与半导体基板11的后表面(表面11S2或其它表面)接触的固定电荷膜45。固定电荷膜45具有负固定电荷以抑制由半导体基板11的光接收表面侧的界面态引起的暗电流的产生。固定电荷膜45例如使用具有负固定电荷的绝缘膜形成。这种绝缘膜的材料的示例包括氧化铪、氧化锆、氧化铝、氧化钛和氧化钽。由固定电荷膜45感生的电场在半导体基板11的光接收表面侧的界面形成空穴累积层。该空穴累积层抑制了来自界面的电子的产生。滤色器40设置在半导体基板11的背表面侧。滤色器40设置为例如与固定电荷膜45接触并且隔着固定电荷膜45设置在与传感器像素12相对的位置处。光接收透镜50设置为例如与滤色器40接触并且隔着滤色器40和固定电荷膜45设置在与传感器像素12相对的位置处。
第二基板20包括层叠在半导体基板21上的绝缘层52。绝缘层52和第二基板20均包括作为层间绝缘膜51的一部分的绝缘层52。绝缘层52设置在半导体基板21和半导体基板31之间。半导体基板21包括硅基板。第二基板20包括针对每四个传感器像素12的一个读出电路22。第二基板20具有读出电路22设置在半导体基板21的前表面(与第三基板30相对的表面21S1或一个表面)侧的部分上的构造。在半导体基板21的背表面(表面21S2)与半导体基板11的前表面(表面11S1)相对的状态下，第二基板20接合至第一基板10。换言之，第二基板20以面对背的方式接合至第一基板10。第二基板20还包括与半导体基板21同层的绝缘层53。绝缘层53贯穿半导体基板21。第二基板20包括绝缘层53作为层间绝缘膜51的一部分。绝缘层53设置为覆盖后述的贯通配线54的侧表面。
包括第一基板10和第二基板20的层叠体包括层间绝缘膜51和设置在层间绝缘膜51中的贯通配线54。上述层叠体包括针对每个传感器像素12的一个贯通配线54。贯通配线54沿半导体基板21的法线方向延伸并被设置为贯穿层间绝缘膜51的包括绝缘层53的部分。第一基板10和第二基板20通过贯通配线54彼此电气耦合。具体地，贯通配线54与浮动扩散部FD和后述的耦合配线55电耦合。
包括第一基板10和第二基板20的层叠体还包括设置在层间绝缘膜51中的贯通配线47和48(参见下方图12所述)。上述层叠体包括针对各传感器像素12的一个贯通配线47和一个贯通配线48。每个贯通配线47和48沿半导体基底21的法线方向延伸并被设置为贯穿包括绝缘层53的层间绝缘膜51的部分。第一基板10和第二基板20通过贯通配线47和48相互电气耦合。具体地，贯通配线47电耦合至半导体基板11的p阱层42并且电耦合至第二基板20中的配线。贯通配线48电耦合至传输栅极TG和像素驱动线23。
第二基板20例如包括在绝缘层52中的多个耦合部59。多个耦合部59电耦合至读出电路22和半导体基板21。第二基板20还包括例如在绝缘层52上的配线层56。配线层56例如包括绝缘层57和多条像素驱动线23和多条垂直信号线24。在绝缘层57中设置有多条像素驱动线23和多条垂直信号线24。配线层56还包括例如在绝缘层57中的多个耦合配线55。一个耦合配线55是针对每四个传感器像素12设置的。耦合配线55将各自相应的贯通配线54彼此电耦合。贯通配线54电耦合至在共用读出电路22的四个传感器像素12中包含的浮动扩散部FD。在这里，贯通配线54和48的总数大于包含在第一基板10中的传感器像素12的总数，并且是包含在第一基板10中的传感器像素12的总数的两倍。此外，贯通配线54、48、47的总数大于包含在第一基板10中的传感器像素12的总数，并且是包含在第一基板10中的传感器像素12的总数的三倍。
配线层56还包括例如在绝缘层57中的多个焊盘电极58。每个焊盘电极58通过例如使用铜(铜)、钨(W)和铝(铝)等金属形成。每个焊盘电极58从配线层56的表面露出。每个焊盘电极58用于将第二基板20和第三基板30电耦合，并将第二基板20和第三基板30接合在一起。多个焊盘电极58一个一个地例如为了各自对应的像素驱动线23和各自对应的垂直信号线24而设置。这里，焊盘电极58的总数(或焊盘电极58与焊盘电极64(下文所述)之间的接合的总数)小于例如包括在第一基板10中的传感器像素12的总数。
图6示意性地示出了将上述配线结构100应用于摄像元件1的截面构造。例如，在本实施例中，多条垂直信号线24对应于上述配线结构100中的配线112X3和配线112X4并且电源线VSS对应于上述配线结构100中的配线112X2和配线112X5。虽然没有在图4中示出，但是绝缘层57包括如图6中所示的多个绝缘膜151至157。其中的绝缘膜154在并排延伸的电源线VSS和垂直信号线24之间以及多条垂直信号线24的配线之间形成间隙G。露出在配线层56的表面上的各个焊盘电极58对应于上述配线结构100中的导电膜127X1和导电膜127X2。
各个焊盘电极58的一部分(焊盘电极58X1)与地线(配线112X1)电耦合。尽管未示出，地线例如耦合到半导体基板11的p阱或接地(GND)。这使得能够将焊盘电极58X1用作垂直信号线24的层叠方向的屏蔽配线并减少在垂直信号线24中出现的噪声。
此外，作为屏蔽配线的焊盘电极58X1与后述的第三基板30侧上的焊盘电极64X1接合。与通过单独使用焊盘电极58X1形成的屏蔽配线相比，这使得能够降低屏蔽配线的阻抗。另外，用作屏蔽配线的焊盘电极58X1例如与垂直信号线24一样地被设置为垂直延伸穿过像素区域13，并且超过像素区域13的区域端部而终止于像素区域的周边附近。
例如，第三基板30包括层叠在半导体基板31上的层间绝缘膜61。注意，如下所述，第三基板30在前表面上接合至第二基板20。因此，在描述第三基板30中的组件的情况下，要描述的垂直关系与图中的垂直方向相反。半导体基板31包括硅基板。第三基板30具有其中逻辑电路32设置在半导体基板31的前表面(表面31S1)侧的一部分上的构造。第三基板30还包括例如位于层间绝缘膜61上的配线层62。配线层62例如包括绝缘层63和设置在绝缘层63中的多个焊盘电极64(例如焊盘电极64X1和焊盘电极64X2)。多个焊盘电极64电耦合至逻辑电路32。每个焊盘电极64通过使用例如Cu(铜)形成。各焊盘电极64露出于配线层62的表面。各焊盘电极64用以电耦合第二基板20与第三基板30，并将第二基板20与第三基板30接合在一起。另外，焊盘电极64不一定必须是多个焊盘电极。即使一个焊盘电极也能够电耦合至逻辑电路32。第二基板20和第三基板30通过将焊盘电极58和64彼此接合而彼此电耦合。换言之，传输晶体管TR的栅极(传输栅极TG)通过贯通配线54和焊盘电极58和64电耦合至逻辑电路32。第三基材30以半导体基板31的前表面(表面31S1)与半导体基板21的前表面(表面21S1)侧相对的方式接合至第二基材20。换言之，第三基板30以面对面的方式接合至第二基板20。
图12和图13均示出了摄像元件1在水平方向上的截面构造的示例。图12和图13的上侧的图均是示出沿图1中的截面Sec1截取的截面构造的示例的图，图12和图13中的下侧的图均是示出沿图1中的截面Sec2截取的截面构造的图。图12示出了在第二方向H上布置了两组2×2或四个传感器像素12的构造，并且图13示出了在第一方向V和第二方向H上布置了四组2×2或四个传感器像素12的构造。注意，在图12和图13中的各者的上侧的截面视图中，示出了半导体基板11的前表面构造的示例的图叠加在示出沿图1中的截面Sec1截取的截面构造的示例的图上，并且省略了绝缘层46。另外，在图12和图13中的各者的下侧的截面图中，示出了半导体基板21的前表面构造的示例的图叠加在示出沿图1中的截面Sec2截取的截面构造的示例的图上。
如图12和图13所示，多条贯通配线54、多条贯通配线48和多条贯通配线47在第一基板10的平面内在第一方向V(图12的上下方向和图13的左右方向)以条状并排布置。需要注意的是，图12和图13均示出了多条贯通配线54、多条贯通配线48和多条贯通配线47在第一方向V并列成两行的情况。第一方向V与以矩阵布置的多个传感器像素12的两个布置方向(例如，行方向和列方向)中的一个(例如，列方向)平行。在共用读出电路22的四个传感器像素12中，四个浮动扩散部FD例如隔着元件分离部43彼此靠近地设置。在共用读出电路22的四个传感器像素12中，四个传输栅极TG设置为围绕四个浮动扩散部FD并且四个传输栅极TG形成例如环形。
绝缘层53包括多个沿第一方向V延伸的块。半导体基板21沿第一方向V延伸且隔着绝缘层53包括沿与第一方向V正交的第二方向H并排设置的多个岛状块21A。例如，块21A中的每一个设置有多组复位晶体管RST、放大晶体管AMP和选择晶体管SEL。由四个传感器像素12共用的一个读出电路22包括例如在与四个传感器像素12相对的区域中的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。由四个传感器像素12共用的一个读出电路22包括例如绝缘层53的左相邻块21A中的放大晶体管AMP和绝缘层53的右相邻块21A中的复位晶体管RST和选择晶体管SEL。
图14、图15、图16和图17中的每一个示出了摄像元件1在水平平面内的配线布局的示例。图14至图17中的每一个示出了如下情况作为示例：由四个传感器像素12共用的一个读出电路22设置在与四个传感器像素12相对的区域中。图14至图17所示的配线例如设置在配线层56中彼此不同的层中。
例如，如图14中所示，彼此相邻的四个贯通配线54电耦合至耦合配线55。彼此相邻的四个贯通配线54进一步通过耦合配线55和耦合部59电耦合至绝缘层53的左相邻块21A中包括的放大晶体管AMP的栅极和绝缘层53的右相邻块21A中包括的复位晶体管RST的栅极，例如，如图14所示。
电源线VDD例如如图15所示地设置在与在第二方向H上并排设置的读出电路22相对的位置处。例如如图15所示，电源线VDD通过耦合部59电耦合至在第二方向H上并排设置的每个读出电路22的放大晶体管AMP的漏极和复位晶体管RST的漏极。例如如图15所示，两条像素驱动线23设置在与在第二方向H上并排设置的读出电路22相对的位置处。例如如图15所示，像素驱动线23中的一条(第二控制线)为与沿第二方向H并排设置的每个读出电路22的复位晶体管RST的栅极电耦合的配线RSTG。例如如图15所示，像素驱动线23中的另一条(第三控制线)为与第二方向H上并排设置的各读出电路22的选择晶体管SEL的栅极电耦合的配线SELG。例如如图15所示，在每个读出电路22中，放大晶体管AMP的源极和选择晶体管SEL的漏极通过配线25彼此电耦合。
例如如图16所示，两条电源线VSS设置在与在第二方向H上并排设置的读出电路22相对的位置处。例如如图16所示，每条电源线VSS在与在第二方向H上并排设置的各个传感器像素12相对的位置处电耦合至多条贯通配线47。例如如图16所示，四个像素驱动线23布置在与在第二方向H上并排设置的读出电路22相对的位置处。例如如图16所示，四个像素驱动线23中的每一个是与在第二方向H上并排设置的读出电路22中的每一个对应的四个传感器像素12中的一个传感器像素12的贯通配线48电耦合的配线TRG。换言之，四条像素驱动线23(第一控制线)均电耦合至沿第二方向H并排设置的每个传感器像素12的传输晶体管TR的栅极(传输栅极TG)。在图16中，为了将配线TRG彼此区分，将标识符(1、2、3或4)分配给配线TRG中的每一个的末端。
如图17所示，垂直信号线24布置在与在第一方向V上并排设置的读出电路22相对的位置处。例如如图17所示，垂直信号线24(输出线)电耦合至在第一方向V上并排设置的每个读出电路22的输出端(放大晶体管AMP的源极)。
(1-4.摄像元件的制造方法)
接下来，将说明摄像元件1的制造方法。图18A至图18G中的每一个均示出了摄像元件1的制造工艺的示例。
首先，在半导体基板11上形成p阱层42、元件分离部43和p阱层44。接着，在半导体基板11上形成光电二极管PD、传输晶体管TR和浮动扩散部FD(图18A)。这就形成了在半导体基板11上的传感器像素12。在这种情况下，优选地防止通过Salicide工艺的例如CoSi2和NiSi等具有低耐热性的材料被用作用于传感器像素12的电极材料。相反，优选地使用具有高耐热性的材料作为要用于传感器像素12的电极材料。具有高耐热性的材料的示例包括多晶硅。然后，在半导体基板11上形成绝缘层46(图18A)。这样，形成第一基板10。
接着，将半导体基板21接合在第一基板10(绝缘层46B)上(图18B)。然后，根据需要使半导体基板21变薄。在此情况下，半导体基板21的厚度被设置为形成读出电路22所需的薄膜厚度。半导体基板21的厚度通常约为几百nm。然而，根据读出电路22的概念，也可使用FD(完全耗尽)型。在这种情况下，半导体基板21可以具有几nm到几μm范围内的厚度。
随后，在与半导体基底21相同的层中形成绝缘层53(图18C)。例如，绝缘层53形成在与浮动扩散部FD相对的位置处。例如，在半导体基板21中形成贯穿半导体基板21的狭缝(开口21H)，以将半导体基板21分离成多个块21A。然后，形成绝缘层53以填充该狭缝。然后，包括放大晶体管AMP等的读出电路22形成在半导体基板21的每个块21A中(图18C)。在这种情况下，在使用具有高耐热性的金属材料作为传感器像素12的电极材料的情况下，可以通过热氧化形成读出电路22的栅极绝缘膜。
接着，在半导体基板21上形成绝缘层52。这样，就形成了包括绝缘层46、52、53的层间绝缘膜51。随后，在层间绝缘膜51(图18D)中形成通孔51A和51B。具体地，延伸穿过绝缘层52的通孔51B形成在绝缘层52的与读出电路22相对的部分中。另外，延伸穿过层间绝缘膜51的通孔51A形成在层间绝缘膜51的与浮动扩散部FD相对的部分中(即，与绝缘层53相对的部分)。
随后，用导电材料填充通孔51A和51B，使在通孔51A中形成贯通配线54，并在通孔51B中形成耦合部59(图18E)。此外，在绝缘层52上形成将贯通配线54和耦合部59彼此电耦合的耦合配线55(图18E)。然后，在绝缘层52上形成配线层56(图18F)。这样，就形成了第二基板20。
接下来，以半导体基板21的前表面与半导体基板31的前表面侧相对的方式将第二基板20接合至第三基板30(图18G)。逻辑电路32和配线层62形成在第三基板30上。在这种情况下，第二基板20的焊盘电极58和第三基板30的焊盘电极64相互接合，从而使第二基板20和第三基板30彼此电耦合。这样，摄像元件1被制造。
(1-5.作用和效果)
在根据本实施例的配线结构100和应用该配线结构100的摄像元件1中，绝缘膜123和绝缘膜124依次层叠在包括沿一个方向(例如，Y轴方向)延伸的多条配线(例如，配线112X1到配线112X6)的配线层112上。绝缘膜123例如在相邻配线112X2与配线112X3之间、相邻配线112X3与配线112X4之间、相邻配线112X4与配线112X5之间形成相应的间隙G。绝缘膜124具有平坦的表面。此外，导电膜127隔着绝缘膜123和绝缘膜124设置在与多条配线112X1至112X6的至少一部分(例如，配线之间具有间隙G的配线112X2、配线112X3和配线112X4)正对的位置处。这使得能够将配线结构100应用到摄像元件1的第二基板20与第三基板30的接合面及其附近的配线结构。具体地，可以使用导电膜127作为用于第二基板20和第三基板30之间的Cu-Cu接合的焊盘电极58。下面将说明这一点。
如上所述，近年来，随着制造更精细的半导体集成电路元件，元件之间的间隔和连接元件的配线之间的间隔在半导体装置中变得更窄。配线间的电容(寄生电容)有增大的趋势。因此，在典型的半导体设备中，层叠方向的配线通过使用低k材料进行电绝缘并且在并排设置的配线之间设置有间隙以减小配线之间的寄生电容。在这样的半导体设备中，在包含用于形成间隙的低k材料的绝缘膜的位于间隙的上方的表面上形成有凹凸。
在将作为三维耦合技术之一的混合接合技术应用于如上所述的半导体装置的情况下，在配线之间具有间隙的配线层正上方，间隙上方的台阶差使得晶片上晶片(WoW)的接合性显著劣化。提高WoW接合性的可能的方法是执行平坦化绝缘膜的表面的处理，但是难以将包括低k材料的绝缘膜的表面平坦化至足以实现WoW接合。
相反，在本实施例中，具有平坦表面的绝缘膜124设置绝缘膜123上，绝缘膜123在沿一个方向延伸的多条配线112X1至112X6的配线之间形成有间隙G，并且可用于WoW接合的导电膜127隔着绝缘膜123和绝缘膜124形成。导电膜127被形成为嵌入在层叠在绝缘膜124上的绝缘膜126中，并且导电膜127和绝缘膜126能够形成用于WoW接合的平面。这使得能够在例如具有三维结构的摄像元件1中在垂直延伸例如穿过像素区域13的多条垂直信号线24的配线之间形成间隙G，并且在多条垂直信号线24的正上方形成用于Cu-Cu接合的焊盘电极58。
如上所述，在根据本实施例的摄像元件1中，可以减小垂直延伸穿过像素区域13的多条垂直信号线24的配线之间的配线电容。另外，能够在例如在配线之间具有间隙G的垂直信号线24的正上方形成用于Cu-Cu接合的焊盘电极58，而在它们之间不插入任何其他配线层。例如，因此能够减小在半导体基板21等的法线方向上延伸的贯通配线47和48的长度。这使得能够减少贯通配线47和48之间的配线电容。
此外，在本实施例中，用于与第三基板30的Cu-Cu接合的焊盘电极58中的一个(例如，焊盘电极58X1)电耦合至地线，该地线耦合至半导体基板11的p阱或接地(GND)。这使得能够针对垂直信号线24的层叠方向提供具有屏蔽配线功能的焊盘电极58X1。因此，在垂直信号线24中出现的噪声被降低并且能够提高例如摄像元件1的图像质量。
另外，通过使用用于Cu-Cu接合的焊盘电极58X1作为屏蔽配线，还使得能够使用与焊盘电极58X1连接的第三基板30侧的焊盘电极64X1作为用于垂直信号线24的层叠方向的屏蔽配线。这使得能够降低屏蔽配线的阻抗。因此，能够进一步降低垂直信号线24中出现的噪声。
下面描述了变形例1到14。需要注意的是，以下说明用相同的标记表示与上述实施例中的相同组件的标记，并适当地省略对它们的说明。
<2.变形例>
(2-1.变形例1)
图19A至图19K分别示出了根据本发明的配线结构(配线结构100A)的制造步骤的变形例(变形例1)。
首先，如上述实施例所述，形成在112X2和配线112X3之间、配线112X3和配线112X4之间、配线112X4和配线112X5之间形成间隙G的绝缘膜123(图3E)，并且然后，如图19A的截面图(A)和平面图(B)所示，在绝缘膜123上的与配线112X1正对的位置通过微影技术将具有大于或等于配线112X1的配线宽度的开口的抗蚀剂膜132图案化。
随后，如图19B所示，对从抗蚀剂膜132露出的配线112X1的顶部、绝缘膜123和绝缘膜122的一部分进行干法刻蚀以形成开口H5。例如，通过灰化去除抗蚀剂膜132。接下来，如图19C所示，通过使用例如CVD方法在开口H5中和绝缘膜123上形成包括例如SiOx并具有50nm至2μm的膜厚度的绝缘膜124，并如图19D所示，通过使用例如CMP方法研磨绝缘膜124，并且其表面被平坦化。
随后，如图19E中所示，通过使用类似于上述实施例的方法在绝缘膜124上形成绝缘膜125和绝缘膜126，然后例如通过光刻技术在绝缘膜126上图案化抗蚀剂膜133。抗蚀剂膜133在正对着配线112X1到配线112X4的位置处以及配线112X6的上方具有开口。
接下来，如图19F所示，绝缘膜126和绝缘膜125的一部分经受例如干法刻蚀以形成开口H6，然后通过灰化除去抗蚀剂膜133。接着，如图19G中所示，例如通过光刻技术在开口H6中在绝缘膜125和绝缘膜126上对在与配线112X1相对的位置处具有开口的抗蚀剂膜134进行图案化。随后，如图19H中所示，蚀刻配线112X1上的绝缘膜122至绝缘膜125以形成开口H7。
随后，如图19I所示，例如，通过灰化去除抗蚀剂膜134，然后如图19J所示，例如通过干法刻蚀去除在开口H7中露出的绝缘膜121，从而露出配线112X1的表面。接下来，通过使用例如溅射在开口H6和开口H7的侧表面和底表面上形成阻挡金属127A，然后通过使用例如电镀在开口H6和开口H7中形成金属膜127B。最后，研磨在绝缘膜126上形成的阻挡金属127A和金属膜127B。如上所述，完成图19K中所示的配线结构100A，其不包括在电耦合配线112X1和导电膜127的耦合部周围含有低介电常数材料(低k材料)的绝缘膜123。
通常，在如图1所示的开口形成用于电耦合下层的配线(配线112X1)和上层的配线(导电膜127)的情况下，作为开口工艺后的后处理，去除残留的抗蚀剂膜的灰化步骤是在常温条件下进行的。
顺便提及，如图4所示的摄像元件1包括用于第二基板20和第三基板30之间的Cu-Cu接合的焊盘电极58和64，焊盘电极的尺寸为数个μm。从成本来看，光刻步骤要求选择长波长光源的曝光装置。在选择用于长波长光源的曝光装置的情况下，需要厚度更大的抗蚀剂膜。在这种情况下，例如，在干法蚀刻之后的去除抗蚀剂膜的步骤中要求在200℃或更高的气氛中的灰化。
如图1中的配线结构，在包括低介电常数材料(低k材料)的绝缘膜123露出在开口(在开口中形成有电耦合配线112X1和导电膜127X1的耦合部)中的情况下，要求如上所述的高温条件的灰化导致绝缘膜123的一部分具有例如图20所示的弯曲形状。这是在高温灰化切割在绝缘膜123中包含的低介电常数材料(低k材料)的甲基(Si-CHx)并且通过随后的湿处理进一步加速膜的衰退的情况下产生的现象。
在这种状态下在开口H7中的阻挡金属127A的形成会使在弯曲形状部分中的阻挡金属127A的覆盖性劣化，并且使屏障特性劣化。若在屏障特性劣化的情况下嵌入包括例如铜(Cu)的金属膜127B，则铜更容易在绝缘膜中扩散，并且例如关于TDDB(时间依赖性电介质崩溃)的担忧提高。此外，在变形的弯曲形状部分中，金属膜127B更容易以不良的方式嵌入。例如，这可能导致配线之间的导电性不良等。
相反，在本变形例中，预先去除电耦合配线112x1和导电膜127的开口H7周围的绝缘膜123，并且包括例如SiOx的绝缘膜124被嵌入，其具有比包含低介电常数材料(低k材料)的绝缘膜123更高的耐灰化性。这使得能够形成具有所需形状的开口H7。这使得能够提高图19K中所示的配线结构100A和应用配线结构100A的摄像装置1的制造产率和电气可靠性。
(2-2.变形例2)
图21A至图21F中的每一个示出了根据本公开的配线结构(配线结构100B)的制造步骤的变形例(变形例2)。
首先，与上述实施例相同，将绝缘膜124的表面平坦化，然后依次形成绝缘膜125和绝缘膜126(图3G)。接着，与上述变形例1相同，对绝缘膜126和绝缘膜125的部分进行蚀刻以形成开口H6，然后例如通过光刻技术在开口H6中和绝缘膜126上对在与配线112X1正对的位置处具有开口的抗蚀剂膜134进行图案化。如图21A所示，配线112X1上的绝缘膜123至绝缘膜126被蚀刻以形成开口H7。
接着，如图21B所示，例如通过常温灰化去除抗蚀剂膜134。在抗蚀剂膜134形成得较厚的情况下，例如，如图21B所示，具有大的形成面积的抗蚀剂膜134有时会部分地残留。随后，如图21C所示，例如通过使用例如ALD方法在残留的抗蚀剂膜134、绝缘膜126的上表面以及开口H6和开口H7的侧表面和底表面上形成包括例如SiOx的保护膜128。应当注意，保护膜128可以包括任何绝缘材料，只要该绝缘材料具有抗灰化性即可。作为保护膜128的材料，除了SiOx以外，例如还可以使用SiN、SiCN等。
接下来，如图21D所示，例如通过回蚀整个表面来去除形成在上表面上的保护膜128。随后，如图21E所示，通过高温灰化去除残留在外周端部及其附近的抗蚀剂膜134，并且去除在开口H7中露出的绝缘膜121和绝缘膜122。在这种情况下，开口H7中的包括低介电常数材料(低k材料)的绝缘膜123被保护膜128覆盖，防止了如上所述的绝缘膜123的后退。
接下来，通过使用例如溅射在开口H6和开口H7的侧表面和底表面上形成阻挡金属127A，然后通过使用例如电镀在开口H6和开口H7中形成金属膜127B。最后，研磨形成在绝缘膜126上的阻挡金属127A和金属膜127B。最后，研磨形成在绝缘膜126上的阻挡金属127A和金属膜127B。如上所述，完成了如图21F所示的配线结构100B，该配线结构100B包括在将配线112X1和导电膜127电耦合的耦合部周围的保护膜128。这能够提高在上述变形例1中应用的配线结构100B和使用配线结构100B的摄像元件1的制造产率和电气可靠性。
(2-3.变形例3)
图22A至图22H中的每个说明了根据本公开的配线结构(配线结构100C)的制造步骤的变形例(变形例3)。
首先，如上述实施例所述，在直至形成至绝缘膜124后，将绝缘膜124的表面平坦化(图3G)。随后，如图22A所示，如上述变形例1中，通过光刻技术在绝缘膜124上的与配线112X1正对的位置处形成具有开口的抗蚀剂膜135。
接下来，如图22B所示，蚀刻配线112X1上的绝缘膜121至绝缘膜124以形成开口H8，然后通过灰化去除抗蚀剂膜135。在这种情况下，在室温下进行灰化，并且包含低介电常数材料(低k材料)的绝缘膜123不会因此后退。随后，如图22C所示，使用例如溅射在开口H8的侧表面和底表面和绝缘膜124上形成阻挡金属129A，然后使用例如CVD或溅射在开口H68中和阻挡金属129A上形成包括钨(W)的金属膜129B。
接下来，如图22D所示，例如通过CMP研磨并去除绝缘膜124上的阻挡金属129A和金属膜129B。由此形成电耦合配线112X1和导电膜127的耦合部(通孔129)。随后，如图22E所示，例如，例如采用CVD方法在绝缘膜124和通孔129上形成绝缘膜125和绝缘膜126，然后如图22F所示，例如通过光刻技术在绝缘膜126上图案化抗蚀剂膜136。抗蚀剂膜136在正对配线112X1到配线112X4的位置以及配线112X6的上方具有开口。
接下来，如图22G所示，通过干法刻蚀形成开口9。开口9延伸穿过绝缘膜126和绝缘膜125并露出通孔129。随后，如图22H所示，包含阻挡金属127A和金属膜127B的导电膜127(导电膜127X1和127X2)通过使用与上述变形例2类似的方法形成。如上所述，完成了配线结构100C，其中配线112X1和导电膜127通过包括钨(W)的通孔129电耦合。这能够提高在上述变形例1中应用的配线结构100C和使用配线结构100C的摄像元件1的制造产率和电气可靠性。
另外，在本变形例中，与根据上述实施例的配线结构100A不同，配线线112X1、导电膜127和耦合部(通孔129)不是同时形成的。然而，耦合部(通孔129)通过使用钨(W)形成。这使得能够省略用于防止铜(Cu)的扩散的绝缘膜的形成。具有防止铜扩散特性的绝缘膜是具有例如5.0或更大的相对介电常数的相对高介电常数膜。这会增大有效介电常数。相比之下，在本变形例中，可以在不增大有效介电常数的情况下形成配线结构100C。
(2-4.变形例4)
图23A至图23G中的每一个示出了根据本公开的配线结构(配线结构100D)的制造步骤的变形例(变形例4)。
首先，如图23A所示，对配线112X1上的绝缘膜121至绝缘膜124进行蚀刻以形成开口H8，然后如上述变形例3那样通过常温灰化除去抗蚀剂膜135。随后，如图23B所示，通过使用例如溅射在开口H8的侧表面和底表面以及绝缘膜124上形成阻挡金属130A，然后，在开口H8中以及在阻挡金属130A上，例如通过电镀法形成包含例如铜(Cu)的金属膜130B。
接下来，如图23C所示，例如通过CMP研磨并去除绝缘膜124上的阻挡金属130A和金属膜130B。这形成将配线112X1和导电膜127电耦合的通孔130。随后，如图23D所示，例如，以CVD方法在绝缘膜124和通孔130上依次形成绝缘膜141、绝缘膜125和绝缘膜126。绝缘膜141用于防止铜(Cu)的扩散。绝缘膜141例如具有5.0或更大的相对介电常数(k)。绝缘膜141通过使用例如硅氮化物(SiNx)或SiCxNy等形成。
随后，如图23E所示，例如通过光刻技术在绝缘膜126上将抗蚀剂膜137图案化。抗蚀剂膜137在正对配线112X1到配线112X4的位置以及配线112X6的上方具有开口。接下来，如图23F所示，例如通过干法刻蚀形成开口9。开口9延伸穿过绝缘膜126、绝缘膜125和绝缘膜141并露出通孔130。
随后，如图23G所示，包括阻挡金属127A和金属膜127B的导电膜127(导电膜127X1和127X2)通过使用与上述变形例2相似的方法形成。如上所述，在灰化时不导致包含低介电常数材料(低k材料)的绝缘膜123后退的情况下完成了配线112X1和导电膜127电耦合的配线结构100D。这能够提高在上述变形例1中应用的配线结构100D和使用配线结构100D的摄像元件1的制造产率和电气可靠性。
(2-5.变形例5)
图24示出了根据上述本实施例的变形例(变形例5)的摄像元件(摄像元件1)在垂直方向上的截面构造的示例。在本变形例中，传输晶体管TR包括平面传输栅极TG。因此，传输栅极TG不贯通p阱层42，而是仅形成在半导体基板11的前表面上。即使在将平面传输栅极TG用于传输晶体管TR的情况下，摄像元件1也具有与上述实施例类似的效果。
(2-6.变形例6)
图25示出了根据上述本实施例的变形例(变形例6)的摄像元件(摄像头设备1)在垂直方向上的截面构造的示例。在本变形例中，第二基板20和第三基板30在与第一基板10上的周边区域14相对的区域中被电耦合。周边区域14对应于第一基板10的边框区域并且设置在像素区域13的外围。在本变形例中，第二基板20在与周边区域14相对的区域包括多个焊盘电极58，第三基板30在与周边区域14相对的区域中包括多个焊盘电极64。通过将焊盘电极58和64彼此接合，第二基板20和第三基板30彼此电耦合。焊盘电极58和64设置在与周边区域14相对的区域中。
以这种方式，在本变形例中，通过将焊盘电极58和64彼此接合，第二基板20和第三基板30彼此电耦合。焊盘电极58和64设置在与周边区域14相对的区域中。与焊盘电极58和64在与像素区域13相对的区域中彼此接合的情况相比，这能够降低阻碍一个像素的面积微小化的可能性。因此，除了上述实施例的效果之外，还能够提供具有三层结构的摄像元件1，其不阻碍一个像素具有更小的面积，同时保持与现有芯片尺寸相等的芯片尺寸。
(2-7.变形例7)
图26示出了根据上述本实施例的变形例(变形例7)的摄像元件(摄像头设备1)在垂直方向上的截面构造的示例。图27示出了根据上述本实施例的变形例(变形例7)的摄像元件(摄像元件1)在垂直方向上的截面构造的另一个示例。图26和图27的上侧的图是沿图1中的截面Sec1截取的截面构造的变形例，并且图26的下侧的图是沿图1中的截面Sec2截取的截面构造的变形例。需要注意的是，示出图1中的半导体基板11的前表面构造的变形例的图叠加在示出沿图1中的截面Sec1截取的截面构造的变形例的图上，并且在图26和图27各自的上侧的截面图中省略了绝缘层46。另外，示出半导体基板21的前表面构造的变形例的图叠加在图26和图27的下侧的示出沿图1中的截面Sec2截取的截面构造的变形例的图上。
如图26和图27所示，多条贯通配线54、多条贯通配线48以及贯通配线47(图中布置的多个点)在第一基板10的平面内沿第一方向V(图26和图27中的左/右方向)以条形并排布置。需要注意的是，图26和图27中的各者图示了如下情况作为示例：多条贯通配线54、多条贯通配线48以及多条贯通配线47在第一方向V上并排布置为两行。在共用读出电路22的四个传感器像素12中，四个浮动扩散部FD例如隔着元件分离部43彼此靠近布置。在共用读出电路22的四个传感器像素12中，四个传输栅极TG(TG1、TG2、TG3和TG4)被布置成围绕四个浮动扩散部FD，并且四个传输栅极TG形成例如环形形状。
绝缘层53包括在第一方向V上延伸的多个块。半导体基板21在第一方向V上延伸，并包括隔着绝缘层53在与第一方向V正交的第二方向H上并排布置的多个岛状块21A。块21A中的每一个例如设置有复位晶体管RST、放大晶体管AMP和选择晶体管SEL。由四个传感器像素12共用的一个读出电路22例如不被布置成与四个传感器像素12正对，而是被布置成在第二方向H上偏移。
在图26中，四个传感器像素12共用的一个读出电路22包括复位晶体管RST、放大晶体管AMP和选择晶体管SEL，其位于第二基板20上的通过沿第二方向H偏移与四个传感器像素12相对的区域而获得的区域中。由四个传感器像素12共用的一个读出电路22例如包括一个块21A中的放大晶体管AMP、复位晶体管RST和选择晶体管SEL。
在图27中，四个传感器像素12共用的一个读出电路22包括复位晶体管RST、放大晶体管AMP、选择晶体管SEL和FD传输晶体管FDG，其位于第二基板20上的通过沿第二方向H偏移与四个传感器像素12相对的区域而获得的区域中。四个传感器像素12共用的一个读出电路22包括例如在一个块21A中的放大晶体管AMP、复位晶体管RST、选择晶体管SEL和FD传输晶体管FDG。
在本变形例中，例如，由四个传感器像素12共用的一个读出电路22未被布置成与四个传感器像素12正对，而是被布置成在第二方向H上从与四个传感器像素12正对的位置偏移。在这种情况下，能够缩短配线25，或者能够省略配线25，并且使得放大晶体管AMP的源极和选择晶体管SEL的漏极包括共用的杂质区域。结果，能够减小读出电路22的尺寸或增大读出电路22中的其它组件的尺寸。
(2-8.变形例8)
图28示出了根据上本实施例的变形例(变形例8)的摄像元件(摄像元件1)在水平方向上截面构造的示例。图28示出了图14中截面构造的变形例。
在本变形例中，半导体基板21包括在第一方向V和第二方向H上隔着绝缘层53并列设置的多个岛状块21A。每个块21A例如设置有一组复位晶体管RST、放大晶体管AMP和选择晶体管SEL。在这种情况下，能够使绝缘层53抑制彼此相邻的读出电路22之间的串扰，从而能够抑制由于再现图像的分辨率降低和混色引起的图像质量劣化。
(2-9.变形例9)
图29示出了根据上本实施例的变形例(变形例9)的摄像元件(摄像元件1)在水平方向上的截面构造的示例。图29示出了图28中的截面构造的变形例。
在本变形例中，由四个传感器像素12共用的一个读出电路22未被布置成例如与四个传感器像素12正对，而是被布置成在第一方向V上偏移。此外，在本变形例中，与变形例8中相同，半导体基板21包括多个岛状块21A，这些岛状块21A在第一方向V和第二方向H上隔着绝缘层53并排布置。块21A中的每一个例如设置有一组复位晶体管RST、放大晶体管AMP和选择晶体管SEL。在本变形例中，多条贯通配线47和多条贯通配线54在第二方向H上进一步均匀布置。具体地说，多条贯通配线47布置在共用某读出电路22的四个贯通配线54与共用在H方向上邻接于所述某特定读出电路22的另一读出电路22的四个贯通配线54之间。在这种情况下，能够致使绝缘层53和贯通配线47抑制彼此相邻的读出电路22之间的串扰，使得能够抑制由于再现图像上的分辨率和颜色混合的降低而导致的图像质量劣化。
(2-10.变形例10)
图30示出了根据本实施例的变形例(变形例10)的摄像元件(摄像元件1)在水平方向上截面构造的示例。图30示出了图12中的截面结构的变形例。
在本变形例中，第一基板10包括针对各传感器像素12的光电二极管PD和传输晶体管TR，并且在四个传感器像素12之间共用浮动扩散部FD。因此，在本变形例中，为每四个传感器像素12设置贯通配线54。
在布置在矩阵中的多个传感器像素12中，为了方便起见，将与共用一个浮动扩散部FD的四个传感器像素12对应的单位区域在第一方向V上偏移一个传感器像素12而获得的区域所对应的四个传感器像素12称为四个传感器像素12A。在这种情况下，在本变形例中，第一基板10共用四个传感器像素12A之间的贯通配线47。因此，在本变形例中，为每四个传感器像素12A设置一个贯通配线47。
在本变形例中，第一基板10包括为各个传感器像素12分离光电二极管PD和传输晶体管TR的元件分离部43。从半导体基板11的法线方向看，元件分离部43没有完全包围传感器像素12。元件分离部43在浮动扩散部FD(贯通配线54)附近以及贯通配线47附近具有间隙(未成形区域)。间隙允许四个传感器像素12共用一个贯通配线54并允许四个传感器像素12A共用一个贯通配线47。在本变形例中，第二基板20包括用于每四个传感器像素12的读出电路22。四个传感器像素12共用浮动扩散部FD。
图31示出了根据本变形例的摄像元件1在水平方向上的截面构造的另一个示例。图31示出了图28中截面构造的变形例。在本变形例中，第一基板10包括用于每个传感器像素12的光电二极管PD和传输晶体管TR，并且在四个传感器像素12之间共用浮动扩散部FD。此外，第一基板10包括分离用于各个传感器像素12的光电二极管PD和传输晶体管TR的元件分离部43。
图32示出了根据本变形例的摄像元件1在水平方向上的截面构造的另一个示例。图32示出了图29中截面构造的变形例。在本变形例中，第一基板10包括用于每个传感器像素12的光电二极管PD和传输晶体管TR，并且在四个传感器像素12之间共用浮动扩散部FD。此外，第一基板10包括分离用于各个传感器像素12的光电二极管PD和传输晶体管TR的元件分离部43。
(2-11.变形例11)
图33示出了根据本实施例和上述变形例5至6的变形例(变形例11)的摄像元件(摄像元件1)的电路构造的示例。根据本变形例的摄像元件1是安装有列并行ADC的CMOS图像传感器。
如图33所示，根据本变形例的摄像元件1除了将多个传感器像素12二维形成矩阵(矩阵形状)的像素区域13之外，还包括垂直驱动电路33、列信号处理电路34、参考电压供给部38、水平驱动电路35、水平输出线37和系统控制电路36。所述多个传感器像素12中的每一个都包括光电转换部。
在该系统构造中，基于主时钟MCK，系统控制电路36产生作为垂直驱动信号33、列信号处理电路34、参考电压供给部38、水平驱动电路35等的操作基准的时钟信号或控制信号等，并将时钟信号或控制信号等提供给垂直驱动电路33、列信号处理电路34、参考电压供给部38、水平驱动电路35等。
此外，垂直驱动电路33与像素区域13的每个传感器像素12一起形成在第一基板10上，并且甚至进一步形成在上面形成有读出电路22的第二基板20上。列信号处理电路34、参考电压供给部38、水平驱动电路35、水平驱动电路35、水平输出线37、系统控制电路36形成在第三基板30上。
尽管这里没有图示，例如能够使用除了包含光电二极管PD外还包含传输晶体管TR的组件作为传感器像素12，传输晶体管TR将通过光电二极管PD的光电转换获得的电荷传输到浮动扩散部FD。此外，尽管这里没有示出，作为读出电路22，例如可以使用具有三晶体管构造的部件，其中包括控制浮动扩散部FD的电位的复位晶体管RST、输出与浮动扩散部FD的电位相对应的信号的放大晶体管AMP以及用于选择像素的选择晶体管SEL。
在像素区域13中，传感器像素12是二维设置的。关于这个m行和n列像素构造，像素驱动线23连接到各自的行，并且垂直信号线24连接到各自的列。多条像素驱动线23中的每一端耦合至垂直驱动电路33的行的相应输出端。垂直驱动电路33包括移位寄存器等，并通过多条像素驱动线23控制像素区域13的行地址和行扫描。
列信号处理电路34包括例如为像素区域13的各个像素列或各个垂直信号线24设置的ADC(模数转换电路)34-1至34-m。列信号处理电路34将从像素区域13的各个传感器像素12逐列输出的模拟信号转换为数字信号，并输出数字信号。
参考电压供给部38例如包括DAC(数模转换电路)38A作为产生所谓斜坡(RAMP)波形的参考电压Vref的装置，该波形具有随着时间的推移以倾斜方式变化的电平。需要注意的是，产生斜坡波形的参考电压Vref的装置并不限于DAC 38A。
在系统控制电路36提供的控制信号CS1的控制下，DAC 38A基于从系统控制电路36提供的时钟CK产生斜坡波形的参考电压Vref，并将产生的参考电压Vref提供给列信号处理电路34的ADC 34-1到34-m中的每一个。
需要注意的是，ADC 34-1至34-m中的每一个被构造为选择性地执行对应于正常帧速率模式和高速帧速率模式中的各个操作模式的AD转换操作，逐行扫描系统中的正常帧速率模式用于读取所有传感器像素12的信息，与正常帧速率模式相比，高速帧速率模式用于将传感器像素12的曝光时间设置为l/N以将帧速率增加N倍(例如，两倍)。操作模式之间的这种切换是根据由系统控制电路36提供的控制信号CS2和CS3所执行的控制来执行的。此外，从外部系统控制器(未示出)向系统控制电路36提供用于切换正常帧速率模式和高速帧速率模式的各个操作模式的指令信息。
所有ADC 34-1至34-m具有相同的构造。这里以ADC 34-m为例进行说明。ADC 34-m包括比较器34A、例如作为计数装置的上/下计数器(在图中称为U/D CNT)34B、传输开关34C和存储器34D。
比较器34A比较与从像素区域13的第n列中的每个传感器像素12输出的信号对应的垂直信号线24的信号电压Vx和从参考电压供给部38提供的斜坡波形的参考电压Vref。例如，在参考电压Vref大于信号电压Vx的情况下，输出Vco进入“H”电平。在参考电压Vref为信号电压Vx或更小的情况下，输出电压Vco进入“L”电平。
上/下计数器34B是异步计数器。在由系统控制电路36提供的控制信号CS2的控制下，上/下计数器34B与DAC 18A同时地被提供有来自系统控制电路36的时钟CK。上/下计数器34B与时钟CK同步地执行下(DOWN)计数或上(UP)计数，从而在比较器34A中测量从比较操作开始到比较操作结束的比较周期。
具体地说，在来自一个传感器像素12的信号的读取操作中，在第一次读取操作时在正常帧速率模式下执行下计数，从而测量第一次读取时的比较时间。在第二次读取操作时执行上计数，从而测量第二次读取时的比较时间。
同时，当在高速帧速率模式下，保持特定行中的传感器像素12的计数结果，随后，在从前一个计数结果起的第一次读取操作时对下一行中的传感器像素12进行下计数，从而测量第一次读取时的比较时间。在第二次读取操作时执行上计数，从而测量第二次读取时的比较时间。
在系统控制电路36提供的控制信号CS3的控制下，在传感器像素12的上/下计数器34B的计数操作完成后，在正常帧速率模式下传输开关导通(闭合)，并将上/下计数器34B的计数结果传输到存储器34D。
同时，例如，在N＝2的高速帧率中，在特定行中的传感器像素12的上/下计数器34B的计数操作完成时，传输开关34C保持断开(开路)，随后在下一行中的传感器像素12的上/下计数器34B的计数操作完成时导通。传输开关34C将垂直两个像素的上/下计数器34B的计数结果传输到存储器34D。
这样，通过垂直信号线24从像素区域13的各个传感器像素12提供给各个列的模拟信号通过ADC 34-1到34-m中的比较器34A和上/下计数器34B的相应操作被转换为N位数字信号并存储在存储器34D中。
水平驱动电路35包括移位寄存器等并且控制列信号处理电路34中的ADC 34-1至34-m的列地址和列扫描。在水平驱动电路35的控制下，在各个ADC 34-1至34-m中经过AD转换的N位数字信号被依次读出到水平输出线37，并通过水平输出线37输出作为摄像数据。
应当注意，除了上述组件之外，还可以设置对通过水平输出线37输出的摄像数据执行各种信号处理的电路等，因为与本公开没有直接关系所以没有特别说明。
在根据具有上述结构的本变形例的安装有列并行ADC的摄像元件1中，可以通过传输开关34C选择性地将上/下计数器34B的计数结果传输到存储器34D。这使得能够独立地控制上/下计数器34B的计数操作和上/下计数器34B的计数结果向水平输出线37的读取操作。
(2-12.变形例12)
图34示出了其中图33中的摄像元件包括层叠的三个基板(第一基板10、第二基板20和第三基板30)的示例。在本变形例中，像素区域13形成在第一基板10的中间部分。垂直驱动电路33形成在像素区域13的周围。形成了包括多个传感器像素12的像素区域13。此外，读出电路区域15形成在第二基板20的中间部。垂直驱动电路33形成在读出电路区域15的周围。读出电路区域15包括多个读出电路22。在第三基板30中，形成列信号处理电路34、水平驱动电路35、系统控制电路36、水平输出线37、参考电压供给部38。因此，与上述实施例及其变形例同样地，不会由于将基板彼此电耦合的结构而导致芯片尺寸增大以及阻碍一个像素的面积的微小化。因而，能够提供在保持与现有芯片尺寸相同的芯片尺寸的同时不妨碍一个像素具有更小的面积的具有三层结构的摄像元件1。注意，垂直驱动电路33可以仅形成在第一基板10上，也可以仅形成在第二基板20上。
(2-13.变形例13)
图35示出了根据本实施例和上述变形例5至12的变形例(变形例13)的摄像元件(摄像元件1)的截面构造的示例。在上述实施例及其变形例5至12中，摄像元件1包括层叠的三个基板(第一基板10、第二基板20和第三基板30)。然而，正如根据上述第五实施例的摄像元件5和6，摄像元件可包括层叠的两个基板(第一基板10和第二基板20)。在这种情况下，例如，如图35所示，可以在第一基板10和第二基板20上分别形成逻辑电路32。这里，逻辑电路32的电路32A设置有具有栅极结构的晶体管，其中层叠有包括能够承受高温处理的材料(例如，高k)的高介电常数膜和金属栅极电极。电路32A设置在第一基板10侧。同时，在设置在第二基板20侧的电路32B中，在与源极电极和漏极电极接触的杂质扩散区域的表面上形成有包含硅化物且通过使用诸如CoSi2和NiSi等的Salicide(自对准硅化物)工艺形成的低电阻区域26。包括硅化物的低电阻区域通过使用半导体基板材料和金属的化合物形成。这使得能够使用诸如热氧化等高温处理来形成传感器像素12。此外，在逻辑电路32的电路32B中，在与源极电极和漏极电极接触的杂质扩散区域的表面上设置包括硅化物的低电阻区域26的情况下，能够降低接触电阻。电路32B设置在第二基板20侧。结果，能够提高逻辑电路32中的算术运算的速度。
(2-14.变形例14)
图36示出了根据本实施例和上述变形例5至12的变形例(变形例14)的截面构造的变形例。在根据上述实施例及其变形例5至12的任一者的第三基板30的逻辑电路32中，可在与源极电极和漏极电极接触的杂质扩散区域的表面上形成包含硅化物且通过使用诸如CoS2和NiSi等的Salicide(自对准硅化物)工艺形成的低电阻区域37。这使得能够使用诸如热氧化等高温处理来形成传感器像素12。此外，在包含硅化物的低电阻区域37设置在与逻辑电路32中的源极电极和漏极电极接触的杂质扩散区域的表面上的情况下，能够降低接触电阻。结果，能够提高逻辑电路32中的算术运算的速度。
请注意，在上述实施例及其变形例5至14中，导电类型可以是相反的。例如，在上述实施例及其变形例5至14的描述中，P型可以被替换为n型，并且n型可以被替换为p型。即使在这种情况下，也可以获得与上述实施例及其变形例5至14类似的效果。
<3.应用示例>
图37示出了包括根据上述任何实施例及其变形例5至14的摄像元件(摄像元件1)的摄像系统7的示意性构造的示例。
摄像系统7是例如包括诸如数码相机或摄像机等摄像元件、诸如智能手机或平板式终端等便携式终端设备的电子装置。摄像系统7例如包括光学系统241、快门单元242、摄像元件1、DSP电路243、帧存储器244、显示部245、存储部246、操作部247和电源部248。在摄像系统7中，快门单元242、摄像元件1、DSP电路243、帧存储器244、显示部245、存储部246、操作部247和电源部248通过总线249相互耦合。
摄像元件1输出与入射光对应的图像数据。光学系统241包括一个或多个透镜并将来自对象的光(入射光)引导到摄像元件1以在摄像元件1的光接收表面上形成图像。快门单元242设置在光学系统241和摄像元件1之间，并在操作部247的控制下控制摄像元件1被光照射的时段和被遮光的时段。DSP电路243是处理从摄像元件1输出的信号(图像数据)的信号处理电路。帧存储器244暂时将由DSP电路243处理过的图像数据保存在帧单元中。显示部245包括例如诸如液晶面板或有机EL(电致发光)面板等面板型显示单元，并显示由摄像元件1捕获的运动图像或静止图像。存储部246将摄像装置1拍摄的运动图像或静止图像的图像数据记录在诸如半导体存储器或硬盘等记录介质中。操作部247根据用户的操作，针对摄像系统7的各种功能发出操作指令。电源部248适当地向作为供应目标的摄像元件1、DSP电路243、帧存储器244、显示部245、存储部246和操作部247提供各种操作用的电力。
接下来，描述了摄像系统7中的摄像过程。
图38示出了在摄像系统7中的摄像操作的流程图的示例。用户通过对操作部247进行操作来发出开始摄像的指令(步骤S101)。然后，操作部247向摄像元件1发送摄像指令(步骤S102)。摄像元件1(具体地，系统控制电路36)在接收到摄像指令后，以预定的摄像方案进行摄像(步骤S103)。
摄像元件1将通过光学系统241和快门单元242形成在光接收表面上的光(图像数据)输出到DSP电路243。这里，图像数据是指基于在浮动扩散部FD中临时保持的电荷而产生的所有像素的像素信号的数据。DSP电路243根据从摄像元件1输入的图像数据来执行预定的信号处理(例如，降噪处理等)(步骤S104)。DSP电路243使帧存储器244保存经过预定信号处理的图像数据，而帧存储器244使存储部246存储图像数据(步骤S105)。这样，就执行了摄像系统7中的摄像。
在本应用示例中，将摄像装置1应用于摄像系统7。这使得摄像元件1能够更小或分辨率更高。这使得能够提供小型化或高分辨率的摄像系统7成为可能。
图39是示出可以应用根据本发明的技术的非层叠型固态摄像元件(固态摄像元件23210)和层叠型固态摄像元件(固态摄像元件23020)的构造示例的概述的图。
图39中的A示出了非层叠型固态摄像元件的示意性构造示例。如图39中的A所示，固态摄像元件23010包括一个芯片(半导体基板)23011。该芯片23011安装有像素布置为阵列的像素区域23012、驱动像素和执行任何其他各种控制的控制电路23013以及用于信号处理的逻辑电路23014。
图39中的B和C示出了层叠型固态摄像元件的示意性构造示例。如图39的B和C所示，在固态摄像元件23020中，传感器芯片23021和逻辑芯片23024这两个芯片被层叠并电耦合，从而作为一个半导体芯片。这些传感器芯片23021和逻辑芯片23024对应于根据本发明的“第一基板”和“第二基板”的具体示例。
在图39的B中，传感器芯片23021安装有像素区域23012和控制电路23013，逻辑芯片23024安装有包括执行信号处理的信号处理电路的逻辑电路23014。此外，传感器芯片20321也可以安装有上述的读出电路22等。
在图39的C中，传感器芯片23021安装有像素区域23012并且逻辑芯片23024安装有控制电路23013和逻辑电路23014。
图40是示出层叠固态摄像元件23020的第一构造示例的截面图。
在传感器芯片23021中，形成包括在作为像素区域23012的每个像素中的PD(光电二极管)、FD(浮动扩散部)、Tr(MOSFET)、作为控制电路23013的Tr等。此外，在传感器芯片23021中形成包括具有多个层的配线23110的配线层23101。在该示例中，配线23110包括三层。应注意，可以在逻辑芯片23024中而不是传感器芯片23021中包括控制电路23013(用作控制电路23013的Tr)。
包括在逻辑电路23014中的Tr形成在逻辑芯片23024中。此外，在逻辑芯片23024中形成包括具有多个层的配线23170的配线层23161。在该示例中，配线23170包括三层。此外，在逻辑芯片23024中形成有耦合孔23171，在耦合孔23171的内壁表面上形成有绝缘膜23172。耦合孔23171填充有耦合至配线23170等的互连导体23173。
传感器芯片23021和逻辑芯片23024在它们的配线层23101和23161彼此相对的状态下接合在一起。这形成了其中层叠有传感器芯片23021和逻辑芯片23024的层叠固态摄像元件23020。在传感器芯片23021和逻辑芯片23024接合在一起的表面上形成诸如保护膜的膜23191。
在传感器芯片23021中形成耦合孔23111。耦合孔23111从传感器芯片23021的后表面侧(光进入PD的侧)(上侧)延伸穿过传感器芯片23021，并到达逻辑芯片23024的配线23170的最上层。此外，在传感器芯片23021中形成耦合孔23121。耦合孔23121靠近耦合孔23111并且从传感器芯片23021的后表面侧到达配线23110的第一层。绝缘膜23112形成在耦合孔23111的内壁表面上，绝缘膜23122形成在耦合孔23121的内壁表面上。然后，耦合孔23111和23121分别填充有互连导体23113和23123。互连导体23113和互连导体23123在传感器芯片23021的后表面侧电耦合。通过配线层23101、耦合孔23121、耦合孔23111和配线层23161电耦合传感器芯片23021和逻辑芯片23024。
图41是示出层叠固态摄像元件23020的第二构造示例的截面图。
在固态摄像元件23020的第二构造示例中，在传感器芯片23021中形成的一个耦合孔23211电耦合传感器芯片23021(的配线层23101(的配线23110))和逻辑芯片23024(的配线层23161(的配线23170))。
换句话说，在图41中，耦合孔23211形成为从传感器芯片23021的后表面侧延伸穿过传感器芯片23021，并到达逻辑芯片23024的配线23170的最上层，并且也到达传感器芯片23021的配线23110的最上层。绝缘膜23212形成在耦合孔23211的内壁表面上，并且耦合孔23211填充有互连导体23213。在上述图40中传感器芯片23021和逻辑芯片23024通过两个耦合孔23111和23121电耦合，但在图41中传感器芯片23021和逻辑芯片23024通过一个耦合孔23211电耦合。
图42是示出层叠固态摄像元件23020的第三构造示例的截面图。
图42中的固态摄像元件23020与图40的情况的不同之处在于，诸如保护膜等膜23191未形成在传感器芯片23021和逻辑芯片23024接合在一起的表面上。在图40的情况中，在传感器芯片23021和逻辑芯片23024接合在一起的表面上形成有诸如保护膜等膜23191。
图42中的固态摄像元件23020是通过如下方式形成的：使配线23110和23170直接接触以层叠传感器芯片23021和逻辑芯片23024，并施加所需的负载且对它们进行加热，从而直接接合配线23110和23170。
图43是示出可应用根据本公开的技术的层叠固态摄像元件的另一构造示例的截面图。
在图43中，固态摄像元件23401具有三层层叠结构，其中传感器芯片23411、逻辑芯片23412和存储器芯片23413这三个芯片层叠。
存储器芯片23413包括例如存储数据的存储器电路。在逻辑芯片23412中执行的信号处理中暂时需要该数据。
在图43中，逻辑芯片23412和存储器芯片23413按此顺序层叠在传感器芯片23411下方，但是可以在传感器芯片23411下方以相反顺序层叠逻辑芯片23412和存储器芯片23413。换句话说，可以按下述顺序层叠存储器芯片23413和逻辑芯片23412。
注意，在图43中，在传感器芯片23411中形成有作为像素的光电转换部的PD和像素Tr的源极/漏极区域。
栅极电极隔着栅极绝缘膜形成在PD周围。栅极电极和成对的源极/漏极区域形成像素Tr 23421和像素Tr 23422。
邻近PD的像素Tr 23421是传输Tr，并且在像素Tr 23421中包含的成对的源极/漏极区域之一是FD。
此外，在传感器芯片23411中形成有层间绝缘膜，并在层间绝缘膜中形成有耦合孔。在耦合孔中形成与像素Tr 23421和像素Tr 23422连接的互连导体23431。
此外，在传感器芯片23411中形成有包括连接到每个互连导体23431的配线23432的配线层23433。配线23432包括多个层。
另外，在传感器芯片23411中的配线层23433的最下层中形成有用作外部耦合电极的铝焊盘23434。换句话说，铝焊盘23434形成在比传感器芯片23411中的配线23432更靠近与逻辑芯片23412的接合面23440的位置处。铝焊盘23434用作用于从外部输入和输出信号的配线的端部。
此外，在传感器芯片23411中形成了触点23441。触点23441用于电耦合至逻辑芯片23412。触点23441耦合至逻辑芯片23412中的触点23451，并且也耦合至传感器芯片23411中的铝焊盘23442。
在传感器芯片23411中，焊盘孔23443被形成为从传感器芯片23411的后表面侧(上侧)到达铝焊盘23442。
根据本公开的技术适用于如上所述的固态摄像元件。例如，配线23110或配线层23161可以设置有例如上述的多条像素驱动线23和多条垂直信号线24。在这种情况下，如图1所示的间隙G形成在多条这些垂直信号线24的配线之间。这就能够减少配线之间的电容。此外，抑制配线之间电容的增大使得能够减小配线电容的偏差。
<4.实际应用示例>
(实际应用示例1)
根据本公开的技术(本技术)适用于多种产品。例如，根据本公开的技术能够被实现为安装到诸如汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动体、飞机、无人机、船只或机器人等任何类型的移动体的设备。
图44是示出作为能够应用根据本公开实施例的技术的移动体控制系统的示例的车辆控制系统的示意性构造的示例的框图。
车辆控制系统12000包括通过通信网络12001相互连接的多个电子控制单元。在图44所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，微型计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053被图示为集成控制单元12050的功能性构造。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的设备的操作。例如，驱动系统控制单元12010用作如下设备的控制装置：例如内燃机或驱动马达等产生车辆的驱动力的驱动力产生设备、用于将驱动力传递给车轮的驱动力传递机构、用于调节车辆的转向角的转向机构、用于产生车辆的制动力的制动设备。
车身系统控制单元12020根据各种程序控制设置于车身的各种设备的操作。例如，车身系统控制单元12020用作用于无钥匙进入系统、智能钥匙系统、电动车窗设备或各种灯(如前照灯、倒车灯、刹车灯、转向信号灯或雾灯等)的控制设备。在这种情况下，从代替钥匙的移动设备发送的无线电波或各种开关的信号能够被输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁设备、电动车窗设备、灯等。
车外信息检测单元12030检测关于包括车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与摄像部12031连接。车外信息检测单元12030使摄像部12031拍摄车辆外部的图像，并接收所拍摄的图像。基于接收到的图像，车外信息检测单元12030可以对诸如人、车辆、障碍物、标志、路面上的文字等物体执行检测处理，或者执行检测到其距离的处理。
摄像部12031是接收光并且输出与接收的光的光量相对应的电信号的光学传感器。摄像部12031可以将电信号输出为图像，或者可以将电信号输出为与所测距离相关的信息。另外，由摄像部12031接收的光可以是可见光，或者可以是红外线等不可见光。
车内信息检测单元12040检测与车辆内部相关的信息。车内信息检测单元12040例如与检测驾驶员的状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括对驾驶员进行摄像的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的专注程度，或者可以确定驾驶员是否在打瞌睡。
微型计算机12051可以基于通过车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息来计算驱动力产生设备、转向机构或制动设备的控制目标值，并向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)功能的协同控制，该功能包括车辆的碰撞避免或撞击减缓、基于跟车距离的跟随驾驶、定速巡航、车辆碰撞预警、车辆偏离车道预警等。
另外，微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆外部或内部的信息通过控制驱动力产生设备、转向机构、制动设备来执行旨在用于自动驾驶的协同控制，以使车辆不依赖于驾驶员的操作而自主地行驶。
另外，微型计算机12051可以基于车外信息检测单元12030获得的关于车辆外部的信息将控制命令输出到车身系统控制单元12020。例如，微型计算机12051例如可以根据由车外信息检测单元12030检测到的前方车辆或对向来车的位置，通过控制前照灯将远光改变为近光，进行旨在防止眩光的协同控制。
声音/图像输出部12052将声音和图像中的至少一者的输出信号传输到能够在视觉上或听觉上将信息通知给车辆的乘员或车辆的外部的输出设备。在图44的示例中，音频扬声器12061、显示部12062和仪表盘12063被示为输出设备。显示部12062可以例如包括车载显示器和抬头显示器中的至少之一。
图45是示出摄像部12031的安装位置的示例的图。
在图45中，摄像部12031包括摄像部12101、12102、12103、12104和12105。
摄像部12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、后视镜、后保险杠和后门上的位置以及在车辆内部的挡风玻璃上部的位置。设置在前鼻的摄像部12101和设置在车辆内部的挡风玻璃的上部的摄像部12105主要获得车辆12100的前部的图像。设置在后视镜的摄像部12102和12103主要获得车辆12100侧面的图像。设置在后保险杠或后门上的摄像部12104主要获得车辆12100后部的图像。设置在车辆内部的挡风玻璃的上部的摄像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志或车道等。
顺便提及地，图45示出了摄像部12101至12104的拍摄范围的示例。摄像范围12111表示设置在前鼻的摄像部12101的摄像范围。摄像范围12112和12113分别表示设置在后视镜的摄像部12102和12103的摄像范围。摄像范围12114表示设置在后保险杠或后门的摄像部12104的摄像范围。例如，通过叠加由摄像部12101至12104拍摄的图像数据来获得从上方观看的车辆12100的鸟瞰图像。
摄像部12101至12104中的至少一个可以具有获得距离信息的功能。例如，摄像部12101至12104中的至少一个可以是由多个摄像元件构成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
例如，微型计算机12051可以基于从摄像部12101至12104获得的距离信息来确定到摄像范围12111至12114内的各个三维物体的距离以及该距离随时间的变化(相对于车辆12100的相对速度)，从而提取特别是在车辆12100的行进路径上存在的并且在与车辆12100基本相同的方向上以预定速度(例如等于或大于0公里/小时)行进的最近的三维物体作为前方车辆。此外，微型计算机12051可以预先设置要保持的与前方车辆的跟车距离，并且执行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随开始控制)等。因此，能够执行旨在用于自动驾驶的协同控制，该协同控制使车辆自主地行驶而无需依赖驾驶员等的操作。
例如，微型计算机12051可以基于从摄像部12101至12104获得的距离信息将与三维物体有关的三维物体数据分类为两轮车、标准车辆、大型车辆、行人、电线杆以及其他三维物体的三维物体数据，提取分类的三维物体数据，并将提取的三维物体数据用于自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以视觉识别的障碍物以及车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定表示与各个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或大于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并通过驱动系统控制单元12010进行强制减速或规避转向。微型计算机12051由此能够辅助驾驶以避免碰撞。
摄像部12101至12104中的至少一个可以是检测红外线的红外相机。微型计算机12051可以例如通过确定摄像部12101至12104所拍摄的图像中是否存在行人来识别行人。这种行人的识别例如通过如下过程来进行：提取作为红外摄像机的摄像部12101至12104的拍摄图像中的特征点；以及，通过对表示对象的轮廓的一系列特征点进行特征匹配处理来判断是否是行人。当微型计算机12051判定在摄像部12101至12104所拍摄图像中有行人并因此识别出行人时，声音/图像输出部12052控制显示部12062显示用于强调的正方形轮廓线，以使其叠加在识别出的行人上。声音/图像输出部12052还可以控制显示部12062，使得表示行人的图标等显示在期望的位置。
上面已经描述了可以应用根据本公开的技术的移动体控制系统的示例。根据本公开的技术可以应用于上述组件的摄像部12031。具体地，根据上述实施例及其变形例的摄像元件1均适用于摄像部12031。将根据本发明的技术应用于摄像部12031使得能够获得具有更少噪声的高分辨率拍摄图像，并且因此能够在移动体控制系统中使用拍摄的图像执行高精度控制。
(实际应用示例2)
图46是示出能够应用根据本公开的实施例的技术(本技术)的内窥镜手术系统的示意性构造的示例的视图。
在图46中，示出了如下状态：其中，外科医生(医师)11131正在使用内窥镜手术系统11000对病床11133上的患者11132进行手术。如图所示，内窥镜手术系统11000包括内窥镜11100、例如气腹管11111和能量装置11112等其它手术工具11110、支撑内窥镜11100的支撑臂装置11120以及其上装载用于内窥镜手术的各种装置的推车11200。
内窥镜11100包括镜筒11101，该镜筒具有从其远端起预定长度的区域以插入患者11132的体腔中；以及连接到该镜筒11101的近端的摄像头11102。在所示示例中，图示了作为刚性内窥镜的包括具有刚性镜筒11101的内窥镜11100。然而，内窥镜11100也可以作为柔性内窥镜而包括具有柔性类型的镜筒11101。
镜筒11101在其远端具有开口，在该开口中安装有物镜。光源装置11203连接到内窥镜11100，使得由光源装置11203产生的光通过在镜筒11101内部延伸的光导被引入到镜筒11101的远端并且通过物镜朝着患者11132的体腔中的观察目标照射。注意，内窥镜11100可以是前视内窥镜、或者可以是斜视内窥镜或侧视内窥镜。
光学系统和摄像元件设置在摄像头11102的内部，以使得来自观察目标的反射光(观察光)通过光学系统而被会聚在摄像元件上。通过摄像元件对观察光进行光电转换，以产生与观察光相对应的电信号，即，与观察图像相对应的图像信号。图像信号作为RAW数据被传输到CCU 11201。
CCU 11201包括中央处理单元(CPU)、图形处理单元(GPU)等，并且整体地控制内窥镜11100和显示装置11202的操作。此外，CCU 11201接收来自摄像头11102的图像信号，并例如针对该图像信号执行诸如显影处理(去马赛克处理)等各种图像处理，用于显示基于图像信号的图像。
显示装置11202在CCU 11201的控制下基于由CCU 1121进行了图像处理的图像信号来显示图像。
例如，光源装置11203包括诸如发光二极管(LED)之类的光源，并且在对手术区域成像时的照射光提供给内窥镜11100。
输入装置11204是用于内窥镜手术系统11000的输入接口。用户可以通过输入装置11204执行向内窥镜手术系统11000输入的各种信息或指令的输入。例如，用户能够输入指令等以改变内窥镜11100的摄像条件(照射光的类型、放大率、焦距等)。
治疗工具控制装置11205控制能量装置11112的驱动，以进行组织的烧灼或切割、血管的密封等。气腹装置11206通过气腹管11111将气体送到患者11132的体腔中以使体腔膨胀，从而确保内窥镜11100的视野并确保外科医生的工作空间。记录器11207是能够记录与手术有关的各种信息的装置。打印机11208是能够打印诸如文本、图像或图形等各种形式的与手术有关的各种信息的装置。
注意，当对手术部位进行拍摄时，向内窥镜11100提供照射光的光源装置1203可以包括白光源，该白光源例如包括LED、激光光源或其组合。在白光源包括红、绿和蓝(RGB)激光光源的组合的情况下，由于可以针对每种颜色(每种波长)以较高的精度控制输出强度和输出时间，光源装置11203可以执行所拍摄图像的白平衡的调节。此外，在这种情况下，如果来自各个RGB激光源的激光束以时分的方式照射在观察目标上，并且与照射时间同步地控制摄像头11102的摄像元件的驱动。那么还能够以时分的方式拍摄分别对应于R、G和B颜色的图像。根据该方法，即使没有为摄像元件设置滤色器，也可以获得彩色图像。
此外，可以控制光源装置11203，从而使要输出的光强度每隔预定时间而变化。通过与光强度的变化的时序同步地控制摄像头11102的摄像元件的驱动，从而以时分方式获取图像并合成图像，能够创建高动态范围的图像，这样的图像没有曝光不足的遮挡阴影和曝光过度的高亮。
此外，光源装置11203可以被构造为提供用于特殊光观察的预定波长带的光。在特殊光观察中，例如，通过利用身体组织中的光的吸收的波长依赖性，照射带域比普通观察时的照射光(即，白光)更窄的光，执行以高对比度对诸如粘膜的表层部分的血管等预定组织进行成像的窄带观察(窄带摄像)。可替代地，在特殊光观察中，可以执行通过照射激发光而产生的荧光来获取图像的荧光观察。在荧光观察中，可以通过将激发光照射到人体组织上来观察来自人体组织的荧光(自发荧光观察)，或者通过将诸如吲哚花青绿(ICG)等试剂局部注入到人体组织中并在人体组织上照射与试剂的荧光波长相对应的激发光来获得荧光图像。光源装置11203可以被构造为提供如上所述的适于特殊光观察的窄带光和/或激发光。
图47是示出图46中所示的摄像头11102和CCU 11201的功能构造的示例的框图。
摄像头11102包括镜头单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制单元11413。摄像头11102和CCU 11201通过传输电缆11400相互连接以进行通信。
镜头单元11401是光学系统，设置在与镜筒11101的连接位置。从镜筒11101的远端入射的观察光被引导至摄像头11102，并被引入到镜头单元11401中。镜头单元11401包括多个镜头的组合，包括变焦镜头和聚焦镜头。
摄像单元11402所包括的摄像元件的数量可以是一个(单板型)或多个(多板型)。在将摄像单元11402构造为多板型的情况下，例如，通过摄像元件生成分别与R、G和B相对应的图像信号，并且可以合成图像信号以获得彩色图像。摄像单元11402还可以被构造为具有用于获取用于三维(3D)显示的右眼图像信号和左眼图像信号的一对摄像元件。如果执行3D显示，则外科医生11131可以更准确地掌握手术区域中生物体组织的深度。要注意，在摄像单元11402被构造为多板型的情况下，与各个摄像元件对应地设置多个镜头单元11401的系统。
此外，摄像单元11402可以不必设置在摄像头11102上。例如，摄像单元11402可以在镜筒11101内部被设置为紧接在物镜之后。
驱动单元11403包括致动器，并且在摄像头控制单元11405的控制下，使镜头单元11401的变焦镜头和聚焦镜头沿光轴移动预定距离。因此，能够适当地调整由摄像单元11402拍摄图像的放大率和焦点。
通信单元11404包括用于向CCU 11201传输各种信息以及从CCU11201接收各种信息的通信装置。通信单元11404将从摄像单元11402获取的图像信号作为RAW数据通过传输电缆11400传输至CCU 11201。
另外，通信单元11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并将该控制信号提供给摄像头控制单元11405。该控制信号包括与摄像条件有关的信息，例如，指定被摄图像的帧率的信息、指定图像拍摄时的曝光值的信息和/或指定在图像拍摄时的放大率和焦点的信息。
应当注意，诸如帧率、曝光值，放大率或焦点之类的摄像条件可以由用户指定或者可以由CCU 11201的控制单元11413基于获取的图像信号来自动设置。在后一种情况下，内窥镜11100内置有自动曝光(AE)功能、自动聚焦(AF)功能和自动白平衡(AWB)功能。
摄像头控制单元11405基于通过通信单元11404接收的来自CCU11201的控制信号来控制摄像头11102的驱动。
通信单元11411包括用于向摄像头11102传输以及从摄像头11102接收各种信息的通信装置。通信单元11411通过传输电缆11400接收从摄像头11102向其传输的图像信号。
此外，通信单元11411将用于控制摄像头11102的驱动的控制信号传输到摄像头11102。可以通过电通信、光通信等来传输图像信号和控制信号。
图像处理单元11412对从摄像头11102传输来的RAW数据形式的图像信号执行各种图像处理。
控制单元11413执行与通过内窥镜11100对手术区域等进行图像拍摄以及显示通过对手术区域等进行图像拍摄获得的拍摄图像有关的各种控制。例如，控制单元11413创建用于控制摄像头11102的驱动的控制信号。
此外，控制单元11413基于已经由图像处理单元11412执行了图像处理的图像信号来控制显示装置11202显示对手术区域等进行成像的被摄图像。于是，控制单元11413可以使用各种图像识别技术来识别被摄图像中的各种对象。例如，控制单元11413可以通过检测被摄图像中包括的物体边缘的形状和颜色等来识别诸如镊子等手术工具、特定的活体区域、出血以及使用能量装置11112时的雾等。当控制单元11413控制显示装置11202显示被摄图像时，控制单元11413可以利用识别结果使各种手术支持信息与手术区域的图像以叠加的方式显示。在以叠加的方式显示手术支持信息并将其提供给外科医生11131的情况下，可以减轻外科医生11131的负担，并且外科医生11131可以可靠地进行手术。
将摄像头11102和CCU 11201彼此连接的传输电缆11400是用于电信号通信的电信号电缆、用于光通信的光纤或用于电通讯和光通讯二者的复合电缆。
这里，尽管在所示的示例中，通过使用传输电缆11400以有线通信来执行通信，但是摄像头11102与CCU 11201之间的通信可以通过无线通信来执行。
上面已经描述了可以应用根据本公开的技术的内窥镜手术系统的示例。根据本公开的技术可以顺利地应用于提供给上述组件中的内窥镜11100的摄像头11102的摄像单元11402。将根据本发明的技术应用于摄像单元11402使得能够实现摄像单元11402的小型化或更高分辨率，并且因此能够提供小型或高分辨率的内窥镜11100。
尽管上面已经参考实施例、其变形例1至14，其应用示例以及其实际应用示例描述了本公开，但是本公开不限于上述实施例等。可以进行多种变形。例如，在上述的任何变形例1至4中，制造配线结构100的方法被描述为具有上述实施例所述的配线之间的间隙G的配线结构100的变形例，但本技术适用于其中使用包含介电常数材料(Low-k材料)的绝缘膜的配线结构，而不管配线之间是否存在间隙G。可以获得类似于上述变形例1至4的效果。
此外，在上述实施例等中，描述了多条像素驱动线23在行方向上延伸且多条垂直信号线在列方向上延伸的示例，但是，多条像素驱动线23和多条垂直信号线可以都在同一方向上延伸。此外，像素驱动线23可以适当地在不同的方向(例如垂直方向)上延伸。
此外，在上述实施例等中，已经通过使用具有三维结构的摄像元件作为示例来描述本技术，但这不是限制性的。本技术适用于任何经过大规模集成(LSI)的三维层叠半导体装置。
注意，本文描述的效果仅是示例性的。根据本公开的效果不限于本文描述的效果。本公开可以具有除本文描述的效果以外的效果。
应注意，本发明还可以具有如下构造。根据具有以下构造的本技术，在第一配线层上设置有第一绝缘膜，该第一配线层包括沿一个方向延伸的多条第一配线。此外，设置有具有平坦表面的第二绝缘膜。这使得能够在与多条第一配线的至少一部分正对的位置处形成第一导电膜，其中在第一导电膜与第一配线之间形成有第一绝缘膜和第二绝缘膜。第一绝缘膜在多条相邻的第一配线之间形成间隙。第一导电膜可用作例如用于接合的焊盘电极。这使得能够减小例如在层叠方向上延伸的贯通配线的长度，并且能够减小配线电容。
(1)一种摄像元件，所述摄像元件包括：
第一配线层，所述第一配线层包括沿一个方向延伸的多条第一配线；
第一绝缘膜，所述第一绝缘膜层叠在所述第一配线层上，所述第一绝缘膜在相邻的所述多条第一配线之间形成间隙；
第二绝缘膜，所述第二绝缘膜层叠在所述第一绝缘膜上，所述第二绝缘膜具有平坦的表面；和
第一导电膜，所述第一导电膜隔着所述第一绝缘膜和所述第二绝缘膜与所述多条第一配线的至少一部分正对。
(2)
根据(1)所述的摄像元件，其中，所述第一绝缘膜在所述多条第一配线的上方具有凹凸。
(3)
根据(1)或(2)所述的摄像元件，还包括贯穿所述第一绝缘膜和所述第二绝缘膜的耦合部，所述耦合部电耦合所述多条第一配线的一部分与所述第一导电膜。
(4)
根据(3)所述的摄像元件，其中，所述耦合部与所述第一导电膜一体地形成。
(5)
根据(3)或(4)所述的摄像元件，其中，所述耦合部通过使用与所述第一导电膜的材料不同的材料形成。
(6)
根据(3)至(5)中任一项所述的摄像元件，其中，与所述第一绝缘膜不同的绝缘膜形成在所述耦合部周围。
(7)
根据(1)至(6)中任一项所述的摄像元件，还包括第三绝缘膜，其中，
所述第一导电膜形成为嵌入在所述第三绝缘膜中，并且所述第一导电膜的表面形成与所述第三绝缘膜齐平的平面。
(8)
根据(1)至(7)中任一项所述的摄像元件，其中，所述第一绝缘膜通过使用具有3.0以下的相对介电常数k的低介电常数材料形成。
(9)
根据(1)至(8)中任一项所述的摄像元件，其中，所述第二绝缘膜通过使用具有比所述第一绝缘膜的研磨速率更高的研磨速率的材料形成。
(10)
根据(1)至(8)中任一项所述的摄像元件，其中，所述第二绝缘膜通过使用硅氧化物(SiOx)、SiOC、SiOF或SiON形成。
(11)
根据(7)至(10)中任一项所述的摄像元件，还包括位于所述第二绝缘膜和所述第三绝缘膜之间的第四绝缘膜，所述第四绝缘膜矫正翘曲。
(12)
根据(1)至(11)中任一项所述的摄像元件，还包括：
第一基板，所述第一基板包括在第一半导体基板上的传感器像素，所述传感器像素执行光电转换；
第二基板，所述第二基板包括在第二半导体基板上的读出电路，所述读出电路输出基于从所述传感器像素输出的电荷的像素信号；和
第三基板，所述第三基板包括位于第三半导体基板上的逻辑电路和存储电路中的至少一者，所述逻辑电路处理所述像素信号，所述存储电路保持所述像素信号，其中，
所述第一基板、所述第二基板、所述第三基板依次层叠。
(13)
根据(12)所述的摄像元件，其中，
所述第二基板在面向所述第三基板那侧还包括多层配线层，所述多层配线层包括第三绝缘膜，所述第一导电膜被形成为嵌入在所述第三绝缘膜中，
所述第三基板在面向所述第二基板那侧还包括多层配线层，所述多层配线层包括第二导电膜，所述第二导电膜形成有与面向所述第二基板的表面齐平的平面，并且
通过接合所述第一导电膜和所述第二导电膜，所述第二基板和所述第三基板彼此电耦合。
(14)
一种摄像元件的制造方法，所述方法包括：
形成包括沿一个方向延伸的多条第一配线的第一配线层；
在所述第一配线层的预定区域中，在相邻的所述多条第一配线之间形成第一开口；
通过形成第一绝缘膜，在相邻的所述多条第一配线之间形成间隙；
形成第二绝缘膜，然后平坦化所述第二绝缘膜的表面，所述第二绝缘膜覆盖所述第一绝缘膜；并且
在隔着所述第一绝缘膜和所述第二绝缘膜与所述多条第一配线的至少一部分正对的位置处形成第一导电膜。
(15)
根据(14)所述的摄像元件的制造方法，所述方法包括：
在所述第二绝缘膜上进一步形成第三绝缘膜；并且
设置第二开口和第三开口，然后用所述第一导电膜填充所述第二开口和所述第三开口，所述第二开口延伸穿过所述第三绝缘膜、所述第二绝缘膜和所述第一绝缘膜并到达所述多条第一配线中的任一条，所述第三开口延伸穿过所述第三绝缘膜的一部分。
(16)
根据(14)或(15)所述的摄像元件的制造方法，所述方法包括：在平坦化所述第二绝缘膜后，形成耦合部并将所述第一配线层和所述第一导电膜电耦合，所述耦合部贯穿所述第二绝缘膜和所述第一绝缘膜并到达所述多条第一配线中的任一条。
(17)
根据(14)至(16)中任一项所述的摄像元件的制造方法，所述方法包括：在形成所述第一绝缘膜后，形成第四开口并形成所述第二绝缘膜，所述第四开口到达所述多条第一配线中的任一条。
(18)
根据(14)所述的摄像元件的制造方法，所述方法包括：
在所述第二绝缘膜上进一步形成第三绝缘膜后，通过两步蚀刻形成第五开口，所述第五开口延伸穿过所述第二绝缘膜和所述第一绝缘膜并到达所述多条第一配线中的任一条，并且
在形成覆盖所述第五开口的侧表面和底表面的保护膜后形成所述第一导电膜，所述第一导电膜与所述多条第一配线的至少一部分正对，所述第五开口中填充有所述第一导电膜。
本申请要求于2019年11月18日向日本专利局提交的日本专利申请第2019-208192号的权益，其全部内容通过引用并入本文中。
本领域技术人员应该理解，根据设计要求和其他因素，可以发生各种变形、组合、子组合和变更，只要它们在所附权利要求或其等价物的范围内即可。

Claims (18)

1.一种摄像元件，所述摄像元件包括：
第一配线层，所述第一配线层包括沿一个方向延伸的多条第一配线；
第一绝缘膜，所述第一绝缘膜层叠在所述第一配线层上，所述第一绝缘膜在相邻的所述多条第一配线之间形成间隙；
第二绝缘膜，所述第二绝缘膜层叠在所述第一绝缘膜上，所述第二绝缘膜具有平坦的表面；和
第一导电膜，所述第一导电膜隔着所述第一绝缘膜和所述第二绝缘膜与所述多条第一配线的至少一部分正对。
2.根据权利要求1所述的摄像元件，其中，所述第一绝缘膜在所述多条第一配线的上方具有凹凸。
3.根据权利要求1所述的摄像元件，还包括贯穿所述第一绝缘膜和所述第二绝缘膜的耦合部，所述耦合部电耦合所述多条第一配线的一部分与所述第一导电膜。
4.根据权利要求3所述的摄像元件，其中，所述耦合部与所述第一导电膜一体地形成。
5.根据权利要求3所述的摄像元件，其中，所述耦合部通过使用与所述第一导电膜的材料不同的材料形成。
6.根据权利要求3所述的摄像元件，其中，与所述第一绝缘膜不同的绝缘膜形成在所述耦合部周围。
7.根据权利要求1所述的摄像元件，还包括第三绝缘膜，其中，
所述第一导电膜形成为嵌入在所述第三绝缘膜中，并且所述第一导电膜的表面形成与所述第三绝缘膜齐平的平面。
8.根据权利要求1所述的摄像元件，其中，所述第一绝缘膜通过使用具有3.0以下的相对介电常数k的低介电常数材料形成。
9.根据权利要求1所述的摄像元件，其中，所述第二绝缘膜通过使用具有比所述第一绝缘膜的研磨速率更高的研磨速率的材料形成。
10.根据权利要求1所述的摄像元件，其中，所述第二绝缘膜通过使用硅氧化物(SiOx)、SiOC、SiOF或SiON形成。
11.根据权利要求7所述的摄像元件，还包括位于所述第二绝缘膜和所述第三绝缘膜之间的第四绝缘膜，所述第四绝缘膜矫正翘曲。
12.根据权利要求1所述的摄像元件，还包括：
第一基板，所述第一基板包括在第一半导体基板上的传感器像素，所述传感器像素执行光电转换；
第二基板，所述第二基板包括在第二半导体基板上的读出电路，所述读出电路输出基于从所述传感器像素输出的电荷的像素信号；和
第三基板，所述第三基板包括位于第三半导体基板上的逻辑电路和存储电路中的至少一者，所述逻辑电路处理所述像素信号，所述存储电路保持所述像素信号，其中，
所述第一基板、所述第二基板、所述第三基板依次层叠。
13.根据权利要求12所述的摄像元件，其中，
所述第二基板在面向所述第三基板那侧还包括多层配线层，所述多层配线层包括第三绝缘膜，所述第一导电膜被形成为嵌入在所述第三绝缘膜中，
所述第三基板在面向所述第二基板那侧还包括多层配线层，所述第三基板的所述多层配线层包括第二导电膜，所述第二导电膜形成有与面向所述第二基板的表面齐平的平面，并且
通过接合所述第一导电膜和所述第二导电膜，所述第二基板和所述第三基板彼此电耦合。
14.一种摄像元件的制造方法，所述方法包括：
形成包括沿一个方向延伸的多条第一配线的第一配线层；
在所述第一配线层的预定区域中，在相邻的所述多条第一配线之间形成第一开口；
通过形成第一绝缘膜，在相邻的所述多条第一配线之间形成间隙；
形成第二绝缘膜，然后平坦化所述第二绝缘膜的表面，所述第二绝缘膜覆盖所述第一绝缘膜；并且
在隔着所述第一绝缘膜和所述第二绝缘膜与所述多条第一配线的至少一部分正对的位置处形成第一导电膜。
15.根据权利要求14所述的摄像元件的制造方法，所述方法包括：
在所述第二绝缘膜上进一步形成第三绝缘膜；并且
设置第二开口和第三开口，然后用所述第一导电膜填充所述第二开口和所述第三开口，所述第二开口延伸穿过所述第三绝缘膜、所述第二绝缘膜和所述第一绝缘膜并到达所述多条第一配线中的任一条，所述第三开口延伸穿过所述第三绝缘膜的一部分。
16.根据权利要求14所述的摄像元件的制造方法，所述方法包括：在平坦化所述第二绝缘膜后，形成耦合部并将所述第一配线层和所述第一导电膜电耦合，所述耦合部贯穿所述第二绝缘膜和所述第一绝缘膜并到达所述多条第一配线中的任一条。
17.根据权利要求14所述的摄像元件的制造方法，所述方法包括：在形成所述第一绝缘膜后，形成第四开口并形成所述第二绝缘膜，所述第四开口到达所述多条第一配线中的任一条。
18.根据权利要求14所述的摄像元件的制造方法，所述方法包括：
在所述第二绝缘膜上进一步形成第三绝缘膜后，通过两步蚀刻形成第五开口，所述第五开口延伸穿过所述第二绝缘膜和所述第一绝缘膜并到达所述多条第一配线中的任一条，并且
在形成覆盖所述第五开口的侧表面和底表面的保护膜后形成所述第一导电膜，所述第一导电膜与所述多条第一配线的至少一部分正对，所述第五开口中填充有所述第一导电膜。
CN202080077844.XA 2019-11-18 2020-11-11 摄像元件和摄像元件的制造方法 Pending CN114946029A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019208192 2019-11-18
JP2019-208192 2019-11-18
PCT/JP2020/042160 WO2021100579A1 (ja) 2019-11-18 2020-11-11 撮像素子および撮像素子の製造方法

Publications (1)

Publication Number Publication Date
CN114946029A true CN114946029A (zh) 2022-08-26

Family

ID=75963286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080077844.XA Pending CN114946029A (zh) 2019-11-18 2020-11-11 摄像元件和摄像元件的制造方法

Country Status (6)

Country Link
US (1) US20220384207A1 (zh)
JP (3) JP2021082803A (zh)
KR (1) KR20220101089A (zh)
CN (1) CN114946029A (zh)
TW (1) TWI774113B (zh)
WO (1) WO2021100579A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022184222A (ja) * 2021-05-31 2022-12-13 ソニーセミコンダクタソリューションズ株式会社 撮像素子
US20230187465A1 (en) * 2021-12-15 2023-06-15 Nanya Technology Corporation Optical semiconductor device with composite intervening structure
WO2023190194A1 (ja) * 2022-03-31 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置及び半導体素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193431A (ja) * 2002-12-12 2004-07-08 Renesas Technology Corp 半導体装置およびその製造方法
JP4856107B2 (ja) 2008-02-14 2012-01-18 パナソニック株式会社 半導体装置の製造方法及び半導体装置
JP5229354B2 (ja) * 2011-06-13 2013-07-03 ソニー株式会社 固体撮像装置
US8669135B2 (en) * 2012-08-10 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for fabricating a 3D image sensor structure
TWI683365B (zh) * 2015-02-06 2020-01-21 日商半導體能源研究所股份有限公司 裝置及其製造方法以及電子裝置
WO2018186194A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器

Also Published As

Publication number Publication date
JP2021082803A (ja) 2021-05-27
WO2021100579A1 (ja) 2021-05-27
JPWO2021100579A1 (zh) 2021-05-27
KR20220101089A (ko) 2022-07-19
JP2021082805A (ja) 2021-05-27
US20220384207A1 (en) 2022-12-01
TWI774113B (zh) 2022-08-11
TW202133333A (zh) 2021-09-01

Similar Documents

Publication Publication Date Title
US11798972B2 (en) Imaging element
US20220353449A1 (en) Imaging device
TWI774113B (zh) 攝像元件及攝像元件之製造方法
US20220165767A1 (en) Imaging device
US20210408090A1 (en) Imaging device
US20220123040A1 (en) Semiconductor device and imaging unit
JP7472032B2 (ja) 撮像素子および電子機器
WO2022254824A1 (ja) 撮像素子
US20230275020A1 (en) Wiring structure, method of manufacturing the same, and imaging device
WO2023135934A1 (ja) 撮像素子および撮像素子の製造方法
US20230268369A1 (en) Wiring structure, method of manufacturing the same, and imaging device
WO2022249596A1 (ja) 撮像素子および撮像素子の製造方法
WO2022014461A1 (ja) 撮像素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination