CN114944362A - 一种避免有源层蚀刻的7 Mask阵列基板及其制造方法 - Google Patents
一种避免有源层蚀刻的7 Mask阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN114944362A CN114944362A CN202210572538.4A CN202210572538A CN114944362A CN 114944362 A CN114944362 A CN 114944362A CN 202210572538 A CN202210572538 A CN 202210572538A CN 114944362 A CN114944362 A CN 114944362A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- active layer
- pixel electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 238000005530 etching Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 49
- 230000035515 penetration Effects 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 96
- 229910052751 metal Inorganic materials 0.000 claims description 96
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开一种避免有源层蚀刻的7 Mask阵列基板及其制造方法，在不改变7 Mask的光罩数量基础上，变更了像素电极和源漏极的成膜顺序，源漏极光罩采用具有不同穿透率的灰阶光罩，结合两次不同的曝光工艺，以及源漏极先成膜，后蚀刻的方式，有效避免了IGZO与像素电极之间的相互蚀刻问题。
Description
技术领域
本发明涉及显示面板技术领域，尤其涉及一种避免有源层蚀刻的7 Mask阵列基板及其制造方法。
背景技术
目前已应用于TFT基板的Array制造工艺主要集中在8 Mask的外挂机种、9 MaskTop-com TIC机种以及10 Mask的Mid-com TIC机种。为了节省成本，现有的a-Si机种也同步开发了7 Mask的Top-com外挂机种，不仅缩短了Cycle time，并且简化了工艺流程，有效的提高效益。由于IGZO制程与现有的a-Si生产线有很好的兼容性，在不增加现有Mask的情况下，可以实现a-Si机种与IGZO机种之间的直接转换。为此，基于7 Mask机种的设计低成本优势，期望直接实现a-Si转IGZO，然而结合基板设计与制程工艺发现，如图1所示，由于7 Mask设计省略了传统的TFT器件上的PV绝缘膜层及有机平坦层OC，像素电极PE-ITO设计与a-Si共平面，传统的a-Si Pattern工艺采用的是干蚀刻方式，而像素电极PE-ITO为草酸湿蚀刻。若a-Si转IGZO后，IGZO蚀刻方式也为草酸湿蚀刻，不免造成无论先后Pattern IGZO还是ITO，都会对另一道膜层Pattern造成damage，从而影响画素无法正常显示。
发明内容
本发明的目的在于提供一种避免有源层蚀刻的7 Mask阵列基板及其制造方法。
本发明采用的技术方案是：
一种避免有源层蚀刻的7 Mask阵列基板，其包括玻璃基板，在玻璃基板上设有栅极金属层GE，栅极绝缘层GI完全覆盖栅极金属层GE，并直接覆盖玻璃基板的非栅极金属层GE覆盖的区域，有源层SE设置在栅极绝缘层GI上表面对应栅极金属层GE上方的部分区域；源漏极金属层SD完全覆盖有源层SE，并直接部分覆盖栅极绝缘层GI；像素电极层PE设置在源漏极金属层SD上，像素电极层PE部分覆盖源漏极金属层SD上，像素电极层PE部分直接覆盖在栅极绝缘层GI上；绝缘层CH完全覆盖像素电极层PE并直接覆盖源漏极金属层SD的部分区域，以及覆盖有源层SE的背沟道；公共电极层UC设置在绝缘层CH上并覆盖绝缘层CH部分区域。
进一步地，栅极金属层GE采用Ti/Al/Ti或Mo/Al/Mo材料成型，金属层SD采用Ti/Al/Ti或Mo/Al/Mo材料成型。
进一步地，有源层SE即TFT器件半导体层，选用IGZO材料成型。
进一步地，栅极绝缘层GI采用SiOx材料成型，绝缘层CH采用SiOx和SiNx材料成型。
进一步地，公共电极UC为ITO层，像素电极PE为ITO层。
进一步的，公共电极UC对应设在像素电极层PE的上方区域。
一种避免有源层蚀刻的7 Mask阵列基板的制造方法，其包括以下步骤：
步骤1，在玻璃基板上图形化形成栅极金属层GE；
步骤2，沉积一层栅极绝缘层GI完全覆盖栅极金属层GE，并直接覆盖玻璃基板的非栅极金属层GE的区域；
步骤3，在栅极绝缘层GI的表面对栅极金属层GE的上方区域图形化形成有源层SE；
步骤4，在有源层SE上沉积一层源漏极金属层SD，源漏极金属层SD完全覆盖有源层SE，并直接覆盖栅极绝缘层GI的非有源层SE覆盖的区域；
步骤5，在源漏极金属层SD上涂布一层光阻PR，采用灰阶光罩进行曝光显影制程，
步骤6，经曝光/显影后保留源漏极金属层SD区域的保留剩余的光阻PR；
步骤7，蚀刻掉未被光阻PR保护的源漏极金属层SD，以露出对应栅极金属层GE两侧的部分有源层SE；
步骤8，去掉光阻PR；
步骤9，在源漏极金属层SD上图形化形成像素电极层PE，像素电极层PE部分覆盖源漏极金属层SD上，像素电极层PE部分直接覆盖在栅极绝缘层GI上；
步骤10，在像素电极层PE上涂布一层光阻PR，采用灰阶光罩进行曝光显影制程，
步骤11，经曝光/显影后在源漏极金属层SD表面保留光阻PR，且光阻PR在金属层SD对应有源层SE区域留有孔洞以漏出源漏极金属层SD；
步骤12，蚀刻掉未被光阻PR保护的源漏极金属层SD，以形成有源层的背沟道；
步骤13，去掉光阻PR；
步骤14，在像素电极层PE上沉积一层绝缘层CH，绝缘层CH完全覆盖像素电极层PE并直接覆盖源漏极金属层SD的部分区域，以及覆盖有源层SE的背沟道；
步骤15，在绝缘层CH上图形化形成公共电极层UC，公共电极层UC覆盖绝缘层CH部分区域。
进一步地，步骤1中采用干蚀刻方式制作栅极金属层GE。
进一步地，步骤4中采用PVD沉积一层源漏极金属层SD。
进一步地，步骤10的曝光量大于步骤6曝光的曝光量。
进一步的，步骤14中采用CVD沉积一层绝缘层CH。
进一步的，灰阶光罩具有对应最终源漏极金属层SD设置的非透光区域、对应非源漏极金属层SD区域设置的孔1以及对应背沟道处设置的孔2，且孔1的穿透率＞孔2的穿透率。
本发明采用以上技术方案，在不改变7 Mask的光罩数量基础上，变更了像素电极和源漏极的成膜顺序，源漏极光罩采用具有不同穿透率的灰阶光罩，结合两次不同的曝光工艺，以及源漏极先成膜，后蚀刻的方式，有效避免了IGZO与像素电极之间的相互蚀刻问题。
附图说明
以下结合附图和具体实施方式对本发明做进一步详细说明；
图1为现有的7 MASK的TFT基板结构示意图；
图2为本发明一种避免有源层蚀刻的7 Mask阵列基板的结构示意图；
图3为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤1制作有源层SE并图形化处理后的状态示意图；
图4为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤2的过程状态示意图；
图5为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤3的过程状态示意图；
图6为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤4的过程状态示意图；
图7为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤5的过程状态示意图；
图8为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤6的过程状态示意图；
图9为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤7的过程状态示意图；
图10为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤8的过程状态示意图。
图11为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤9的过程状态示意图；
图12为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤10的过程状态示意图；
图13为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤11的过程状态示意图；
图14为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤12的过程状态示意图；
图15为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤13的过程状态示意图；
图16为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤14的过程状态示意图。
图17为本发明一种避免有源层蚀刻的7 Mask阵列基板的制备方法的步骤15的过程状态示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述。
附图中相关标号的说明：1、玻璃基板Glass：Array侧基板玻璃，显示器件的基本部件，其上依序形成TFT等有源器件；2、栅极金属层GE： Metal 1金属层，此处可选Mo/Al/Mo或Ti/Al/Ti；3、栅极绝缘层GI：具有较大介电常数的绝缘层，本发明方案可选SiOx；4、有源层SE： TFT器件半导体层，本发明方案将a-Si改为IGZO；5、源漏极金属层SD：Metal 2金属层，此处为Ti/Al/Ti或Mo/Al/Mo；6、像素电极层PE：为ITO层；7、绝缘层CH：具有较大介电常数的绝缘层，本发明方案可选SiOx和SiNx；8、公共电极层UC：为ITO层；9、孔1；10、非透光区；11，孔2； 12，光阻；13，背沟道；14，灰阶光罩。
如图2至17之一所示，本发明公开了一种避免有源层蚀刻的7 Mask阵列基板，其包括玻璃基板，在玻璃基板上设有栅极金属层GE，栅极绝缘层GI完全覆盖栅极金属层GE，并直接覆盖玻璃基板的非栅极金属层GE覆盖的区域，有源层SE设置在栅极绝缘层GI上表面对应栅极金属层GE上方的部分区域；源漏极金属层SD完全覆盖有源层SE，并直接部分覆盖栅极绝缘层GI；像素电极层PE设置在源漏极金属层SD上，像素电极层PE部分覆盖源漏极金属层SD上，像素电极层PE部分直接覆盖在栅极绝缘层GI上；绝缘层CH完全覆盖像素电极层PE并直接覆盖源漏极金属层SD的部分区域，以及覆盖有源层SE的背沟道；公共电极层UC设置在绝缘层CH上并覆盖绝缘层CH部分区域。
进一步地，栅极金属层GE采用Ti/Al/Ti或Mo/Al/Mo材料成型，金属层SD采用Ti/Al/Ti或Mo/Al/Mo材料成型。
进一步地，有源层SE即TFT器件半导体层，选用IGZO材料成型。
进一步地，栅极绝缘层GI采用SiOx材料成型，绝缘层CH采用SiOx和SiNx材料成型。
进一步地，公共电极UC为ITO层，像素电极PE为ITO层。
进一步的，公共电极UC对应设在像素电极层PE的上方区域。
一种避免有源层蚀刻的7 Mask阵列基板的制造方法，其包括以下步骤：
步骤1，在玻璃基板上图形化形成栅极金属层GE；
步骤2，沉积一层栅极绝缘层GI完全覆盖栅极金属层GE，并直接覆盖玻璃基板的非栅极金属层GE的区域；
步骤3，在栅极绝缘层GI的表面对栅极金属层GE的上方区域图形化形成有源层SE；
步骤4，在有源层SE上沉积一层源漏极金属层SD，源漏极金属层SD完全覆盖有源层SE，并直接覆盖栅极绝缘层GI的非有源层SE覆盖的区域；
步骤5，在源漏极金属层SD上涂布一层光阻PR，采用灰阶光罩进行曝光显影制程，
步骤6，经曝光/显影后以在待保留源漏极金属层SD区域的保留剩余的光阻PR；
步骤7，蚀刻掉未被光阻PR保护的源漏极金属层SD，以露出对应栅极金属层GE两侧的部分有源层SE；
步骤8，去掉光阻PR；
步骤9，在源漏极金属层SD上图形化形成像素电极层PE，像素电极层PE部分覆盖源漏极金属层SD上，像素电极层PE部分直接覆盖在栅极绝缘层GI上；
步骤10，在像素电极层PE上涂布一层光阻PR，采用灰阶光罩进行曝光显影制程，
步骤11，经曝光/显影后在源漏极金属层SD表面保留光阻PR，且光阻PR在金属层SD对应有源层SE区域留有孔洞以漏出源漏极金属层SD；
步骤12，蚀刻掉未被光阻PR保护的源漏极金属层SD，以形成有源层的背沟道；
步骤13，去掉光阻PR；
步骤14，在像素电极层PE上沉积一层绝缘层CH，绝缘层CH完全覆盖像素电极层PE并直接覆盖源漏极金属层SD的部分区域，以及覆盖有源层SE的背沟道；
步骤15，在绝缘层CH上图形化形成公共电极层UC，公共电极层UC覆盖绝缘层CH部分区域。
进一步地，步骤1中采用干蚀刻方式制作栅极金属层GE。
进一步地，步骤4中采用PVD沉积一层源漏极金属层SD。
进一步地，步骤10的曝光量大于步骤6曝光的曝光量。
进一步的，步骤14中采用CVD沉积一层绝缘层CH。
进一步的，灰阶光罩具有对应最终源漏极金属层SD设置的非透光区域、对应非源漏极金属层SD区域设置的孔1以及对应背沟道设置的孔2，且孔1的穿透率＞孔2的穿透率。
本发明采用以上技术方案，在不改变7 Mask的光罩数量基础上，变更了像素电极和源漏极的成膜顺序，源漏极光罩采用具有不同穿透率的灰阶光罩，结合两次不同的曝光工艺，以及源漏极先成膜，后蚀刻的方式，有效避免了IGZO与像素电极之间的相互蚀刻问题。
显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
Claims (10)
1.一种避免有源层蚀刻的7 Mask阵列基板及其制造方法，其特征在于：其包括玻璃基板，在玻璃基板上设有栅极金属层GE，栅极绝缘层GI完全覆盖栅极金属层GE，并直接覆盖玻璃基板的非栅极金属层GE覆盖的区域，有源层SE设置在栅极绝缘层GI上表面对应栅极金属层GE上方的部分区域；源漏极金属层SD完全覆盖有源层SE，并直接部分覆盖栅极绝缘层GI；像素电极层PE设置在源漏极金属层SD上，像素电极层PE部分覆盖源漏极金属层SD上，像素电极层PE部分直接覆盖在栅极绝缘层GI上；绝缘层CH完全覆盖像素电极层PE并直接覆盖源漏极金属层SD的部分区域，以及覆盖有源层SE的背沟道；公共电极层UC设置在绝缘层CH上并覆盖绝缘层CH部分区域。
2. 根据权利要求1所述的一种避免有源层蚀刻的7 Mask阵列基板，其特征在于：栅极金属层GE采用Ti/Al/Ti或Mo/Al/Mo材料成型，金属层SD采用Ti/Al/Ti或Mo/Al/Mo材料成型。
3. 根据权利要求1所述的一种避免有源层蚀刻的7 Mask阵列基板，其特征在于：有源层SE即TFT器件半导体层，选用IGZO材料成型。
4. 根据权利要求1所述的一种避免有源层蚀刻的7 Mask阵列基板，其特征在于：栅极绝缘层GI采用SiOx材料成型，绝缘层CH采用SiOx和SiNx材料成型。
5. 根据权利要求1所述的一种避免有源层蚀刻的7 Mask阵列基板，其特征在于：公共电极UC为ITO层，像素电极PE为ITO层；公共电极UC对应设在像素电极层PE的上方区域。
6.一种避免有源层蚀刻的7 Mask阵列基板的制造方法，应用于权利要求1至5任一项所述的一种避免有源层蚀刻的7 Mask阵列基板，其特征在于：方法包括以下步骤：
步骤1，在玻璃基板上图形化形成栅极金属层GE；
步骤2，沉积一层栅极绝缘层GI完全覆盖栅极金属层GE，并直接覆盖玻璃基板的非栅极金属层GE的区域；
步骤3，在栅极绝缘层GI的表面对栅极金属层GE的上方区域图形化形成有源层SE；
步骤4，在有源层SE上沉积一层源漏极金属层SD，源漏极金属层SD完全覆盖有源层SE，并直接覆盖栅极绝缘层GI的非有源层SE覆盖的区域；
步骤5，在源漏极金属层SD上涂布一层光阻PR，采用灰阶光罩进行曝光显影制程，
步骤6，经曝光/显影后以在待保留源漏极金属层SD区域的保留剩余的光阻PR；
步骤7，蚀刻掉未被光阻PR保护的源漏极金属层SD，以露出对应栅极金属层GE两侧的部分有源层SE；
步骤8，去掉光阻PR；
步骤9，在源漏极金属层SD上图形化形成像素电极层PE，像素电极层PE部分覆盖源漏极金属层SD上，像素电极层PE部分直接覆盖在栅极绝缘层GI上；
步骤10，在像素电极层PE上涂布一层光阻PR，采用相同的灰阶光罩进行曝光显影制程，
步骤11，经曝光/显影后在源漏极金属层SD表面保留光阻PR，且光阻PR在金属层SD对应有源层SE区域留有孔洞以漏出源漏极金属层SD；
步骤12，蚀刻掉未被光阻PR保护的源漏极金属层SD，以形成有源层的背沟道；
步骤13，去掉光阻PR；
步骤14，在像素电极层PE上沉积一层绝缘层CH，绝缘层CH完全覆盖像素电极层PE并直接覆盖源漏极金属层SD的部分区域，以及覆盖有源层SE的背沟道；
步骤15，在绝缘层CH上图形化形成公共电极层UC，公共电极层UC覆盖绝缘层CH部分区域。
7. 根据权利要求6所述的一种避免有源层蚀刻的7 Mask阵列基板的制造方法，其特征在于：步骤1中采用干蚀刻方式制作栅极金属层GE。
8. 根据权利要求6所述的一种避免有源层蚀刻的7 Mask阵列基板的制造方法，其特征在于：采用PVD沉积一层源漏极金属层SD，采用CVD沉积一层绝缘层CH。
9. 根据权利要求6所述的一种避免有源层蚀刻的7 Mask阵列基板的制造方法，其特征在于：步骤10的曝光量大于步骤6曝光的曝光量。
10. 根据权利要求6所述的一种避免有源层蚀刻的7 Mask阵列基板的制造方法，其特征在于：灰阶光罩具有对应最终源漏极金属层SD设置的非透光区域、对应非源漏极金属层SD区域设置的孔1以及对应背沟道设置的孔2，且孔1的穿透率＞孔2的穿透率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210572538.4A CN114944362A (zh) | 2022-05-24 | 2022-05-24 | 一种避免有源层蚀刻的7 Mask阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210572538.4A CN114944362A (zh) | 2022-05-24 | 2022-05-24 | 一种避免有源层蚀刻的7 Mask阵列基板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114944362A true CN114944362A (zh) | 2022-08-26 |
Family
ID=82908540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210572538.4A Pending CN114944362A (zh) | 2022-05-24 | 2022-05-24 | 一种避免有源层蚀刻的7 Mask阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114944362A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104637872A (zh) * | 2015-02-02 | 2015-05-20 | 昆山龙腾光电有限公司 | 氧化物半导体薄膜晶体管阵列基板的制作方法 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN109065551A (zh) * | 2018-07-30 | 2018-12-21 | 深圳市华星光电技术有限公司 | Tft阵列基板的制造方法及tft阵列基板 |
| CN109768015A (zh) * | 2019-01-29 | 2019-05-17 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
-
2022
- 2022-05-24 CN CN202210572538.4A patent/CN114944362A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104637872A (zh) * | 2015-02-02 | 2015-05-20 | 昆山龙腾光电有限公司 | 氧化物半导体薄膜晶体管阵列基板的制作方法 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN109065551A (zh) * | 2018-07-30 | 2018-12-21 | 深圳市华星光电技术有限公司 | Tft阵列基板的制造方法及tft阵列基板 |
| CN109768015A (zh) * | 2019-01-29 | 2019-05-17 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11114474B2 (en) | Thin film transistor, manufacturing method thereof, array substrate, and display panel | |
| CN102983135B (zh) | 一种阵列基板、显示装置及阵列基板的制备方法 | |
| JP2014529099A (ja) | 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置 | |
| CN111180471A (zh) | 阵列基板及其制造方法 | |
| CN101685229A (zh) | 液晶显示器阵列基板的制造方法 | |
| CN103117248B (zh) | 阵列基板及其制作方法、显示装置 | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| CN113013096B (zh) | 阵列基板的制备方法及阵列基板 | |
| CN103500730A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN101556935B (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN102468243B (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
| CN100368917C (zh) | 液晶显示器的阵列基板及其制造方法 | |
| TW200631183A (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN109659312A (zh) | 一种阵列基板及其制备方法 | |
| CN104576526B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| WO2013185454A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN111129032A (zh) | 一种阵列基板及其制作方法 | |
| CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
| CN109037151B (zh) | 一种阵列基板的制备方法 | |
| CN102664162B (zh) | 一种像素结构制造方法 | |
| CN114944362A (zh) | 一种避免有源层蚀刻的7 Mask阵列基板及其制造方法 | |
| US20090045402A1 (en) | TFT array substrate and manufacturing method the same | |
| CN114050164A (zh) | 一种可避免有源层开孔过刻的阵列基板及其制造方法 | |
| CN111128876B (zh) | 一种阵列基板的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |