CN114937469A - 一种改进sram架构并提高无线传输效率的装置和方法 - Google Patents

一种改进sram架构并提高无线传输效率的装置和方法 Download PDF

Info

Publication number
CN114937469A
CN114937469A CN202210491442.5A CN202210491442A CN114937469A CN 114937469 A CN114937469 A CN 114937469A CN 202210491442 A CN202210491442 A CN 202210491442A CN 114937469 A CN114937469 A CN 114937469A
Authority
CN
China
Prior art keywords
module
data
channel
gold
communication module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210491442.5A
Other languages
English (en)
Other versions
CN114937469B (zh
Inventor
李炳坤
姜凯
李锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Inspur Science Research Institute Co Ltd
Original Assignee
Shandong Inspur Science Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Inspur Science Research Institute Co Ltd filed Critical Shandong Inspur Science Research Institute Co Ltd
Priority to CN202210491442.5A priority Critical patent/CN114937469B/zh
Publication of CN114937469A publication Critical patent/CN114937469A/zh
Application granted granted Critical
Publication of CN114937469B publication Critical patent/CN114937469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker
    • H04J13/0029—Gold
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明提供了一种改进SRAM架构并提高无线传输效率的装置和方法，本发明涉及无线传输的高速数据传输及存储领域，具体表现为通过添加缓存模块，数据转换模块，信息加扰模块，无线通信模块，多路选择解码模块，延迟通信模块，后通过DDR4进行数据存储和上位机读写的方法，包括用于高速度，高带宽的网络使用场景，实现多通道传输，读写低延迟和较高可靠性的传输。所述流程包括缓存模块，数据转换模块，信息加扰模块，无线通信模块，多路选择解码模块，信息解扰模块，延迟通信模块，DDR4数据存储模块以及上位机。本发明提高了数据的输入和读取速度，并保证了收发过程的稳定性。

Description

一种改进SRAM架构并提高无线传输效率的装置和方法
技术领域
本发明涉及一种改进SRAM架构并提高无线传输效率的装置和方法，属于信息存储的高速数据传输技术领域。
背景技术
DDR4内存最重大的优势莫过于提高频率和带宽，并且支持大量数据的存放和读取，在无线通信领域数据的吞吐量日益变大的前提下，提高大数据量的吞吐量和处理方式成为了日益增长的需求，在针对有多种优先级顺序的数据请求，使用FPGA并行处理实现，可靠性更高。
同时，SRAM作为缓存单元，其功效是决定系统性能的关键因素之一，故一系列的指标用于衡量其工作性能，同时面积对其功效有着较大的影响，传统6管存储单元作为目前应用最广泛的存储单元但受于读写稳定性和写裕度的制约，在完成日渐庞大的数据存储时，需要更多的晶体管单元，但后续研发的差分8管存储单元，在数据写入的能力上有了更大的提高，非常适配于本发明需要大容量数据发送的无线传输结构。
发明内容
本发明目的是提供了一种改进SRAM架构并提高无线传输效率的装置和方法，提高了数据的输入和读取速度，并保证了收发过程的稳定性。
本发明为实现上述目的，通过以下技术方案实现：
一种改进SRAM架构并提高无线传输效率的装置，包括数据缓存模块，数据转换模块，信息加扰模块，无线通信模块，信号接收模块，多路复用解码模块，信息解扰模块，延迟通信模块，DDR4数据存储模块以及上位机；
所述数据缓存模块包括以差分8管存储单元为核心的SRAM数据缓存器，用于接收数据和指令，并连接到数据转换模块和无线通信模块；
所述数据转换模块还与信息加扰模块连接，用于将任意数据转化为8bits位宽；
所述信息加扰模块还连接到无线通信模块，采用黄金导码的方式对数据进行加扰；
所述无线通信模块采取多路复用的方式，将指令和数据放在不同的频段交替传输；
所述多路复用解码模块连接到信息解扰模块和延迟通信模块，采取多路复用的解码模式，并用兵乓操作的方式交替发送给不同的通路，将数据和指令分离出来；
所述信息解扰模块还连接到延迟通信模块和DDR4数据存储模块，采用黄金导码解扰方式还原数据的本身；
所述延迟打拍模块还连接到DDR4数据存储模块，通过接收解码对应的周期，来进行延迟打拍，使得数据和指令可以同时进入数据存储模块；
所述DDR4数据存储模块还连接到上位机进行数据交互。
优选的，所述差分 8 管存储单元通过在 6 管存储单元的基础上增加一对 P沟道金属氧化物半导体管，增强了写能力和读噪声容限。
一种改进SRAM架构并提高无线传输效率的方法，包括以下步骤：
1）改进SRAM的架构，来提高设备的读写能力，并采用数据转换的方法，将数据转换成指定位宽，
2）将数据进行GOLD黄金导码的方式进行加扰，
3）将数据和指令通过多路复用的无线发送模块发送给信号接收模块，
4）在信号接收模块设置两个多路复用解码模块，将模拟信号变成数字信号，
5）信息解扰模块采用将黄金导码解扰方式还原数据的本身，信息解扰模块占用数个时钟周期，在指令模块对应的通路加入延迟通信模块，并将数据和指令同步输入给DDR4数据存储模块，完成数据的读写后，DDR4与上位机进行读写交互。
优选的，所述的GOLD黄金导码的加扰方式具体如下：
将所输入数据利用m-Sequence来生成Gold Code：选择两个m-Sequence，即基于线性反馈位移寄存器实现的最大长度序列且这两个序列的移位寄存器的数量相同，然后将这2个序列按位进行异或操作，产生Gold Code。
优选的，所述多路复用方法具体如下：数据和指令分别占用信道1和信道2，信道3为标志位判断，信道3表示数据信道1的起始和终止符，在解多路复用端，通过判断信道3的标志位信号来决定接受多少次信道信号后完成该次数据的传递，从而将数据和指令进行匹配和分离。
本发明的优点在于：本发明通过采用差分8管存储单元的方式来提高数据的写入能力，保证了大容量数据的缓存能力，同时加入了数据格式转换模块，来保证后续与DDR4交互时有着更良好的适配性，后续加入GOLD加扰模式，来保证数据传输过程中的抗干扰性，稳定性和安全性，发送模式采用多路复用的方式提高信号传输的占空比和利用率，接收端通过乒乓操作的方式，按着多路复用方式的解码，按着不同频段，将数据和指令分离，并源源不断地送入对应通路，后通过延迟打拍模块和解扰模块配合，可以让数据和指令同时到达数据存储模块（ddr4），并最终与上位机进行交互。这个过程大大提高了数据的输入和读取速度，并保证了收发过程的稳定性。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
图1为差分8管存储单元电路结构示意图。
图2为黄金导码加扰方式示意图。
图3为多路复用过程示意图。
图4为数据发射模块连接示意图。
图5为数据接收模块连接示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图4、图5所示，本发明通过添加缓存模块，数据转换模块，信息加扰模块，无线通信模块，多路选择解码模块，延迟通信模块，后通过DDR4进行数据存储和上位机读写的方法，包括用于高速度，高带宽的网络使用场景，实现多通道传输，读写低延迟和较高可靠性的传输。所述流程包括缓存模块，数据转换模块，信息加扰模块，无线通信模块，多路选择解码模块，信息解扰模块，延迟通信模块，DDR4数据存储模块以及上位机。通过改进SRAM的架构，采用差分8管的结构来提高设备的读写能力，并采用数据转换的方法，将数据转换成指定位宽（64bits），来适配ddr4的收发和读写功能，并将数据进行GOLD黄金导码的方式进行加扰，并将数据和指令通过多路复用的无线发送模块发送给接收端，在接收端设置两个多路复用解码模块，将模拟信号变成数字信号，按着数据和指令交替运输的复用规则，以乒乓传输的方式交替传输给对应的数据接收模块，同时数据模块对应的接收端通路在解码后应放置解黄金导码解绕模块，解码模块占用数个时钟周期，因此应在指令模块对应的通路加入延迟打拍模块，并将数据和指令同步输入给数据存储模块DDR4，完成数据的读写后，DDR4与上位机进行读写交互。
如图1所示，为差分8管存储单元结构图，差分 8 管存储单元通过在 6 管存储单元的基础上增加一对 P沟道金属氧化物半导体（P-channel Metal Oxide Semiconductor，PMOS）管，增强了写能力和读噪声容限。写操作中，无论是写数据 1 还是写数据 0，增加的PMOS 管（PSWL/PSWR）
均断开，因此四管锁存结构的电源端口浮空并弱化了数据锁存强度，故数据写入的能力增强。读操作中，PSWL 和 PSWR 均导通，存储数据 0 的节点（Q/QB）使位线通过PSWL 或 PSWR 对其放电，位线电位降低从而削弱了位线抬升该存储节点的能力，改善了读噪声容限。其保持状态的原理与 6 管存储单元一致。
如图2所示，为黄金导码的加扰方式，所述的GOLD加扰模块中，将所输入数据利用m-Sequence来生成Gold Code：选择两个m-Sequence，即基于线性反馈位移寄存器(lfsr)实现的最大长度序列（m-sequence）且这两个序列的移位寄存器的数量相同，然后将这2个序列按位进行异或操作，就会产生Gold Code。
如图3所示，为多路复用的原理图，本发明采用频分多路复用的方法，数据和指令分别占用信道1和信道2，信道3为标志位判断，信道3可以表示出数据信道1的起始和终止符，在解多路复用端，可以通过判断信道3的标志位信号来决定接受多少次信道信号后完成该次数据的传递，从而将数据和指令进行匹配和分离。

Claims (5)

1.一种改进SRAM架构并提高无线传输效率的装置，其特征在于，包括数据缓存模块，数据转换模块，信息加扰模块，无线通信模块，信号接收模块，多路复用解码模块，信息解扰模块，延迟通信模块，DDR4数据存储模块以及上位机；
所述数据缓存模块包括以差分8管存储单元为核心的SRAM数据缓存器，用于接收数据和指令，并连接到数据转换模块和无线通信模块；
所述数据转换模块还与信息加扰模块连接，用于将任意数据转化为8bits位宽；
所述信息加扰模块还连接到无线通信模块，采用黄金导码的方式对数据进行加扰；
所述无线通信模块采取多路复用的方式，将指令和数据放在不同的频段交替传输；
所述多路复用解码模块连接到信息解扰模块和延迟通信模块，采取多路复用的解码模式，并用兵乓操作的方式交替发送给不同的通路，将数据和指令分离出来；
所述信息解扰模块还连接到延迟通信模块和DDR4数据存储模块，采用黄金导码解扰方式还原数据的本身；
所述延迟打拍模块还连接到DDR4数据存储模块，通过接收解码对应的周期，来进行延迟打拍，使得数据和指令可以同时进入数据存储模块；
所述DDR4数据存储模块还连接到上位机进行数据交互。
2.根据权利要求1所述的改进SRAM架构并提高无线传输效率的装置，其特征在于，所述差分 8 管存储单元通过在 6 管存储单元的基础上增加一对 P沟道金属氧化物半导体管，增强了写能力和读噪声容限。
3.一种使用权利要求1-2任一所述的改进SRAM架构并提高无线传输效率的方法，其特征在于，包括以下步骤：
1）改进SRAM的架构，来提高设备的读写能力，并采用数据转换的方法，将数据转换成指定位宽，
2）将数据进行GOLD黄金导码的方式进行加扰，
3）将数据和指令通过多路复用的无线发送模块发送给信号接收模块，
4）在信号接收模块设置两个多路复用解码模块，将模拟信号变成数字信号，
5）信息解扰模块采用将黄金导码解扰方式还原数据的本身，信息解扰模块占用数个时钟周期，在指令模块对应的通路加入延迟通信模块，并将数据和指令同步输入给DDR4数据存储模块，完成数据的读写后，DDR4与上位机进行读写交互。
4.根据权利要求3所述的改进SRAM架构并提高无线传输效率的方法，其特征在于，所述的GOLD黄金导码的加扰方式具体如下：
将所输入数据利用m-Sequence来生成Gold Code：选择两个m-Sequence，即基于线性反馈位移寄存器实现的最大长度序列且这两个序列的移位寄存器的数量相同，然后将这2个序列按位进行异或操作，产生Gold Code。
5.根据权利要求3所述的改进SRAM架构并提高无线传输效率的方法，其特征在于，所述多路复用方法具体如下：数据和指令分别占用信道1和信道2，信道3为标志位判断，信道3表示数据信道1的起始和终止符，在解多路复用端，通过判断信道3的标志位信号来决定接受多少次信道信号后完成该次数据的传递，从而将数据和指令进行匹配和分离。
CN202210491442.5A 2022-05-07 2022-05-07 一种改进sram架构并提高无线传输效率的装置和方法 Active CN114937469B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210491442.5A CN114937469B (zh) 2022-05-07 2022-05-07 一种改进sram架构并提高无线传输效率的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210491442.5A CN114937469B (zh) 2022-05-07 2022-05-07 一种改进sram架构并提高无线传输效率的装置和方法

Publications (2)

Publication Number Publication Date
CN114937469A true CN114937469A (zh) 2022-08-23
CN114937469B CN114937469B (zh) 2024-05-24

Family

ID=82865372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210491442.5A Active CN114937469B (zh) 2022-05-07 2022-05-07 一种改进sram架构并提高无线传输效率的装置和方法

Country Status (1)

Country Link
CN (1) CN114937469B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667451A (zh) * 2009-09-11 2010-03-10 西安电子科技大学 高速数据交换接口的数据缓存器及其数据缓存控制方法
CN109408446A (zh) * 2018-11-16 2019-03-01 中国船舶重工集团公司第七二三研究所 一种基于fpga的高速串行收发系统
CN109413740A (zh) * 2017-08-18 2019-03-01 上海朗帛通信技术有限公司 一种无线通信的用户设备、基站中的方法和装置
CN109800193A (zh) * 2019-01-14 2019-05-24 浙江大学 一种ahb总线访问片上sram的桥接装置
CN110444240A (zh) * 2018-05-03 2019-11-12 爱思开海力士有限公司 存储器系统的编码器和解码器及其方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667451A (zh) * 2009-09-11 2010-03-10 西安电子科技大学 高速数据交换接口的数据缓存器及其数据缓存控制方法
CN109413740A (zh) * 2017-08-18 2019-03-01 上海朗帛通信技术有限公司 一种无线通信的用户设备、基站中的方法和装置
CN110444240A (zh) * 2018-05-03 2019-11-12 爱思开海力士有限公司 存储器系统的编码器和解码器及其方法
CN109408446A (zh) * 2018-11-16 2019-03-01 中国船舶重工集团公司第七二三研究所 一种基于fpga的高速串行收发系统
CN109800193A (zh) * 2019-01-14 2019-05-24 浙江大学 一种ahb总线访问片上sram的桥接装置

Also Published As

Publication number Publication date
CN114937469B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
US8766828B2 (en) Data bus inversion apparatus, systems, and methods
US7313751B2 (en) Dual mode decoder
CN1964247B (zh) 对网络损伤进行模拟的方法和装置
JP2012212500A (ja) フル・スイング・メモリ・アレイを読み出すための方法及び装置
CN1350301B (zh) 具有多级管线结构的高速同步半导体存储器及其操作方法
CN114937469A (zh) 一种改进sram架构并提高无线传输效率的装置和方法
US6456551B2 (en) Semiconductor memory device having prefetch operation mode and data transfer method for reducing the number of main data lines
CN102523145A (zh) 一种本地总线桥接和数据传输的方法
Davies et al. Asynchronous multiplexing for an optical-fibre local-area network
CN105432018B (zh) 逻辑运算装置
CN212341331U (zh) 一种继电保护测试仪内部插件间的高速通讯电路模块
CN100539438C (zh) 用于数据可靠存储或传输的编码和解码方法及系统
CN111654358B (zh) 一种物理层传输真实误码采集装置及设备
CN111900999B (zh) 一种面向卫星非连续通信的高性能极化编码方法及编码器
CN101944388B (zh) 一种反熔丝型prom
US7061988B2 (en) Interleaver memory access apparatus and method of mobile communication system
CN101645296B (zh) 半导体集成电路
Song et al. Energy-efficient data movement with sparse transition encoding
CN112466364A (zh) 存储器装置、写入方法以及读取方法
US20030152069A1 (en) Bundling/de-bundling of low frequency digital data streams
CN102904787A (zh) 一种本地总线桥接和数据传输的方法和装置
KR950022261A (ko) 코드 분할 다중 접근방식 비터비 복호기
CN101267214A (zh) 基于BP译码的变码扩展频谱通信系统接近shannon限的解扩技术
CN115833993A (zh) 一种面向下一代光纤通信标准的oFEC译码系统
CA1040328A (en) T.d.m. transmission of asynchronously occuring binary data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant