CN114902058A - 判定装置、试验系统、判定方法及判定程序 - Google Patents
判定装置、试验系统、判定方法及判定程序 Download PDFInfo
- Publication number
- CN114902058A CN114902058A CN202180007757.1A CN202180007757A CN114902058A CN 114902058 A CN114902058 A CN 114902058A CN 202180007757 A CN202180007757 A CN 202180007757A CN 114902058 A CN114902058 A CN 114902058A
- Authority
- CN
- China
- Prior art keywords
- test
- determination
- unit
- result
- reproducibility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 348
- 238000000034 method Methods 0.000 title claims description 43
- 238000013102 re-test Methods 0.000 claims abstract description 78
- 238000005259 measurement Methods 0.000 claims abstract description 61
- 238000012545 processing Methods 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 31
- 238000004364 calculation method Methods 0.000 claims description 30
- 238000000605 extraction Methods 0.000 claims description 14
- 239000000284 extract Substances 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 6
- 238000000576 coating method Methods 0.000 claims 6
- 238000002360 preparation method Methods 0.000 claims 6
- 238000007689 inspection Methods 0.000 description 24
- 238000013101 initial test Methods 0.000 description 19
- 238000012552 review Methods 0.000 description 18
- 238000004891 communication Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 230000033458 reproduction Effects 0.000 description 7
- 239000000523 sample Substances 0.000 description 7
- 230000009467 reduction Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000010801 machine learning Methods 0.000 description 2
- 238000007637 random forest analysis Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012706 support-vector machine Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007477 logistic regression Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31707—Test strategies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
- G01M99/00—Subject matter not provided for in other groups of this subclass
- G01M99/008—Subject matter not provided for in other groups of this subclass by doing functionality tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Software Systems (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Artificial Intelligence (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
提供一种判定装置,其具备:结果获取部,其获取对被测定器件进行的复数个项目的试验的试验结果;及,第1判定部,其判定是否对试验失败的被测定器件进行重新试验;并且,第1判定部,基于预先对复数个被测定器件进行复数次试验时的试验结果的再现性来进行判定。
Description
技术领域
本发明关于一种判定装置、试验系统、判定方法及判定程序。
背景技术
当对被测定器件(device)进行试验时,可能会因接触不良等而误判试验失败。因此,以往对试验失败的被测定器件进行重新试验,防止良率降低。
发明内容
在本发明的第一方面中,提供一种判定装置。判定装置可具备结果获取部,其获取对被测定器件进行的复数个项目的试验的试验结果。判定装置可具备第1判定部,其判定是否对试验失败的被测定器件进行重新试验。第1判定部可基于预先对复数个被测定器件进行复数次试验时的试验结果的再现性来进行判定。
判定装置还可具备计算部,其对复数个项目分别计算再现性。第1判定部可基于由计算部所算出的再现性,来判定是否对相应项目的试验失败的被测定器件进行重新试验。
第1判定部可使用已学习了再现性的学习模型来进行判定。
计算部可具有学习模型,其与输入的复数个项目的试验结果相对应,输出重新试验的预测结果。计算部可具有供给部,其对学习模型供给由结果获取部所获取的复数个项目的试验结果。计算部可具有再现性获取部,其与将复数个项目的试验结果供给至学习模型相对应,从学习模型所输出的重新试验的预测结果中获取再现性。
判定装置还可具备学习处理部,其使用学习数据来执行学习模型的学习处理,该学习数据含有复数个项目中的至少失败的项目的项目ID(标识符)、及重新试验的结果。
判定装置还可具备第2判定部,其使用重新试验的结果、及第1判定部的判定结果,来判定是否再次学习学习模型。学习处理部可根据由第2判定部所作的判定结果,来执行学习模型的学习处理。
计算部可由对复数个被测定器件进行复数个试验的试验结果、及复数个重新试验的试验结果,来计算再现性。
判定装置还可具备第2判定部,其使用重新试验的结果、及第1判定部的判定结果,判定是否更新再现性。计算部可根据由第2判定部所作的判定结果,来更新再现性。
判定装置还可具备第3判定部,其根据对每隔基准数的批次所包含的被测定器件执行试验,且无论第1判定部的判定结果如何,都判定对被测定器件进行重新试验。第2判定部可使用由第3判定部所执行的重新试验的结果来进行判定。
判定装置还可具备下限值获取部,其获取试验合格的被测定器件的比例的容许下限值。判定装置还可具备预测部,其基于各项目的再现性,算出相应项目的试验失败的被测定器件中,被预测为至少在所述项目的重新试验中合格的被测定器件的预测合格个数。第1判定部可在依照各项目的再现性的大小依序累计对应预测合格个数时,将基于再现性的值用作判定的阈值,该再现性与达到容许下限值的对应个数时、或即将达到之前的预测合格个数对应。
判定装置还可具备提取部,其获取包含试验结果的数据文件,并从该数据文件提取各项目的试验结果。判定装置还可具备存储部,其存储由提取部提取的试验结果。结果获取部可从存储部获取复数个项目的试验结果。
在本发明的第2方面中,提供一种试验系统,其可具备第一方面的判定装置。试验系统可具备试验装置,其对被测定器件进行复数个项目的试验。
在本发明的第3方面中,提供一种判定方法,其可具备结果获取阶段,其获取对被测定器件进行的复数个项目的试验的试验结果。判定方法可具备第1判定阶段,其判定是否对试验失败的被测定器件进行重新试验。在第1判定阶段中,可基于预先对复数个被测定器件进行复数次试验时的试验结果的再现性来进行判定。
在本发明的第4方面中,提供一种判定程序。判定程序由计算机执行,并使计算机发挥作为结果获取部的功能,该结果获取部获取对被测定器件进行的复数个项目的试验的试验结果。判定程序由计算机执行,并使计算机发挥作为第1判定部的功能,该第1判定部判定是否对试验失败的被测定器件进行重新试验。第1判定部可基于预先对复数个被测定器件进行复数次试验时的试验结果的再现性来进行判定。
再者,上述的发明内容并未列举出本发明的全部的特征。另外,这些特征组的子组合也可成为发明。
附图说明
图1表示本实施方式的试验系统1。
图2将试验装置200与晶圆101一并示出。
图3将判定装置300的动作与试验装置200的动作一并示出。
图4表示第1判定处理。
图5将变型例的判定装置300A与试验装置200和被测定器件100一并示出。
图6表示本发明的复数个方面可全部或部分具体化的计算机2200的一例。
具体实施方式
以下,通过发明的实施方式来说明本发明,但以下的实施方式并非用以限定权利要求的发明。另外,并非实施方式中所说明的特征的全部组合为发明的解决手段所必不可少的。
[1.试验系统1]
图1表示本实施方式的试验系统1。试验系统1具备被测定器件100、试验装置200、及判定装置300。试验装置200与判定装置300也可一体地形成为单一装置。
[1-1.被测定器件100]
被测定器件100可为例如半导体和微机电系统(Micro Electro MechanicalSystems;MEMS)等电子器件。被测定器件100可在一片晶圆上形成有复数个,可将晶圆切割并单片化成为裸芯片状,也可被密封并封装。
[1-2.试验装置200]
试验装置200对一个或复数个被测定器件100进行试验。试验装置200可进行单一项目的试验,也可同时或依序进行复数个项目(作为一例,1000至2000个项目)的试验。当例如被测定器件100是被封装后的电子器件时,试验所包含的复数个项目中的任意两个以上的项目,可为属于音频功能等相同类别的试验项目。在本实施方式中,作为一例,试验装置200对晶圆上的复数个被测定器件100依序进行复数个项目的试验。
试验装置200可为系统LSI测试仪、模拟测试仪、逻辑测试仪、或内存测试仪等器件试验装置。试验装置200向被测定器件100提供各种测试信号,并从被测定器件100获取响应信号。试验装置200可将由各项目的试验所获得的数据文件,经由有线或无线供给至判定装置300。由试验装置200供给的试验的数据文件,在本实施方式中,作为一例,可为标准试验数据格式(Standard TestDataFormat;STDF)的形式,可包含被测定器件100的批次编号和晶圆编号、被测定器件100的器件ID、试验项目的项目ID、各项目的测定值、及各项目的试验结果(在本实施方式中,作为一例,为合格/失败的判定值“0”、“1”)等。数据文件也可为数据日志(Datalog)和测试日志的形式。
此处,在由试验装置200实施的试验中,由于被测定器件100的表面污垢、试验装置200的接触不良等原因,会导致试验结果产生错误,即便是在第一次试验(也称作初检)中被判定为失败的被测定器件100,也可能在第二次试验(也称作再检、重新试验)中变成合格。因此,在以往的试验系统中,对初检失败的被测定器件进行重新试验,防止良率降低。
然而,若对初检失败的被测定器件一律进行重新试验,则对原本就是不可能合格的不良品,也会白费工夫地进行无用的重新试验。因此,在本实施方式的试验系统1中,以判定装置300对初检失败的被测定器件100判断是否应该进行再检。再者,试验失败是指可为试验所包含的至少一个项目失败。再试验是指可为所谓再探测,其使试验装置200接触被测定器件100并修正然后重新进行试验。将被测定器件100固定至试验装置200后,使探针接触被测定器件100时,可在初检后解除固定状态,也可不解除。
[1-3.判定装置300]
判定装置300具有:提取部301、存储部303、结果获取部305、计算部307、下限值获取部309、预测部311、阈值决定部313、及第1判定部315。
[1-3-1.提取部301]
提取部301从试验装置200获取试验的数据文件(本实施方式中,作为一例为STDF文件),从该数据文件提取各项目的试验结果(本实施方式中,作为一例为合格/失败的判定值)。除了试验结果以外,提取部301可从数据文件预先提取对应试验的项目ID、及被测定器件100的器件ID和批次编号等变换至CSV(comma-separatedvalues)文件。提取部301可将提取的数据供给至存储部303。
[1-3-2.存储部303]
存储部303存储由提取部301提取的试验结果(本实施方式中,作为一例为合格/失败的判定值)。存储部303,可将试验的项目ID、被测定器件100的器件ID及批次编号等,与试验结果附加对应关系并存储。存储部303中所存储的数据,可由结果获取部305可读取。
[1-3-3.结果获取部305]
结果获取部305,获取对被测定器件100所进行的复数个项目的试验结果。本实施方式中,作为一例,结果获取部305可从存储部303获取试验结果。结果获取部305可从存储部303,与各项目的试验结果一同获取该项目的项目ID及被测定器件100的器件ID。结果获取部305,可将初检相关试验结果等,供给至计算部307及第1判定部315。
[1-3-4.计算部307]
在预先对复数个被测定器件100进行复数次试验(本实施方式中,作为一例为2次)时,计算部307计算此时的试验结果的再现性。计算部307可将算出的再现性的值供给至第1判定部315及预测部311。
再现性可为表示相同试验结果(本实施方式中,作为一例为合格/失败的判定值)将再现多少的指标,例如示出初检中的失败的试验结果,在再检中将再现多少。再现性越高,再检成为失败而再试验所需的时间等容易浪费,因此,再现性可为表示再试验的无效性的指标。
作为一例,再现性可为失败的试验结果再现的比率(也称作再现率)。取而代之,再现性可为再试验中所预测的失败数(也称作再检预测失败数)。再检预测失败数可为自在初检中为失败的被测定器件100的个数(也称作初检失败数),减去在再检中的预测合格数的值,也可为对基准数的被测定器件100的在初检中成为失败的被测定器件100的数,乘上再现率而得的值。基准数可为晶圆所包含的被测定器件100的数,作为一例,可为100至10000。
再现性可为复数个项目的各者的值,可表示当一项目中的初检的结果为失败时,再检的结果会成为失败。本实施方式中,作为一例,再检成为失败是指,可为试验所包含的任一项目成为失败,也可为在与初检相同的项目中成为失败。
本实施方式中,作为一例,计算部307使用学习模型371来计算再现性。计算部307具有学习模型371、供给部373及再现性获取部375。
[1-3-5(1).学习模型371]
学习模型371与输入的复数个项目的试验结果相对应,输出再试验的预测结果。
学习模型371可通过使用了学习数据的学习处理来生成,该学习数据包含对初检为失败的被测定器件100所执行的再试验的试验结果。学习数据可包含试验的各项目中的至少失败的项目的项目ID、及再试验的结果。当初检中的一项目的试验为失败时,其再试验的试验结果可仅表示该一项目的试验的结果,也可表示各项目的试验的结果,也可仅表示试验的全体的结果。学习数据中,可进而含有晶圆上的被测定器件100的位置、测定值与理想值的偏移量等。
在本实施方式中,作为一例,学习模型371为随机森林(Random Forest)的机器学习算法,但也可为支持向量机(SVM)和K邻域法、逻辑回归等其它机器学习算法。
关于试验的各项目的结果,学习模型371可将合格设为0,将失败设为1来学习,再试验的结果成为失败的可能性越高,可输出越接近1的值。由此,关于某一项目的试验被输入了表示失败的试验结果(也即1)时,再试验的结果再次为失败的可能性越高,输出值越接近1。因此,所输出的预测结果可表示试验的逐项的再现性。
[1-3-5(2).供给部373]
供给部373对学习模型371供给由结果获取部305获取的复数个项目的试验结果(本实施方式中,作为一例为初检的试验结果)供给。供给部373可供给各项目的试验结果连同该项目的项目ID。
[1-3-5(3).再现性获取部375]
供给部373与将复数个项目的试验结果供给至学习模型371,与此相应地,再现性获取部375可从学习模型371所输出的再检的预测结果,获取再现性。再现性获取部375可对再检的预测结果的值进行四则运算等来获取再现性,也可将预测结果的值本身作为再现性来获取。
再现性获取部375将获取的再现性供给至预测部311及第1判定部315。本实施方式中,作为一例,不论初检的试验结果如何,将各项目的再现性供给至预测部311,并将初检中失败的项目(也称作初检失败项目)的再现性供给至第1判定部315。
[1-3-6.下限值获取部309]
下限值获取部309获取试验合格的被测定器件100的比例的容许下限值。容许下限值基于应试验合格的被测定器件100的良率等,可由判定装置300的操作者设定。容许下限值,作为一例,可为10%。下限值获取部309可将获取的容许下限值供给至阈值决定部313。
[1-3-6.预测部311]
预测部311,基于各项目的再现性,计算相应项目的试验(本实施方式中,作为一例为初检)失败的被测定器件100中,至少预测为该项目的再检会合格的被测定器件100的预测合格个数。例如,预测部311可计算被预测为再检的全体会合格的被测定器件100的预测合格个数。
预测部311可基于自计算部307供给的再现性来计算预测合格个数。预测部311可按各项目,将再现性与预测合格个数附加对应关系并供给至阈值决定部313。
[1-3-6.阈值决定部313]
阈值决定部313,根据各项目的再现性及预测合格个数,决定用于判定是否进行再检的阈值。本实施方式中,作为一例,阈值可为再现性的值。阈值决定部313可将所决定的阈值供给至第1判定部315。
[1-3-6.第1判定部315]
第1判定部315,判定是否对试验(本实施方式中,作为一例为初检)失败的被测定器件100进行再检。试验失败是指可为试验所包含的至少一个项目失败。第1判定部315可基于再现性来进行判定。
例如,第1判定部315可基于各项目的再现性,判定是否对相应项目的试验失败的被测定器件100进行再检。本实施方式中,作为一例,第1判定部315可使用从结果获取部305供给的各项目的试验结果、该项目的项目ID、及被测定器件100的器件ID来进行判定。第1判定部315可使用已学习了再现性的学习模型371,并基于从该学习模型371输出的再现性来进行判定。第1判定部315可将由阈值决定部313决定的阈值用于判定。
当进行了再检的判定时,第1判定部315可将应进行再检的被测定器件100的器件ID供给至试验装置200。由此,通过试验装置200对作为对象的被测定器件100进行再检。再检可对试验的全部项目重新进行。
根据以上的判定装置300,基于试验结果的再现性,判定是否对试验失败的被测定器件100进行再检。因此,可以节省对即便再检仍然失败的被测定器件100白费工夫地进行无用的再检的麻烦,并有效进行再检。
另外,基于各项目的再现性,来判定是否对相应项目的试验失败的被测定器件100进行再检,因此,能够确实地省略无用的再检。
另外,由于使用已学习了各项目的再现性的学习模型371来进行判定,因此,能够将项目之间的试验结果的潜在关联性反映至判定中。因此,能够提高判定的精度,并有效地进行再检。
另外,将复数个项目的试验结果输入学习模型371,获取表示再现性的再检的预测结果,因此,能够确实地获取高精度的再现性而进行判定。
另外,从试验的数据文件提取各项目的试验结果后保存于存储部303,所保存的试验结果可由结果获取部305获取。因此,与结果获取部305从试验装置200直接地获取数据文件后提取试验结果的情况不同,能够提高结果获取部305的处理速度。
[2.试验装置200]
图2将试验装置200与晶圆101一并示出。试验装置200具备测试仪主体201、测试头203及探测器205。
测试仪主体201为试验装置200的主体部,其进行各种试验的控制。例如,测试仪主体201可进行被测定器件100的初检,并基于来自判定装置300的信号,进行被测定器件100的再检。
测试头203被构成为可在经由电缆连接于测试仪主体201并对被测定器件100进行试验的试验位置、及不进行试验的退避位置之间进行驱动。当进行试验时,测试头203基于由测试仪主体201实行的控制,在试验位置将测试信号发送至被测定器件100,从被测定器件100接收响应信号后,将该信号中继到测试仪主体201。测试头203可具有:与被测定器件100接触而获取电接触的复数个探针231。
复数个探针231,与形成于晶圆101上的复数个被测定器件100中的若干(本实施方式中为四个)的复数个电极焊垫的各者对应地配置。
探测器205搬送晶圆101并载置到平台上,使晶圆101与测试头203的位置对准。
[3.动作]
图3将判定装置300的动作与试验装置200的动作一并示出。判定装置300通过进行步骤S11至S25的处理,来判定是否进行被测定器件100的再检。再者,图中的虚线框示出由试验装置200实行的处理。
在步骤S11中,试验装置200对复数个被测定器件100分别进行试验。本实施方式中,作为一例,试验装置200对基准数的被测定器件100也即晶圆101上的全部被测定器件100,分别进行试验。当步骤S11的处理从第二次以后进行时,试验装置200可对尚未进行试验的复数个被测定器件100进行初检。
在步骤S13中,提取部301从试验装置200获取数据文件(本实施方式中,作为一例为STDF文件)来提取各项目的试验结果,存储部303存储该试验结果。在本实施方式中,作为一例,可通过提取部301进而提取被测定器件100的器件ID及试验的项目ID等,并存储于存储部303。
在步骤S15中,结果获取部305从存储部303获取试验结果。结果获取部305可进而获取试验结果及被测定器件100的器件ID和试验的项目ID等。
在步骤S17中,第1判定部315在判定步骤S11中,判定经试验的基准数的被测定器件100的全部是否试验合格。本实施方式中,作为一例,第1判定部315判定晶圆101上的全部被测定器件100是否在试验的全项目上合格。当判定在步骤S17中的全部被测定器件100试验合格时(步骤S17;是),处理移至步骤S11。由此,通过试验装置200,对下一片晶圆101的被测定器件100进行试验。当判定在步骤S17中的全部被测定器件100未试验合格时(步骤S17;否),处理移至步骤S19。
在步骤S19中,第1判定部315对在步骤S11中的试验失败的被测定器件100,进行是否再检的判定处理。此步骤S19的处理的详情后面详述。
在步骤S21中,第1判定部315判定是否进行再检的判定。当执行对全部被测定器件100不进行再检的判定时(步骤S21;是),处理移至步骤S11。由此,通过试验装置200对下一片晶圆101的被测定器件100进行试验。当对在步骤S21中的至少一个被测定器件100进行再检的判定时(步骤S21;是),处理移至步骤S23。
在步骤S23中,试验装置200对已判定为进行再检的一个或复数个被测定器件100进行再检。再检,可对试验的各项目进行。
当试验装置200能够同时对复数个被测定器件100进行试验时,试验装置200可仅对这些被测定器件100中的被判定为进行再检的被测定器件100进行试验。作为一例,当试验装置200的复数个探针231能够接触各被测定器件100时,试验装置200可使各探针231接触对应位置的各被测定器件100,并仅对与进行再检的被测定器件100接触的探针231,流通电流。
在步骤S25中,与上述的步骤S13相同,提取部301从试验装置200获取数据文件(本实施方式中,作为一例为STDF文件)后,提取各项目的试验结果,存储部303存储该试验结果。步骤S25的处理结束后,处理可移至步骤S11。由此,通过试验装置200对下一片晶圆101的被测定器件100进行试验。
[4-1.第1判定处理]
图4表示第1判定处理。判定装置300通过进行步骤S101至S107的处理,对被测定器件100判定是否再检。
在步骤S101中,下限值获取部309,通过判定装置300的操作者来获取预设的容许下限值。容许下限值被内部存储于判定装置300时,下限值获取部309可获取该容许下限值。
在步骤S102中,计算部307对复数个项目分别计算再现性。计算部307可使用学习模型371来计算再现性。
在步骤S103中,预测部311基于各项目的再现性,来计算各项目的预测合格个数。作为一例,当再现性表示失败的再现率时,预测部311可对各项目根据下述式(1)算出预测合格个数。当再现性表示再检预测失败数时,预测部311可对各项目根据下述式(2)算出预测合格个数。
预测合格个数=初检失败数×(1-再现率)(1)
预测合格个数=初检失败数-再检预测失败数(2)
在步骤S105中,阈值决定部313根据各项目的再现性及预测合格个数,来决定用于判定是否进行再检的阈值。例如,阈值决定部313在依照各项目的再现性的大小依序累计对应预测合格个数时,可检出累计结果达到容许下限值的对应个数时的预测合格个数。取而代之,阈值决定部313可检出累计结果即将达到容许下限值的对应个数之前的预测合格个数。阈值决定部313可将基于与检出的预测合格个数对应的再现性的值,用作为阈值。
此处,依照再现性的大小依序累计预测合格个数是指,可为按再现性的升序或降序来累计预测合格个数,本实施方式中,作为一例,按再现性的升序来累计预测合格个数。基于再现性的值是指,可为对再现性的值进行四则运算等而获得的值,但本实施方式中,作为一例为再现性的值本身。此时,利用比较阈值、及各项目的再现性,能够判定是否对该项目失败的被测定器件100进行再检。
在步骤S107中,第1判定部315按项目判定是否对该项目的试验失败的被测定器件100进行再检。第1判定部315可使用以下两者来进行判定:由计算部307的再现性获取部375供给的关于各初检失败项目的再现性、由阈值决定部313供给的关于再现性的阈值。
当初检失败项目的再现性大于阈值时,第1判定部315可判定不对该项目失败的被测定器件100进行再检,当初检失败项目的再现性小于阈值时,可判定对该项目失败的被测定器件100进行再检。第1判定部315可检出由结果获取部305获取的各器件ID中,初检失败项目的再现性小于阈值的再现性的项目失败的被测定器件100的器件ID,并作为再检的对象供给至试验装置200。
根据以上的第1判定处理,当依照各再现性的大小依序累计各项目的预测合格个数时,由于检出与达到合格比例的容许下限值的对应个数时、或即将达到之前的预测合格个数对应的再现性,因此,检出满足容许下限值但不需再检的阈值。因此,通过使用此阈值来进行是否再检的判定,能够使试验合格的被测定器件100的比例为容许下限值以上。
再者,试验的再现性,由于对被测定器件100实施的处理工程而不同。例如,在经低温处理的被测定器件100、及经高温处理的被测定器件100中,再现性可能不同。因此,当试验对象中包含实施了各自的处理工程的被测定器件100时,较佳为按所实施的处理工程而使用各自的学习模型371来进行第1判定处理。
[5.变型例]
图5将变型例的判定装置300A与试验装置200和被测定器件100一并示出。判定装置300A还具有:第1判定部315A、结果获取部305A、第3判定部317、第2判定部319、及学习处理部321。再者,本变型例的判定装置300A中,对与图1所示的判定装置300大致相同者附加相同的符号,并省略说明。
[5-2.第1判定部315A]
第1判定部315A为与上述的第1判定部315相同的构成,但也将判定结果供给至第2判定部319。
[5-3.结果获取部305A]
结果获取部305A为与上述的结果获取部305相同的构成,但还从存储部303获取试验结果等及被测定器件100的批次编号。另外,结果获取部305A将批次编号与器件ID附加对应关系并供给至第3判定部317。另外,结果获取部305A将与由第3判定部317所供给的器件ID对应的初检的试验结果、及再检的试验结果,与试验项目的项目ID附加对应关系并从存储部303获取,且供给至第2判定部319。
[5-4.第3判定部317]
第3判定部317,判定是否对被测定器件100进行再检。第3判定部317可无论该第1判定部315的判定结果如何,都判定对被测定器件100进行再检。第3判定部317对每隔基准数(本实施方式中,作为一例为4)的批次所包含的被测定器件100执行该试验,由此,可进行再检的判定。例如,第3判定部317,当对基准数的批次的下一批次(本实施方式中,作为一例为第5批次)所包含的各被测定器件100进行初检时,可对该被测定器件100进行再检的判定。作为一例,第3判定部317可在上述的步骤S15、及步骤S17之间进行判定。
第3判定部317可基于从结果获取部305A供给的批次编号,检出批次编号的切换,并计数已试验的批次数。第3判定部317可对被测定器件100进行再检的判定,该被测定器件100在已试验的批次数达到基准数(本实施方式中为4)后,在达到下一数(本实施方式中为5)为止的期间进行初检。第3判定部317可从结果获取部305A所供给的器件ID,提取应进行再检的被测定器件100的器件ID,并供给至试验装置200。由此,通过试验装置200来对作为对象的被测定器件100进行再检。
第3判定部317,可将应再检的被测定器件100的器件ID也供给至结果获取部305A。由此,与该器件ID对应的初检的试验结果、及再检的试验结果,被与试验的各项目的项目ID附加对应关系,并供给至第2判定部319。
[5-5.第2判定部319]
第2判定部319,使用再检的结果、及第1判定部315的判定结果,来判定是否再次学习学习模型371。由第2判定部319所使用的再检的结果,可为由第3判定部317所执行的再检的结果,但也可为由第1判定部315所执行的再检的结果。
第2判定部319可从以下两种结果算出TP(TruePositive,真阳性)、TN(TrueNegative,真阴性)、FP(FalsePositive,伪阳性)、及FN(FalseNegative,伪阴性)的值:第1判定部315的判定结果(本实施方式中,作为一例为判定为再检的对象的被测定器件100的器件ID)、及自结果获取部305A所供给的各器件ID的再检的试验结果。TP可为,被判定为再检,且再检合格的被测定器件100的个数。TN可为,被判定为不进行再检,且再检失败的被测定器件100的个数。FP可为,被判定为进行再检,且再检失败的被测定器件100的个数。FN可为,被判定为不进行再检,且再检合格的被测定器件100的个数。
当未满足防止良率降低所需的条件(也称作良率条件)、及减少再检数所需的条件(也称作再试验降低条件)中的至少一者的条件时,第2判定部319可进行再次学习的判定。再者,良率可为,供试验的全部被测定器件100中,试验(或再检)合格的被测定器件100的比例。
良率条件可为:当对全部的被测定器件100进行再检时,合格的被测定器件100的数(FN+TP)、及判定为进行再检并再检合格的被测定器件100的个数(TP)的比,大于阈值。也即,良率条件,可使用阈值(TH1)并以TP/(FN+TP)≥TH1来表示。
再检降低条件可为:初检中失败的被测定器件100的个数(TN+FP+FN+TP)、及未进行再检的被测定器件100的个数(TN+FN)的比,大于阈值。也即,再检降低条件可使用阈值(TH2)并以(TN+FN)/(TN+FP+FN+TP)≥TH2来表示。
当已进行再次学习的判定时,第2判定部319可将从结果获取部305A获取的数据中所提取的学习数据,供给至学习处理部321。
[5-6.学习处理部321]
学习处理部321,使用学习数据来执行学习模型371的学习处理,该学习数据包含试验的各项目中的至少失败的项目的项目ID、及再试验的结果。学习处理部321可根据由第2判定部319所作的判定结果,来执行学习模型371的学习处理。作为一例,学习处理部321根据从第2判定部319供给学习数据,可进行学习处理。学习处理部321可进而使用学习数据来执行学习处理,该学习数据包含晶圆上的被测定器件100的位置、及测定值与理想值的偏移量等。学习处理部321可从结果获取部305A和第2判定部319获取这些的数据。
根据以上的判定装置300A,由于通过学习处理部321来进行学习模型371的学习处理,因此,能够进一步提高再现性的精度。
另外,使用由第2判定部319所作的再检的结果、及第1判定部315的判定结果,来判定是否再次学习学习模型371。因此,当第1判定部315的判定精度较低时,再次学习学习模型371,能够提高第1判定部315的判定精度。
另外,由于每当进行基准批次数的被测定器件100的试验时都强制进行再检,因此能够确实地将再现性的精度和学习模型371的学习精度维持在较高水平。
[6.其它变型例]
再者,上述的实施方式及变型例中,以判定装置300具有计算部307、下限值获取部309、预测部311及阈值决定部313来进行说明,但也可不具有这些构件。例如,判定装置300可从外部连接的计算部307、预测部311及阈值决定部313,获取再现性、预测合格个数及阈值的计算结果。另外,判定装置300可不使用预测合格个数和阈值就进行由第1判定部315实施的判定。作为一例,第1判定部315可对再现性较大的基准数的项目失败的被测定器件,实行不进行再检的判定。
另外,已对结果获取部305经由提取部301及存储部303而从试验装置200获取试验结果等进行说明,但也可从试验装置200直接地获取。此时,结果获取部305可获取数据文件(作为一例为STDF文件)的试验数据后,从该数据文件提取试验结果等。此时,判定装置300可不具有提取部301。
另外,可将由预测部311所算出的各项目的预测合格个数,作为该项目的初检失败的被测定器件100中的被预测为在该项目的再检中合格的被测定器件100的数量来进行说明,但也可作为表示其它值的数。例如,各项目的预测合格个数可为,该项目的初检失败的被测定器件中的被预测为在全部的再检中合格的被测定器件100的数量。
另外,对将试验的各项目作成再现性的值来进行说明,但也可作成与试验全体对应的值。当初检的结果失败时,此时再现性可显示再检的结果失败。
另外,对计算部307使用学习模型371来计算再现性进行说明,但也可在不使用学习模型371的情况下,计算再现性。例如,计算部307可从以下两种结果计算再现性:对复数个被测定器件100进行复数个试验的试验结果、及复数个再检的试验结果。作为一例,计算部307可使用对复数个被测定器件100进行初检及再检的结果,并从各项目的初检中的失败数、及再检中的失败数的比,来计算再现率。由此,能够获取统计性再现率,该统计性再现率基于对复数个被测定器件100进行初检的结果。当在不使用学习模型371的情况下,计算再现性时,由于不需要每次都对各被测定器件100将初检的试验结果输入至学习模型371,因此,可预先按项目计算再现率后,内部存储于判定装置300。此外,第2判定部319可使用再检的结果、及第1判定部315的判定结果,来判定是否更新已算出的再现性。此时,计算部307可根据由第2判定部319所作的判定结果,来更新再现性。再者,第2判定部319的判定手法,可为与上述的变型例相同。
再者,试验系统1的试验装置200和判定装置300、300A中的至少一部分的功能部,可由执行程序的计算机来实现。计算机可为依照预先作成的程序来进行计算和逻辑处理,作为一例,可为具有微处理器的特殊目的专用的计算机,可为通用计算机,也可为其它计算机。
本发明的各种实施方式,可参阅流程图及方块图来记载,此处,方块可表示:(1)操作被执行的进程(process)的阶段、或(2)具有执行操作的任务的装置的区段。特定的阶段及区段,可通过下述来构装:专用电路、与存储于计算机可读取介质上的计算机可读取指令一并供给的可编程电路、及/或与存储于计算机可读取介质上的计算机可读取指令一起供给的处理器。专用电路可含有数字及/或模拟硬件电路,也可含有集成电路(IC)及/或离散电路。可编程电路可含有可重新构成的硬件电路,该可重新构成的硬件电路含有逻辑AND、逻辑OR、逻辑XOR、逻辑NAND、逻辑NOR、及其它逻辑操作、正反器、缓存器、场可编程门阵列(FPGA)、及可编程逻辑数组(PLA)等的内存组件等。
计算机可读取介质可含有任意的有形器件,该任意的有形器件能存储通过合适的器件来执行的指令,其结果为,具有被存储于其中的指令的计算机可读取介质,具备一种产品,该产品含有可执行的指令以创建在流程图或方块图中所指定的操作所需的手段。作为计算机可读取介质的例子,可含有电子存储介质、磁存储介质、光存储介质、电磁存储介质、半导体存储介质等。作为计算机可读取介质的更具体的例子,可含有:软盘(注册商标)碟、磁盘、硬盘、随机存取内存(RAM)、只读存储器(ROM)、可抹除可编程只读存储器(EPROM或闪存)、电气可抹除可编程只读存储器(EEPROM)、静态随机存取内存(SRAM)、光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)、蓝光(RTM)碟、存储棒、集成电路卡等。
计算机可读取指令可包含一或复数个程序语言的任意组合中所记述的源代码或目标代码的任一者,其汇编组译器指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、韧体指令、状态设定数据、或Smalltalk、JAVA(注册商标)、C++等般的面向对象程序语言、及“C”程序语言或相同的程序语言般的以往的顺序程序语言。
相对于通用计算机、特殊目标计算机、或其它计算机等可编程数据处理装置的处理器或可编程电路,计算机可读指令,可在本地或经由局域网(LAN)、互联网等的广域网(WAN)提供,以创建执行流程图或方块图中所指定的操作所需的手段,并执行计算机可读指令。作为处理器的例子,含有计算机处理器、处理单元、微处理器、数字信号处理器、控制器、及微控制器等。
图6表示本发明的复数个方面可全部或部分具体化的计算机2200的一例。安装于计算机2200额程序,可以使计算机2200作为关联在本发明的实施方式的装置的操作或该装置的一个或复数个区段而发挥作用;或者,可以执行该操作或该一个或复数个区段、及/或可以使计算机2200执行本发明的实施方式的进程或该进程的阶段。这种程序可使计算机2200通过CPU2212来执行,以执行与本说明书所述的流程图及方块图的方块中的若干或全部关联的特定的操作。
本实施方式的计算机2200,含有CPU2212、RAM2214、图形控制器2216、及显示设备2218,它们通过主机控制器2210相互连接。计算机2200还含有通讯接口2222、硬盘驱动器2224、DVD-ROM驱动器2226、及IC卡驱动器般的输入/输出单元,它们经由输入/输出控制器2220而连接于主机控制器2210。计算机还含有ROM2230及键盘2242般的传统的输入/输出单元,它们经由输入/输出芯片2240而连接于输入/输出控制器2220。
CPU2212依照存储于ROM2230及RAM2214内的程序而运行,由此来控制各单元。图形控制器2216获取RAM2214内提供的讯框缓冲器等或其本身中通过CPU2212所生成的图像数据,图像数据可显示于显示设备2218上。
通讯接口2222经由网络而与其它电子器件通讯。硬盘驱动器2224存储要被计算机2200内的CPU2212使用的程序及数据。DVD-ROM驱动器2226从DVD-ROM2201读取程序或数据,并经由RAM2214将程序或数据提供至硬盘驱动器2224。IC卡驱动器从IC卡读取程序及数据、及/或将程序及数据写入IC卡。
ROM2230在其中存储要通过计算机2200在启动时执行的开机程序等、及/或存储依存于计算机2200的硬件的程序。输入/输出芯片2240,还可将各种输入/输出单元经由并行端口、串行端口、键盘端口、鼠标端口等,连接于输入/输出控制器2220。
程序通过DVD-ROM2201或IC卡般的计算机可读取介质提供。程序从计算机可读取介质读取,并安装于计算机可读取介质的例子也即硬盘驱动器2224、RAM2214、或ROM2230,且通过CPU2212执行。这样的程序内所记述的信息处理被读取至计算机2200,致使程序、及上述各种类型的硬件资源之间协作。装置或方法可通过以下内容来构成:依据计算机2200的使用来实现信息的操作或处理。
例如,通讯在计算机2200及外部器件之间执行时,CPU2212执行已加载于RAM2214中的通讯程序,并基于通讯程序中所记述的处理,可对通讯接口2222命令进行通讯处理。通讯接口2222在CPU2212的控制下,读取已存储于RAM2214、硬盘驱动器2224、DVD-ROM2201、或IC卡等的记录介质内所提供的发送缓冲处理领域中的发送数据,并将所读取的发送数据发送至网络、或将从网络接收的接收数据写入记录介质上所提供的接收缓冲处理领域等。
另外,CPU2212可使硬盘驱动器2224、DVD-ROM驱动器2226(DVD-ROM2201)、及IC卡等的外部记录介质中所存储的文件或数据库的全部或必要部分,被读取至RAM2214,并对RAM2214上的数据执行各种类型的处理。CPU2212继而将所处理的数据写回至外部记录介质。
各种类型的程序、数据、表格、及数据库般的各种类型的信息,可存储于记录介质,并接受信息处理。CPU2212可对从RAM2214读取的数据,执行本发明所记载的含有通过程序的指令序列所指定的各种类型的操作、信息处理、条件判断、条件分支、无条件分支、及信息的检索/置换等的各种类型的处理,并将结果写回至RAM2214。另外,CPU2212可检索记录介质内的文件、数据库等中的信息。例如,当具有各自与第2属性的属性值相关联的第1属性的属性值的复数个条目,被存储于记录介质内时,CPU2212从该复数个条目中检索第1属性的属性值所指定的符合条件的条目,并读取该条目内所存储的第2属性的属性值,由此,可获取与满足预定条件的第1属性相关联的第2属性的属性值。
以上说明的程序或软件模块,可存储于计算机2200上或计算机2200附近的计算机可读取介质。此外,连接于专用通讯网络或互联网的服务器系统内所提供的硬盘或RAM般记录介质,可以作为计算机可读取介质使用,并由此经由网络将程序提供至计算机2200。
以上,利用实施方式来说明本发明,但本发明的保护范围并不限定于上述实施方式所记载额范围。熟悉本发明的技术领域者明白可对上述实施方式实施各种变更或改良。由权利要求的记载可知,如此的经实施变更或改良的方式也可包含在本发明的保护范围内。
应注意的是,权利要求、说明书及附图中所示额装置、系统、程序以及方法中的动作、程序、步骤及阶段等各处理的执行顺序,只要未特别明示“更前”、“之前”等,再者只要并非在后一处理中使用前一处理的输出,则可按任意顺序实现。关于权利要求、说明书及附图中的动作流程,为方便起见而采用“首先,”、“其次,”等进行了说明,但并不表示必须按该顺序实施。
附图标记说明
1:试验系统
100:被测定器件
101:晶圆
200:试验装置
201:测试仪主体
203:测试头
205:探测器
231:探针
300:判定装置
301:提取部
303:存储部
305:结果获取部
307:计算部
309:下限值获取部
311:预测部
313:阈值决定部
315:第1判定部
317:第3判定部
319:第2判定部
321:学习处理部
371:学习模型
373:供给部
375:再现性获取部
2200:计算机
2201:DVD-ROM
2210:主机控制器
2212:CPU
2214:RAM
2216:图形控制器
2218:显示设备
2220:输入/输出控制器
2222:通讯接口
2224:硬盘驱动器
2226:DVD-ROM驱动器
2230:ROM
2240:输入/输出芯片
2242:键盘
Claims (14)
1.一种判定装置,其具备:
结果获取部,其获取对被测定器件进行的复数个项目的试验的试验结果;及,
第1判定部,其判定是否对所述试验失败的被测定器件进行重新试验;
并且,所述第1判定部基于预先对复数个被测定器件进行复数次所述试验时的试验结果的再现性来进行判定。
2.如权利要求1所述的判定装置,其中,还具备计算部,其对所述复数个项目分别计算所述再现性;
并且,所述第1判定部基于由所述计算部所算出的所述再现性,来判定是否对相应项目的试验失败的被测定器件进行重新试验。
3.如权利要求2所述的判定装置,其中,所述第1判定部,使用已学习了所述再现性的学习模型来进行判定。
4.如权利要求3所述的判定装置,其中,所述计算部具有:
学习模型,其与输入的所述复数个项目的试验结果相对应,输出重新试验的预测结果;
供给部,其对所述学习模型供给由所述结果获取部所获取的所述复数个项目的试验结果;及,
再现性获取部,其与将所述复数个项目的试验结果供给至所述学习模型相对应,从所述学习模型所输出的重新试验的预测结果中获取所述再现性。
5.如权利要求4所述的判定装置,其中,还具备学习处理部,其使用学习数据来执行所述学习模型的学习处理,该学习数据含有所述复数个项目中的至少失败的项目的项目ID、及重新试验的结果。
6.如权利要求5所述的判定装置,其中,还具备第2判定部,其使用重新试验的结果、及所述第1判定部的判定结果,来判定是否再次学习所述学习模型;
并且,所述学习处理部根据由所述第2判定部所作的判定结果,来执行所述学习模型的学习处理。
7.如权利要求2所述的判定装置,其中,所述计算部由对复数个被测定器件进行复数个所述试验的试验结果、及复数个重新试验的试验结果,来计算所述再现性。
8.如权利要求7所述的判定装置,其中,还具备第2判定部,其使用重新试验的结果、及所述第1判定部的判定结果,来判定是否更新所述再现性;
并且,所述计算部根据由所述第2判定部所作的判定结果,来更新所述再现性。
9.如权利要求6或8所述的判定装置,其中,还具备第3判定部,其根据对每隔基准数的批次所包含的被测定器件执行所述试验,且无论所述第1判定部的判定结果如何,都判定对被测定器件进行重新试验;
并且,所述第2判定部使用由所述第3判定部所执行的重新试验的结果来进行判定。
10.如权利要求2至9中任一项所述的判定装置,其中,还具备:
下限值获取部,其获取所述试验合格的被测定器件的比例的容许下限值;及,
预测部,其基于各项目的所述再现性,算出相应项目的试验失败的被测定器件中,被预测为至少在所述项目的重新试验中合格的被测定器件的预测合格个数;
并且,所述第1判定部在依照各项目的所述再现性的大小依序累计对应所述预测合格个数时,将基于所述再现性的值用作判定的阈值,该再现性与达到所述容许下限值的对应个数时、或即将达到之前的所述预测合格个数对应。
11.如权利要求1至10中任一项所述的判定装置,其中,还具备:
提取部,其获取包含试验结果的数据文件,并从所述数据文件提取各项目的试验结果;及,
存储部,其存储由所述提取部提取的试验结果;
并且,所述结果获取部,自所述存储部获取所述复数个项目的试验结果。
12.一种试验系统,其具备:权利要求1至11中任一项所述的判定装置;及,试验装置,其对被测定器件进行复数个项目的试验。
13.一种判定方法,其具备:
结果获取阶段,其获取对被测定器件进行的复数个项目的试验的试验结果;及,
第1判定阶段,其判定是否对所述试验失败的被测定器件进行重新试验;
并且,在所述第1判定阶段中,基于预先对复数个被测定器件进行复数次所述试验时的试验结果的再现性来进行判定。
14.一种判定程序,该判定程序由计算机执行,并使所述计算机发挥作为下述构件的功能:
结果获取部,其获取对被测定器件进行的复数个项目的试验的试验结果;及,
第1判定部,其判定是否对所述试验失败的被测定器件进行重新试验;
并且,所述第1判定部,基于预先对复数个被测定器件进行复数次所述试验时的试验结果的再现性来进行判定。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-041371 | 2020-03-10 | ||
JP2020041371A JP2021143880A (ja) | 2020-03-10 | 2020-03-10 | 判定装置、試験システム、判定方法および判定プログラム |
PCT/JP2021/001134 WO2021181863A1 (ja) | 2020-03-10 | 2021-01-14 | 判定装置、試験システム、判定方法および判定プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114902058A true CN114902058A (zh) | 2022-08-12 |
Family
ID=77672223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180007757.1A Pending CN114902058A (zh) | 2020-03-10 | 2021-01-14 | 判定装置、试验系统、判定方法及判定程序 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20220300390A1 (zh) |
JP (1) | JP2021143880A (zh) |
KR (1) | KR20220110237A (zh) |
CN (1) | CN114902058A (zh) |
DE (1) | DE112021001524T5 (zh) |
WO (1) | WO2021181863A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114660443A (zh) * | 2022-05-24 | 2022-06-24 | 南京宏泰半导体科技有限公司 | 一种基于机器学习的集成电路ate自动复测系统及方法 |
JP2024056112A (ja) * | 2022-10-10 | 2024-04-22 | 株式会社デンソー | 半導体装置の製造方法および製造装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6138256A (en) * | 1998-03-27 | 2000-10-24 | Micron Technology, Inc. | Intelligent binning for electrically repairable semiconductor chips |
JP3960872B2 (ja) * | 2002-07-19 | 2007-08-15 | Necエレクトロニクス株式会社 | プローバ装置及び半導体装置の検査方法 |
US7017429B2 (en) * | 2003-04-30 | 2006-03-28 | Infineon Technologies Richmond, Lp | Continuous test flow method and apparatus |
JP2005010069A (ja) * | 2003-06-20 | 2005-01-13 | Renesas Technology Corp | テストシステム、テスト方法およびテストプログラム |
JP2006025100A (ja) * | 2004-07-07 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびそのテスト方法 |
JP2008122362A (ja) * | 2006-10-20 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体検査手法 |
JP2010267689A (ja) * | 2009-05-13 | 2010-11-25 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
JP2010278073A (ja) * | 2009-05-26 | 2010-12-09 | Panasonic Corp | 半導体集積回路、半導体集積回路の検査装置、及び検査方法 |
JP2013024671A (ja) * | 2011-07-20 | 2013-02-04 | Renesas Electronics Corp | 半導体集積回路のテスト方法とシステムとプログラム |
US20170301079A1 (en) * | 2016-04-19 | 2017-10-19 | Incheon University Industry Academic Cooperation Foundation | Method of acquiring tsom image and method of examining semiconductor device |
-
2020
- 2020-03-10 JP JP2020041371A patent/JP2021143880A/ja active Pending
-
2021
- 2021-01-14 DE DE112021001524.9T patent/DE112021001524T5/de active Pending
- 2021-01-14 CN CN202180007757.1A patent/CN114902058A/zh active Pending
- 2021-01-14 WO PCT/JP2021/001134 patent/WO2021181863A1/ja active Application Filing
- 2021-01-14 KR KR1020227021986A patent/KR20220110237A/ko not_active Application Discontinuation
-
2022
- 2022-06-06 US US17/832,713 patent/US20220300390A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
DE112021001524T5 (de) | 2023-01-05 |
KR20220110237A (ko) | 2022-08-05 |
JP2021143880A (ja) | 2021-09-24 |
US20220300390A1 (en) | 2022-09-22 |
WO2021181863A1 (ja) | 2021-09-16 |
TW202202860A (zh) | 2022-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12032353B2 (en) | Examining apparatus, examining method and recording medium | |
US10151792B2 (en) | Manufacturing method and program of semiconductor device | |
CN114902058A (zh) | 判定装置、试验系统、判定方法及判定程序 | |
JP3734392B2 (ja) | 半導体集積回路の故障検査方法及びレイアウト方法 | |
JP2004125670A (ja) | テストパターン選択装置、テストパターン選択方法、及びテストパターン選択プログラム | |
JP2023052655A (ja) | 解析装置、解析方法および解析プログラム | |
CN114660443A (zh) | 一种基于机器学习的集成电路ate自动复测系统及方法 | |
TWI515445B (zh) | 診斷工具-一種增加良率提升製程之產量的方法 | |
KR20210100028A (ko) | 시편들을 검사하는 방법 및 그의 시스템 | |
JP7219046B2 (ja) | 解析装置、解析方法および解析プログラム | |
TWI848201B (zh) | 判定裝置、試驗系統、判定方法及記錄媒體 | |
KR102532513B1 (ko) | 해석 장치, 해석 방법 및 해석 프로그램 | |
KR102688883B1 (ko) | 빅데이터 기반 진동 특성에 따른 이상 상태를 예측하여, 친환경 가스절연개폐장치를 제어하는 시스템 및 그 제어 방법 | |
WO2012036666A1 (en) | Systems, methods and apparatus that employ statistical analysis of structural test information to identify yield loss mechanisms | |
Inuyama et al. | Critical-area-aware test pattern generation and reordering | |
WO2023007344A1 (en) | Logic built-in self-test of an electronic circuit | |
JPH1152023A (ja) | Lsiの故障箇所推定方法及びlsiの故障箇所推定プログラムを記録した記録媒体 | |
JP3127856B2 (ja) | Lsi組み合わせ回路故障推論装置 | |
Pomeranz et al. | Selection of a fault model for fault diagnosis based on unique responses | |
JP2005332389A (ja) | 半導体集積回路の故障検査方法及びレイアウト方法 | |
CN111582347A (zh) | 一种故障诊断方法及装置 | |
Wen et al. | Transistor leakage fault diagnosis for CMOS circuits | |
JP2003296393A (ja) | 半導体装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |