CN114884492A - 一种应用于模数转换器的基于Gm-CCO型的比较器电路 - Google Patents

Abstract

本申请实施例涉及模数转换技术领域，具体涉及一种应用于模数转换器的基于Gm‑CCO型的比较器电路，提升了比较器的精度，降低了电路的整体功耗，所述电路包括：跨导放大器单元、电流饥渴型振荡器单元、锁存器单元、产生比较结果和复位信号单元；跨导放大器单元接收差分信号，对差分信号进行放大，输出第一电流和第二电流；电流饥渴型振荡器单元接收第一电流和第二电流，进行环形振荡，输出对应的两路脉冲电平；锁存器单元接收两路脉冲电平，对两路脉冲电平进行锁存，产生第一输出信号和第二输出信号；产生比较结果和复位信号单元接收两路脉冲电平、第一输出信号、第二输出信号，存储比较结果以及输出复位信号。

Description

一种应用于模数转换器的基于Gm-CCO型的比较器电路

技术领域

本申请实施例涉及模数转换技术领域，具体而言，涉及一种应用于模数转换器的基于Gm-CCO型的比较器电路。

背景技术

随着模数转换器(ADC)是一种将模拟信号转换为数字信号的器件，是集成电路设计中不可或缺的重要模块之一。在各类模数转换器中，SAR ADC的结构简单，得到了广泛的应用。SAR ADC的工作原理是，先对数字码值进行预设，再通过DAC进行转化，将DAC输出的电压和输入的基准电压不断进行比较以获得各位的数字码值，而将DAC输出的电压和输入的基准电压是在比较器中进行比较的，比较器的噪声、速度、功耗性能等决定着SAR ADC的整体性能，传统的比较器主要分为连续时间比较器和动态比较器，其中SAR ADC通常使用LATCH型动态比较器以降低功耗，其功耗较低、速度较快。

随着科技的发展，对模数转换器的精度要求变高，但是传统的动态比较器的噪声难以满足目前的精度要求，并且在比较过程中，动态比较器比较完成后需要进行复位，复位时钟的产生需要产生额外的功耗。

发明内容

本申请实施例提供一种应用于模数转换器的基于Gm-CCO型的比较器电路，提升了比较器的精度，降低了电路整体的功耗。

本申请实施例第一方面提供一种应用于模数转换器的基于Gm-CCO型的比较器电路，所述比较器电路包括：跨导放大器单元、电流饥渴型振荡器单元、锁存器单元、产生比较结果和复位信号单元；

所述跨导放大器单元接收差分信号，对所述差分信号进行放大，输出第一电流和第二电流；

所述电流饥渴型振荡器单元接收所述第一电流和所述第二电流，进行环形振荡，输出对应的两路脉冲电平；

所述锁存器单元接收所述两路脉冲电平，对所述两路述脉冲电平进行锁存，产生第一输出信号和第二输出信号；

所述产生比较结果和复位信号单元接收所述两路脉冲电平、所述第一输出信号和所述第二输出信号，存储比较结果以及输出复位信号。

可选地，所述跨导放大器单元接收差分信号，对所述差分信号进行放大，输出第一电流和第二电流，所述第一电流和第二电流具有电流差。

可选地，所述电流饥渴型振荡器单元包括：第一电流饥渴型振荡器单元、第二电流饥渴型振荡器单元；

所述第一电流饥渴型振荡器单元接收所述第一电流，引发自振荡，产生所述两路脉冲电平中的第一脉冲电平；

所述第二电流饥渴型振荡器单元接收所述第二电流，引发自振荡，产生所述两路脉冲电平中的第二脉冲电平。

可选地，所述第一电流饥渴型振荡单元包括：第一电流饥渴型环形振荡电路；

所述第二电流饥渴型振荡单元包括：第二电流饥渴型形环形振荡电路；

所述第一电流饥渴型环形振荡电路和所述第二饥渴型环形振荡电路为级数相同的环形振荡电路。

可选地，所述第一电流饥渴型环形振荡与所述锁存器单元之间加入两个反相器，所述两个反相器用于对所述第一电流饥渴型环形振荡电路输出的电压波形进行整形；

所述第二电流饥渴型环形振荡与所述锁存器单元之间加入两个反相器，所述两个反相器用于对所述第二电流饥渴型环形振荡电路输出的电压波形进行整形。

可选地，所述产生比较结果和复位信号单元包括：第一D触发器、第二D触发器；

所述第一D触发器接收发出的第三输出信号，根据所述第三输出信号，产生对应的第四输出信号；

所述第二D触发器接收所述第四输出信号以及所述第一输出信号，对所述第一输出信号进行存储。

可选地，所述第一D触发器的输出端接入延时模块，输出所述比较器电路的复位信号。

本申请提供的应用于模数转换器的基于Gm-CCO型的比较器电路包括跨导放大器单元、电流饥渴型振荡器单元、锁存器单元、产生比较结果和复位信号单元，所述跨导放大器单元接收差分信号，对所述差分信号进行放大，输出第一电流和第二电流；所述电流饥渴型振荡器单元接收所述第一电流和所述第二电流，进行环形振荡，输出对应的两路脉冲电平；所述锁存器单元接收所述两路脉冲电平，对所述两路脉冲电平进行锁存，产生第一输出信号和第二输出信号；所述产生比较结果和复位信号单元接收所述两路脉冲电平、所述第一输出信号和所述第二输出信号，产生比较结果以及输出复位信号。

本申请使用电流饥渴型振荡器接收电流，振荡周期与输入电流成正比，输入电流越高，就会振荡的越快，输出的脉冲电平就会越早跳变到高电平，通过锁存器电路单元对输出的脉冲电平进行锁存，可以快速准确的表征输入电压的大小，减少了比较器的噪声，增加了电路的精度，另外通过产生比较结果和复位信号单元电路来产生比较结果，发出自适应的复位信号，不需要额外专门产生复位时钟信号，减少了比较器电路的整体功耗。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提出的用于模数转换器的比较器电路整体结构图；

图2是本申请一实施例提出的电流饥渴型环形振荡器结构示意图；

图3是本申请一实施例提出的产生比较结果和复位信号电路结构示意图；

图4是本申请一实施例提出的比较器电路时序图；

图5是本申请一实施例提出的SAR-VCO ADC的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例的应用于模数转换器的基于Gm-CCO型的比较器电路包括：跨导放大器单元(Gm)、电流饥渴型振荡器单元(CCO)、锁存器单元(LATCH)、产生比较结果和复位信号单元。跨导放大器单元接收差分信号，差分信号分为两路，分别接入跨导放大器的正负输入端，跨导放大器对差分信号进行放大，输出第一电流和第二电流。电流饥渴型振荡器单元电路接收第一电流和第二电流，第一电流与第二电流具有电流差，在第一电流和第二电流的作用下，开始环形振荡，输出对应的两路脉冲电平。锁存器单元电路接收两路脉冲电平，对两路脉冲电平进行锁存，产生第一输出信号和第二输出信号。产生比较结果和复位信号单元电路接收两路脉冲电平、第一输出信号、第二输出信号，存储比较结果以及输出复位信号。

具体的，电流饥渴型振荡器单元电路接收到第一电流和第二电流后，进行环形振荡，输出对应的两路脉冲电平。电流饥渴型振荡器单元包括：第一电流饥渴型振荡器单元、第二电流饥渴型振荡器单元，第一电流饥渴型振荡器单元接收第一电流，引发自振荡，产生两路脉冲电平中的第一脉冲电平。第二电流饥渴型振荡器单元接收第二电流，引发自振荡，产生两路脉冲电平中的第二脉冲电平。

电流饥渴型振荡器单元一种较优的结构为：以两个电流饥渴型振荡器电路构成电流饥渴型振荡器单元。第一电流饥渴型振荡单元包括：第一电流饥渴型环形振荡电路；第二电流饥渴型振荡单元包括：第二电流饥渴型环形振荡电路，第一电流饥渴型环形振荡电路和第二饥渴型环形振荡电路为级数相同的电路。例如：第一电流饥渴型环形振荡电路的级数为3级，第二电流饥渴型环形振荡电路的级数也为3级；第一电流饥渴型环形振荡电路的级数为5级，那么第二环形振荡电路的级数也为5级。

在第一电流饥渴型环形振荡电路与锁存器单元电路之间加入两个反相器，用于对第一电流饥渴环形振荡电路输出的电压波形进行整形；在第二电流饥渴型环形振荡电路与锁存器之间加入两个反相器，用于对第二电流饥渴环形振荡电路输出的电压波形进行整形。

比较结果和复位信号单元的一种较优的结构为：由或门、两个D触发器、延时模块组成的比较结果和复位信号单元。或门接收两路脉冲电平，根据两路脉冲电平，产生第三输出信号，第一D触发器接收第三输出信号，产生对应的第四输出信号，第二D触发器接收第四输出信号以及第一输出信号，对第一输出信号进行存储。第一D触发器的输出端接入延时模块，输出作用于比较器电路的复位信号。该复位信号作用于整个比较器电路，用于对整个比较器电路进行复位，准备进行下一次比较。

为了更清晰的说明上述比较器电路，下文以一具体电路结构为例，说明比较器电路的结构和工作原理。

参考图1，图1是本申请一实施例提出的用于模数转换器的比较器电路整体结构图，也叫做基于Gm-CCO的时域比较器整体结构图，图中输入差分信号Vinp与Vinn，也叫做输入差分电压，接入跨导放大器Gm模块，跨导放大器模块对差分信号进行放大，输出两路电流，第一电流Ioutp以及第二电流Ioutn，ΔIout与输入的差分电压成正比，可以表示为以下公式：

ΔIout＝Gm·ΔVin

后续将Ioutp与Ioutn分别输入两个结构完全相同的电流饥渴型环形振荡器中，将Ioutp接入电流饥渴型振荡器CCO1、将Ioutn接入电流饥渴型环形振荡器CCO2。

参考图2，图2是本申请一实施例提出的电流饥渴型环形振荡器结构示意图，如图2所示，图2中从左至右的3个开关分别为开关1、开关2、开关3。从左至右的7个反相器分别为反相器INV1、反相器INV2、反相器INV3、反相器INV4、反相器INV5、反相器6、反相器7。电流饥渴型环形振荡器由电流饥渴型多级反相器级联构成，Ioutp与Ioutn作为环振中所有反相器共用的电流源。图中是一个五级反相器，在环振外部接入额外两个反相器：反相器6和反相器7，用来对环振输出的电压波形进行整形，输入电流源lin分别接入反相器INV1、反相器INV2、反相器INV3、反相器INV4、反相器INV5中，反相器INV1连接反相器INV2、反相器INV5、反相器6、开关1的第一端；反相器INV2连接反相器INV3、开关1的第一端；反相器INV3连接反相器INV4、开关2的第一端、反相器INV4连接反相器INV5、反相器IVN3、开关2的第一端；反相器INV5连接反相器INV4、反相器6、开关3，反相器6连接反相器7、INV1、INV5、开关3的第一端；反相器7连接反相器6、输出端；开关1的第一端连接反相器INV1、开关1的第二端接地；开关2的第一端接INV3、INV4，开关2的第二端接地；开关3的第一端接反相器INV5、反相器INV1、反相器6，开关3的第二段接地。在环形振荡器开始振荡前，复位信号RST会对CCO1和CCO2进行复位，开关1、开关2、开关3闭合，反相器INV2和反相器INV4将输出端充电至高电平，复位稳定后，环振电平为“01010”。当开关1、开关2、开关3断开后，电路状态从INV1的输出端首先开始改变，被充电为高电平、环振开始振荡。由于电流饥渴型环形振荡器的输入电流和振荡周期成正比，故lin较高的环振会振荡的更快，输出的Vout会更更早的跳变到高电平。

环形振荡器的输出端连接锁存器以及产生比较结果和复位信号模块，环形振荡器的输出脉冲电平Voutp、Voutn分别输入LATCH锁存器的两个与非门中，两个环振的输出由LATCH锁存器，该锁存器为RS锁存器，由于RS锁存器很容易被触发，可以快速准确的表征输入电压的大小。环形振荡器CCO输出的波形不够理想，可能会导致后续的LATCH锁存器电路的功耗增大，因此如图2所示，在环形振荡器CCO与LATCH锁存器中间加入了反相器6和反相器7，这两个反相器的高电平和环形振荡器CCO的振荡峰值相近，在转换过程中不会产生过多的功耗，同时又可以实现很好的整形功能。

该比较器的电路的工作原理为：当Vinp比Vinn大时，Ioutp输入CCO1中的反相器链中，INV5的输出端会更早的变为高电平，迅速让LATCH锁存器的输出信号C变为1，而

则被锁存至0；若Vinp小于Vinn，则Ioutn输入CCO2中的反相器链中，CCO2输出的

变为1，C被锁存至0。根据输出信号C与

可以得到比较结果，即当C为1时，Vinp>Vinn；当C为0时，Vinp<Vinn。为了存储比较结果，本申请设置了产生比较结果和复位信号模块电路。环形振荡器CCO1和CCO2的输出电平脉冲接入产生比较结果和复位信号模块电路中，锁存器的输出信号C与

接入产生比较结果和复位信号电路中。LATCH锁存器的两个与非门与产生比较结果和复位信号模块之间分别接入一个反相器，该反相器用于对锁存器输出的信号进行相位反转。

参考图3，图3是本申请一实施例提出的产生比较结果和复位信号电路结构示意图，如图3所示，环形振荡器的输出脉冲电平Voutp、Voutn接入电路的或门中，在复位阶段，Voutp、Voutn都会被复位到低电平，在比较完成时，Voutp、Voutn中会有一个提前升至高电平，可以通过对Voutp、Voutn进行或操作来判断此时是否已经完成比较。当或门输出高电平时，判断此时已经比较结束，将此或门的输出信号命名为CLK0，输入D触发器1(DFF1)的时钟输入端CK，D触发器1的时钟输入端接入CLK0，D端连接VDD，输出端Q1连接延时模块、D触发器2(DFF2)的时钟输入端CK。当CLK0跳变到高电平时，输出Q1也会跳变为高电平；D触发器2的时钟输入端CK连接D触发器1的输出端Q、输出端Q2连接外部电路CMP、D端接接入锁存器的输出信号C。由于D触发器的延迟比锁存器大得多，当Q1跳变为高电平时，锁存器输出到C的电平已经稳定，将C接入D触发器2的D输入端，则能够将比较结果C存储在D触发器2中。

为了提高整个比较器电路的工作速度，通过D触发器1的输出端Q1输出信号CLK1，将输出信号接入延时模块DLY中，输出整体电路的复位信号RST。保证D触发器1完成存储之后，对整体的模拟电路和数字电路进行复位，准备进行下一轮比较，实现了自适应的时钟，减少了不必要的等待复位时间，同时也能够避免采用专门的时钟产生器，降低了电路的功耗。

使用本发明提出的比较器电路，通过电流饥渴型环形振荡器的连接LATCH锁存器对对电压的大小进行比较，电流饥渴型环形振荡器的结构简单，RS锁存器很容易被触发，可以快速准确的表征输入电压的大小，提高了比较器比较的精度，还使用了两个反相器对CCO与LATCH锁存器之间的电压波形进行整形，在转换过程中不会消耗过多的功耗，同时又可以较好的实现整形功能，并且本发明的电路采用了D触发器对比较结果进行存储，且通过D触发器产生自适应的复位时钟，提高了比较器的工作速度，减小了比较器电路的整体功耗。

参考图4，图4是本申请一实施例提出的比较器电路时序图，如图4所示，在第一个周期中，Voutp先跳变为高电平，Voutn后跳变为高电平，此时Vinp>Vinn，C跳变至高电平，D触发器1的输出CLK0跳变至高电平，随后CLK1跳变至高电平，随后CMP跳变至高电平，复位信号RST在经过延时之后跳变至高电平，进入第二个周期，第二个周期中，Voutn先升至高电平，Voutp后升至高电平，则Vinp<Vinn，此时C保持低电平，CLK0随后跳变至高电平，CLK1随后跳变至高电平，CMP保持低电平，随后RST发出复位信号。其中，t_d(RST_CCO)为CCO复位的延时，t_d(LATCH_rise)为LATCH锁存器升至高电平所用的延时，t_d(LATCH_fall)为LATCH锁存器降至低电平所用的延时，t_d(OR)为或门的延时，t_d(CK-Q)为D触发器1的延时，t_d(DLY)为延时模块所用的延时，t_d(RST_DFF)为触发器复位延时，T(RST)为复位信号的时长。

在本申请的另一个实施例中，基于Gm-CCO的时域比较器可以应用于SAR-VCO型混合ADC。参考图5，图5是本申请一实施例提出的SAR-VCO ADC的结构示意图，如图5所示，图中的输入电压Vin输入采样保持电路中，采样保持电路还连接了时钟信号端CLKs，采样保持电路将信号传输至Gm-CCO模块中，Gm-CCO模块的输出接入两计数器(计数器1COUNTER1、计数器2COUNTER2)，CCO1与CCO2连接至LATCH+数字模块中，在CCO1、CCO2与LATCH+数字模块中设置一个开关，CCO1与计数器1间设置一个开关，CCO2与计数器2之间设置一个开关，LATCH+数字模块连接SAR logic模块，SAR logic(逻辑控制单元)模块连接数字模块、DAC(数/模转换)模块，DAC模块连接Gm-CCO模块、SARlogic模块。通过将Gm-CCO模块的输出接入两个计数器，即可对输入电压实现多位的细量化，当输入电压的电位差较小时，可以通过计数器来记录CCO的振荡次数，进而可以较为精细的对电位差进行比较，粗量化比较的结果可以结与细量化的结果结合起来，输出实际的n位码值。

普通的比较器是进行粗量化比较，在电压差较大时，比较结果准确，但在电压差较小时，比较结果可能出现偏差，本实施例中通过Gm-CCO模块连接了计数器，实现了对输入电压多位的细量化，最后将粗量化和细量化的结果结合起来输出实际的n位码值。在这种应用中，即使在粗量化的比较过程中，出现输入信号差别较小，Voutn和Voutp跳变沿时间接近，判断错误的情况，在后续通过计数细量化的过程中，还能对错误码进行矫正，输出的n位码值准确的表征了电压的比较结果。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (7)

1.一种应用于模数转换器的基于Gm-CCO型的比较器电路，其特征在于，所述比较器电路包括：跨导放大器单元、电流饥渴型振荡器单元、锁存器单元、产生比较结果和复位信号单元；

所述跨导放大器单元接收差分信号，对所述差分信号进行放大，输出第一电流和第二电流；

所述电流饥渴型振荡器单元接收所述第一电流和所述第二电流，进行环形振荡，输出对应的两路脉冲电平；

所述锁存器单元接收所述两路脉冲电平，对所述两路述脉冲电平进行锁存，产生第一输出信号和第二输出信号；

所述产生比较结果和复位信号单元接收所述两路脉冲电平、所述第一输出信号、所述第二输出信号，存储比较结果以及输出复位信号。

2.根据权利要求1所述的方法，其特征在于，所述跨导放大器单元接收差分信号，对所述差分信号进行放大，输出第一电流和第二电流，所述第一电流和第二电流具有电流差。

3.根据权利要求1所述的比较器电路，其特征在于，所述电流饥渴型振荡器单元包括：第一电流饥渴型振荡器单元、第二电流饥渴型振荡器单元；

所述第一电流饥渴型振荡器单元接收所述第一电流，引发自振荡，产生所述两路脉冲电平中的第一脉冲电平；

所述第二电流饥渴型振荡器单元接收所述第二电流，引发自振荡，产生所述两路脉冲电平中的第二脉冲电平。

4.根据权利要求1所述的比较器电路，其特征在于，所述第一电流饥渴型振荡单元包括：第一电流饥渴型环形振荡电路；

所述第二电流饥渴型振荡单元包括：第二电流饥渴型形环形振荡电路；

所述第一电流饥渴型环形振荡电路和所述第二饥渴型环形振荡电路为级数相同的环形振荡电路。

5.根据权利要求4所述的方法，其特征在于，所述第一电流饥渴型环形振荡电路与所述锁存器单元电路之间加入两个反相器，所述两个反相器用于对所述第一电流饥渴型环形振荡电路输出的电压波形进行整形；

所述第二电流饥渴型环形振荡电路与所述锁存器单元电路之间加入两个反相器，所述两个反相器用于对所述第二电流饥渴型环形振荡电路输出的电压波形进行整形。

6.根据权利要求1所述的方法，其特征在于，所述产生比较结果和复位信号单元包括：或门、第一D触发器、第二D触发器、延时模块；

所述或门接收所述两路脉冲电平，根据所述两路脉冲电平，产生第三输出信号；

所述第一D触发器接收所述第三输出信号，根据所述第三输出信号，产生对应的第四输出信号；

所述第二D触发器接收所述第四输出信号以及所述第一输出信号，对所述第一输出信号进行存储。

7.根据权利要求6所述的方法，其特征在于，所述第一D触发器的输出端接入所述延时模块，输出作用于所述比较器电路的复位信号。

Images