CN114884475A - 一种自适应宽幅电压输入电路 - Google Patents

一种自适应宽幅电压输入电路 Download PDF

Info

Publication number
CN114884475A
CN114884475A CN202210299012.3A CN202210299012A CN114884475A CN 114884475 A CN114884475 A CN 114884475A CN 202210299012 A CN202210299012 A CN 202210299012A CN 114884475 A CN114884475 A CN 114884475A
Authority
CN
China
Prior art keywords
transistor
resistor
emitter
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210299012.3A
Other languages
English (en)
Inventor
杨阳
徐佳丽
罗寻
何峥嵘
王成鹤
范国亮
周远杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN202210299012.3A priority Critical patent/CN114884475A/zh
Publication of CN114884475A publication Critical patent/CN114884475A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于集成电路设计领域，具体涉及一种自适应宽幅电压输入电路；该电路包括：第一模块电路和第二模块电路，第一模块电路模块输出端连接第二模块电路；第一模块电路包括第一电流源、第一晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电阻、第二电阻、第三电阻和第四电阻；第二模块电路包括第二电流源、第二晶体管、第三晶体管、第四晶体管和第五晶体管；第一模块电路模块输出端连接第二模块电路包括第一电流源的输出端与第三晶体管的发射极连接，第一晶体管的基极与第二晶体管的基极和第二晶体管的集电极连接；本发明能够提供宽幅输入电压范围且具有跨导低漂移特性，同时满足单片运算放大器对于高集成度的要求。

Description

一种自适应宽幅电压输入电路
技术领域
本发明属于集成电路设计领域，具体涉及一种自适应宽幅电压输入电路。
背景技术
在运算放大器领域，通常要求能够实现单电源和低电源电压工作，但此条件下会缩小电压信号的可用范围。因此，满摆幅输入输出运放应运而生，其共模输入范围、输出电压摆幅成为重点考虑的参数。通常情况下，满摆幅输入采用如图1所示的双差分对结构来实现。然而，此结构的一个主要缺点是其跨导会在整个共模输入范围内变化近一倍。若将其运用于带有反馈回路的运放中，可能导致输出波形失真。当输入级跨导变化较大时，会导致运放的相位裕度减小，从而稳定性变差。因此能够提供宽幅输入电压范围且具有跨导低漂移特性的输入结构尤为重要。
发明内容
针对现有技术存在的不足，本发明提出了一种自适应宽幅电压输入电路，该电路包括：
第一模块电路(100)和第二模块电路(200)，第一模块电路(100)模块输出端连接第二模块电路(200)；第一模块电路(100)包括第一电流源(I1)、第一晶体管(Q1)、第五晶体管(Q5)、第六晶体管(Q6)、第七晶体管(Q7)、第八晶体管(Q8)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)和第四电阻(R4)；第二模块电路(200)包括第二电流源(I2)、第二晶体管(Q2)、第三晶体管(Q3)、第四晶体管(Q4)和第五晶体管(Q5)；
第一模块电路(100)模块输出端连接第二模块电路(200)包括第一电流源(I1)的输出端与第三晶体管(Q3)的发射极连接，第一晶体管(Q1)的基极与第二晶体管(Q2)的基极和第二晶体管(Q2)的集电极连接。
优选的，第一电流源(I1)的输出端与第五晶体管(Q5)的发射极和第八晶体管(Q8)的发射极连接，第一电流源(I1)的输入端与电源正极(VCC)连接；第一晶体管(Q1)的集电极与第六晶体管(Q6)的发射极和第七晶体管(Q7)的发射极连接，第一晶体管(Q1)的发射极与电源负极(VEE)连接；第五晶体管(Q5)的发射极与第八晶体管(Q8)的发射极连接，第五晶体管(Q5)的基极与信号负输入端(IN-)连接，第五晶体管(Q5)的集电极与第三电阻(R3)的正端连接；第六晶体管(Q6)的发射极与第七晶体管(Q7)的发射极连接，第六晶体管(Q6)的基极与信号负输入端(IN-)连接，第六晶体管(Q6)的集电极与第一电阻(R1)的负端连接；第七晶体管(Q7)的基极与信号正输入端(IN+)连接，第七晶体管(Q7)的集电极与第二电阻(R2)的负端连接；第八晶体管(Q8)的基极与信号正输入端(IN+)连接，第八晶体管(Q8)的集电极与第四电阻(R4)的正端连接；第一电阻(R1)和第二电阻(R2)的正端均与电源正极(VCC)连接，第三电阻(R3)和第四电阻(R4)的负端均与电源负极(VEE)连接。
优选的，第二电流源(I2)的输入端与第三晶体管(Q3)的基极和第五电阻(R5)的负端连接，第二电流源(I2)的输入出端与电源负极(VEE)连接；第二晶体管(Q2)的基极与第二晶体管(Q2)的集电极和第三晶体管(Q3)的集电极连接，第二晶体管(Q2)的发射极与电源负极(VEE)连接；第三晶体管(Q3)的基极与第五电阻(R5)的负端连接，第三晶体管(Q3)的集电极与第二晶体管(Q2)的集电极连接；第四晶体管(Q4)的基极与第四晶体管(Q4)的集电极和第五电阻(R5)的正端连接，第四晶体管(Q4)的集电极与第五电阻(R5)的负端连接，第四晶体管(Q4)的发射极与电源正极(VCC)连接。
优选的，第一晶体管(Q1)、第二晶体管(Q2)、第六晶体管(Q6)和第七晶体管(Q7)为NPN管，第三晶体管(Q3)、第四晶体管(Q4)、第五晶体管(Q5)和第八晶体管(Q8)为PNP管。
本发明的有益效果为：本发明设计的自适应宽幅电压输入电路采用新型架构，通过片内方式产生一个恒定电压，然后通过电流补偿电路，可以显著减小输入晶体管工作电流受到输入共模电压变化影响；同传统双差分输入结构相比，本发明稳定性更高，可以在全输入电压范围使输入晶体管拥有较小的工作电流偏移离散性，同时满足单片运算放大器对于高集成度的要求，具有广阔的应用前景。
附图说明
图1为传统满摆幅输入双差分对电路结构示意图；
图2为本发明中一种优选实施例的自适应宽幅电压输入电路结构示意图；
图3为本发明中另一优选实施例的自适应宽幅电压输入电路结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出了一种自适应宽幅电压输入电路，如图2所示，在本发明的一种优选实施例中，第一模块电路100和第二模块电路200，第一模块电路100模块输出端连接第二模块电路200；第一模块电路100包括第一电流源I1、第一晶体管Q1、第五晶体管Q5、第六晶体管Q6、第七晶体管Q7、第八晶体管Q8、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4；第二模块电路200包括第二电流源I2、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和第五晶体管Q5；
第一模块电路100模块输出端连接第二模块电路200包括第一电流源I1的输出端与第三晶体管Q3的发射极连接，第一晶体管Q1的基极与第二晶体管Q2的基极和第二晶体管Q2的集电极连接。
在该实施例中，第一晶体管Q1、第二晶体管Q2、第六晶体管Q6和第七晶体管Q7为NPN管，第三晶体管Q3、第四晶体管Q4、第五晶体管Q5和第八晶体管Q8为PNP管。
第一模块电路100的电路结构为：
第一电流源I1的输出端与第五晶体管Q5的发射极和第八晶体管Q8的发射极连接，第一电流源I1的输入端与电源正极VCC连接；第一晶体管Q1的集电极与第六晶体管Q6的发射极和第七晶体管Q7的发射极连接，第一晶体管Q1的发射极与电源负极VEE连接；第五晶体管Q5的发射极与第八晶体管Q8的发射极连接，第五晶体管Q5的基极与信号负输入端IN-连接，第五晶体管Q5的集电极与第三电阻R3的正端连接；第六晶体管Q6的发射极与第七晶体管Q7的发射极连接，第六晶体管Q6的基极与信号负输入端IN-连接，第六晶体管Q6的集电极与第一电阻R1的负端连接；第七晶体管Q7的基极与信号正输入端IN+连接，第七晶体管Q7的集电极与第二电阻R2的负端连接；第八晶体管Q8的基极与信号正输入端IN+连接，第八晶体管Q8的集电极与第四电阻R4的正端连接；第一电阻R1和第二电阻R2的正端均与电源正极VCC连接，第三电阻R3和第四电阻R4的负端均与电源负极VEE连接。
第二模块电路200的电路结构为：
第二电流源I2的输入端与第三晶体管Q3的基极和第五电阻R5的负端连接，第二电流源I2的输入出端与电源负极VEE连接；第二晶体管Q2的基极与第二晶体管Q2的集电极和第三晶体管Q3的集电极连接，第二晶体管Q2的发射极与电源负极VEE连接；第三晶体管Q3的基极与第五电阻R5的负端连接，第三晶体管Q3的集电极与第二晶体管Q2的集电极连接；第四晶体管Q4的基极与第四晶体管Q4的集电极和第五电阻R5的正端连接，第四晶体管Q4的集电极与第五电阻R5的负端连接，第四晶体管Q4的发射极与电源正极VCC连接。
在该实施例中，电路的工作原理如下：
电路单元内部的电流源作为一个提供恒定电流的有源负载来使用。不同的是，由于电流镜结构的作用，单元电路内部自身形成了电流映射关系。第三晶体管Q3可根据输入共模电压的不同，动态调整差分输入即第五晶体管Q5、第八晶体管Q8和第六晶体管Q6、第七晶体管Q7的工作电流。第二电流源I2、第四晶体管Q4、第五电阻R5形成一个提供基准电压的电路，为第三晶体管Q3的基极提供偏置电压，此电压约等于电源电压中间值。输入共模电压为电源电压中间值时，第一电流源I1的电流约为第一晶体管Q1集电极电流的两倍，第一晶体管Q1集电极电流约等于第三晶体管Q3的工作电流。同时，第二电流源I2的电流需保证与第三晶体管Q3的工作电流一致，这样才能通过第四晶体管Q4的be结压降温漂对第三晶体管Q3的be结压降温漂进行补偿，降低温度变化时造成的偏置电压漂移影响。
当输入共模电压上升时，第三晶体管Q3工作电流变大，第一电流源I1灌入差分对第五晶体管Q5、第八晶体管Q8的电流随之变小。根据公式跨导gm＝IC/(kT/q)可知，差分对第五晶体管Q5、第八晶体管Q8的跨导也减小，其中IC为晶体管的工作电流，kT/q为常数26mV。差分对第六晶体管Q6、第七晶体管Q7的工作电流由第一晶体管Q1、第二晶体管Q2映射第三晶体管Q3的工作电流而来，因此第六晶体管Q6、第七晶体管Q7的工作电流随之变大，从而实现差分对第六晶体管Q6、第七晶体管Q7跨导的增加。反之，当输入共模电压上升时第三晶体管Q3的工作电流变小，差分对第五晶体管Q5、第八晶体管Q8的工作电流随之变大，差分对第六晶体管Q6、第七晶体管Q7的工作电流变小。随着输入共模电压的变化，当一个差分对管关断的时候，另外一个差分对管的工作电流增加为原来的两倍，从而适应低电源电压下满摆幅输入的要求，保证这个运算放大器的跨导在整个输入共模范围内是基本稳定的。
在本发明的另一优选实施例中，第一晶体管Q1和第二晶体管Q2、第五晶体管Q5和第八晶体管Q8为PNP管，第三晶体管Q3、第四晶体管Q4、第六晶体管Q6和第七晶体管Q7为NPN管。
如图3所示，该实施例与前一种实施例不同之处在于，第一电流源I1的输入端与第三晶体管Q3的发射极、第六晶体管Q6的发射极以及第七晶体管Q7的发射极连接，第一电流源I1的输出端与电源负极VEE连接；
第一晶体管Q1的集电极与第五晶体管Q5的发射极和第八晶体管Q8的发射极连接；
第二电流源I2的输入端、第一晶体管Q1的发射极和第二晶体管Q2的发射极均与电源正极VCC连接，第二电流源I2的输出端与第三晶体管Q3的基极和第五电阻R5的正端连接；
第四晶体管Q4的集电极与第四晶体管Q4的基极连接后再与第五电阻R5的负端连接，第四晶体管Q4的发射极与电源负极VEE连接。
本发明设计的自适应宽幅电压输入电路为了从电路设计上考虑更多的应用适应性，规避工艺制作偏差影响，引入电流源与差分对管、电流镜组合的结构，通过片内方式产生一个恒定电压，然后通过电流补偿电路，可以显著减小输入晶体管工作电流受到输入共模电压变化影响；同传统双差分输入结构相比，本发明稳定性更高，可以在全输入电压范围使输入晶体管拥有较小的工作电流偏移离散性，同时满足单片运算放大器对于高集成度的要求。
以上所举实施例，对本发明的目的、技术方案和优点进行了进一步的详细说明，所应理解的是，以上所举实施例仅为本发明的优选实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内对本发明所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种自适应宽幅电压输入电路，包括：第一模块电路(100)和第二模块电路(200)，第一模块电路(100)模块输出端连接第二模块电路(200)；其特征在于，第一模块电路(100)包括第一电流源(I1)、第一晶体管(Q1)、第五晶体管(Q5)、第六晶体管(Q6)、第七晶体管(Q7)、第八晶体管(Q8)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)和第四电阻(R4)；第二模块电路(200)包括第二电流源(I2)、第二晶体管(Q2)、第三晶体管(Q3)、第四晶体管(Q4)和第五晶体管(Q5)；
第一模块电路(100)模块输出端连接第二模块电路(200)包括第一电流源(I1)的输出端与第三晶体管(Q3)的发射极连接，第一晶体管(Q1)的基极与第二晶体管(Q2)的基极和第二晶体管(Q2)的集电极连接。
2.根据权利要求1所述的一种自适应宽幅电压输入电路，其特征在于，第一电流源(I1)的输出端与第五晶体管(Q5)的发射极和第八晶体管(Q8)的发射极连接，第一电流源(I1)的输入端与电源正极(VCC)连接；第一晶体管(Q1)的集电极与第六晶体管(Q6)的发射极和第七晶体管(Q7)的发射极连接，第一晶体管(Q1)的发射极与电源负极(VEE)连接；第五晶体管(Q5)的发射极与第八晶体管(Q8)的发射极连接，第五晶体管(Q5)的基极与信号负输入端(IN-)连接，第五晶体管(Q5)的集电极与第三电阻(R3)的正端连接；第六晶体管(Q6)的发射极与第七晶体管(Q7)的发射极连接，第六晶体管(Q6)的基极与信号负输入端(IN-)连接，第六晶体管(Q6)的集电极与第一电阻(R1)的负端连接；第七晶体管(Q7)的基极与信号正输入端(IN+)连接，第七晶体管(Q7)的集电极与第二电阻(R2)的负端连接；第八晶体管(Q8)的基极与信号正输入端(IN+)连接，第八晶体管(Q8)的集电极与第四电阻(R4)的正端连接；第一电阻(R1)和第二电阻(R2)的正端均与电源正极(VCC)连接，第三电阻(R3)和第四电阻(R4)的负端均与电源负极(VEE)连接。
3.根据权利要求1所述的一种自适应宽幅电压输入电路，其特征在于，第二电流源(I2)的输入端与第三晶体管(Q3)的基极和第五电阻(R5)的负端连接，第二电流源(I2)的输入出端与电源负极(VEE)连接；第二晶体管(Q2)的基极与第二晶体管(Q2)的集电极和第三晶体管(Q3)的集电极连接，第二晶体管(Q2)的发射极与电源负极(VEE)连接；第三晶体管(Q3)的基极与第五电阻(R5)的负端连接，第三晶体管(Q3)的集电极与第二晶体管(Q2)的集电极连接；第四晶体管(Q4)的基极与第四晶体管(Q4)的集电极和第五电阻(R5)的正端连接，第四晶体管(Q4)的集电极与第五电阻(R5)的负端连接，第四晶体管(Q4)的发射极与电源正极(VCC)连接。
4.根据权利要求1所述的一种自适应宽幅电压输入电路，其特征在于，第一晶体管(Q1)、第二晶体管(Q2)、第六晶体管(Q6)和第七晶体管(Q7)为NPN管，第三晶体管(Q3)、第四晶体管(Q4)、第五晶体管(Q5)和第八晶体管(Q8)为PNP管。
CN202210299012.3A 2022-03-25 2022-03-25 一种自适应宽幅电压输入电路 Pending CN114884475A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210299012.3A CN114884475A (zh) 2022-03-25 2022-03-25 一种自适应宽幅电压输入电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210299012.3A CN114884475A (zh) 2022-03-25 2022-03-25 一种自适应宽幅电压输入电路

Publications (1)

Publication Number Publication Date
CN114884475A true CN114884475A (zh) 2022-08-09

Family

ID=82666610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210299012.3A Pending CN114884475A (zh) 2022-03-25 2022-03-25 一种自适应宽幅电压输入电路

Country Status (1)

Country Link
CN (1) CN114884475A (zh)

Similar Documents

Publication Publication Date Title
CN103558890B (zh) 一种具有高增益高抑制比的带隙基准电压源
CN105393453A (zh) 具有宽输入电流范围的跨阻抗放大器的装置和方法
US5774019A (en) Low distortion differential amplifier circuit
CN111835301A (zh) 功率放大器及其温度补偿方法
TWI516021B (zh) 射頻功率放大器與電子系統
CN113992156A (zh) 一种低输入偏置电流放大器
CN113778161B (zh) 一种低功耗高电源抑制比的自偏置电流基准源
CN111277235B (zh) 一种增益可调的交叉耦合运算放大电路
CN114900139B (zh) 一种全差分运算放大器的共模反馈电路
CN114884475A (zh) 一种自适应宽幅电压输入电路
CN114400978B (zh) 一种适用于大动态范围对数放大器的失调补偿结构
WO2023221210A1 (zh) 带隙基准电路与芯片
CN216390921U (zh) 功率放大器
CN105515536A (zh) 轨到轨放大器
CN113595513A (zh) 一种利用反馈结构降低运算放大器失调电压的方法
US7170337B2 (en) Low voltage wide ratio current mirror
CN111756343A (zh) 一种高速运放轨到轨输出电路
TW202127793A (zh) 差動信號偏移量調整電路及差動系統
CN114884477B (zh) 一种误差放大器电路、变换器
CN220528013U (zh) 一种高性能低功耗的放大电路
CN219834102U (zh) 一种自适应偏置电路
CN211151922U (zh) 一种允许零电平输入的单端型单位增益缓冲器
CN216794949U (zh) 一种高压运算放大器电路结构
CN109347453A (zh) 一种高线性精度的全差分运算放大器电路结构
CN115765639B (zh) 一种运算放大器及其输出级电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination