CN211151922U - 一种允许零电平输入的单端型单位增益缓冲器 - Google Patents

Abstract

本实用新型公开一种允许零电平输入的单端型单位增益缓冲器，其包括由开关管MP1、开关管MP2以及开关管MP3构成的非对称型差分输入电路、开关管MP4、辅助运算放大器、对称型差分负载电路，开关管MP4的栅极与信号输入端连接，开关管MP4的漏极分别连接至开关管MP1、开关管MP2、开关管MP3的源极，开关管MP1的栅极接入输入信号VIN，开关管MP1的漏极连接至辅助运算放大器的正输入端，开关管MP2的漏极连接至辅助运算放大器的负输入端，辅助运算放大器的两个输出端与第一对称型差分负载电路的输入端连接，第一对称型差分负载电路的输出端与输出节点之间连接有钳位电路。本实用新型可以解决现有单位电压缓冲器无法实现零电压输入、无法处理单端信号等问题。

Description

一种允许零电平输入的单端型单位增益缓冲器

【技术领域】

本实用新型涉及模拟集成电路设计技术领域，具体的，涉及一种允许零电平输入的单端型单位增益缓冲器。

【背景技术】

模数转换器(ADC)是各种混合信号处理芯片中必不可少的模拟电路模块，广泛应用于数据采集领域。

如图1所示，在现有的一种典型的模数转换器的模拟前端电路中，其主要包括输入信号滤波调理电路、电压缓冲器和ADC的采样电路。由于前端的滤波调理电路驱动能力很有限，因而在ADC采样电路对前端电路来讲负载较大或者工作频率较高时，就需要在二者中间插入一个电压缓冲器，以便驱动ADC的采样电路。

如图2所示，在现有的一种传统电压缓冲器电路中，整个缓冲器由两级放大器组成，包含第一级差分输入共源极放大器和第二级单端共源极放大器，由输出电压VOUT反馈回第一级的P2的栅极输入端，实现单位增益负反馈。

如图3所示，在现有的一种自偏置型的电压缓冲器结构中，通过对该电路进行小信号分析，可以得到电路的增益为：

Av＝(gm1,2+gm3,4)*ro/(1+gm1,2*ro)

其中，gm1,2是PMOS管MP1和MP2的跨导，gm3,4是PMOS管M_P3和M_P4的跨导，ro是输出节点的总电阻。由上述公式可以得知，该缓冲器可以实现单位增益。

但是，上述传统的单位电压缓冲器，无法实现真正的零电压输入，否则输出管N1将会进入线性区从而大幅降低运放增益；而自偏置型单位电压缓冲器虽然可以实现零电压输入，但是无法处理单端信号，且输出电平抬升太高，不便于ADC的后续处理。

【实用新型内容】

本实用新型的主要目的在于提供一种允许零电平输入的单端型单位增益缓冲器，该缓冲器可以解决现有单位电压缓冲器无法实现零电压输入、无法处理单端信号等问题。

为了实现上述的主要目的，本实用新型提供的一种允许零电平输入的单端型单位增益缓冲器包括由开关管MP1、开关管MP2以及开关管MP3构成的非对称型差分输入电路、开关管MP4、辅助运算放大器、对称型差分负载电路，所述开关管MP4的栅极与信号输入端(VBP)连接，所述信号输入端(VBP)用于为所述开关管MP4提供偏置电压，所述开关管MP4的源极连接至电源电压VDD，所述开关管MP4的漏极分别连接至所述开关管MP1、开关管MP2、开关管MP3的源极，所述开关管MP1的栅极接入输入信号VIN，所述开关管MP1的漏极连接至所述辅助运算放大器的正输入端，所述开关管MP2的漏极连接至所述辅助运算放大器的负输入端，所述辅助运算放大器的两个输出端与所述第一对称型差分负载电路的输入端连接，所述第一对称型差分负载电路的输出端与输出节点之间连接有钳位电路。

作为本实用新型优选的实施方式，所述对称型差分负载电路包括开关管MN1以及开关管MN2，所述开关管MN1的栅极连接至所述辅助运算放大器的负输出端，所述开关管MN2的栅极连接至所述辅助运算放大器的正输出端。

作为本实用新型优选的实施方式，所述钳位电路包括三级管Q1、三级管Q2、三级管Q3以及三级管Q4，所述三级管Q1的发射极连接于所述三级管Q2的基极，所述三级管Q2的发射极连接于所述三级管Q3的基极，所述三级管Q3的发射极连接于所述三级管Q4的基极，所述三级管Q4的发射极连接于所述输出节点。

进一步优选地，所述开关管MP1、开关管MP2、开关管MP3、开关管MP4均为PMOS管，所述开关管MN1、开关管MN2均为NMOS管，其中，所述开关管MP1和开关管MP2的宽长比一致。

作为本实用新型优选的实施方式，所述辅助运算放大器为全差分单级运算放大器。

进一步优选地，所述全差分单级运算放大器包括开关管MPA3、对称型差分输入电路以及第二对称型差分负载电路，所述开关管MPA3的栅极与所述信号输入端(VBP)连接，所述信号输入端(VBP)用于为所述开关管MPA3提供偏置电压，所述开关管MP4的源极连接至电源电压VDD，所述开关管MPA3的漏极连接至所述对称型差分输入电路的输入端，所述对称型差分输入电路的输出端连接至所述第二对称型差分负载电路的输入端。

更进一步优选地，所述对称型差分输入电路包括开关管MPA1、开关管MPA2，所述开关管MPA3的漏极分别与所述开关管MPA1、所述开关管MPA2的源极连接，所述开关管MPA1的栅极接所述正输入端，所述开关管MPA2的栅极接所述负输入端。

更进一步优选地，所述第二对称型差分负载电路包括开关管MNA1、开关管MNA2、开关管MNA3、开关管MNA4，所述开关管MNA1的栅极连接至所述开关管MNA3的栅极，所述开关管MNA2的栅极连接至所述开关管MNA4的栅极，所述开关管MNA1的漏极接所述负输出端，所述开关管MNA2的漏极接所述正输出端，所述开关管MNA3的漏极连接至所述开关管MNA4的漏极，其中，所述开关管MNA3与所述开关管MNA4连接形成交叉耦合对管，所述开关管MNA1与所述开关管MNA2分别接成二极管形式。

更进一步优选地，所述开关管MPA1、开关管MPA2、开关管MPA3均为PMOS管，所述开关管MNA1、开关管MNA2、开关管MNA3、开关管MNA4均为NMOS管，其中，所述开关管MPA1和开关管MPA2的宽长比一致。

由此可见，本实用新型提供的单位增益缓冲器基于非对称式输入对管，可以实现在输入信号为零的时候，输出信号被抬升一定的电压，保证开关管MN1和开关管MN2不会进入线性区，从而可以避免辅助运算放大器在输入为零电压时线性度明显跌落的问题；辅助运算放大器可以提高整体运放的输出阻抗，从而保证整体辅助运算放大器可以获得较高的阻抗；输出端堆叠的三极管在输入信号电平过高时提供必要的电流通路，避免辅助运算放大器恢复跟随过慢的问题。

所以，本实用新型在使用单端结构的前提下，可以允许输入信号达到零电压，并且保持合理的输出摆幅，且通过增益自举技术，提供较高的闭环增益，从而使得单位缓冲器可以达到较高的线性度。

【附图说明】

图1是现有技术的一种模数转换器的模拟前端的电路原理图。

图2是现有技术的一种电压缓冲器的电路原理图。

图3是现有技术的一种自偏置型的电压缓冲器结构的电路原理图。

图4是本实用新型一种允许零电平输入的单端型单位增益缓冲器实施例的电路原理图。

图5是本实用新型一种允许零电平输入的单端型单位增益缓冲器实施例中辅助运算放大器的电路原理图。

【具体实施方式】

为了使实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不限用于本实用新型。

参见图4，本实用新型的一种允许零电平输入的单端型单位增益缓冲器包括由开关管MP1、开关管MP2以及开关管MP3构成的非对称型差分输入电路、开关管MP4、辅助运算放大器A1、对称型差分负载电路，开关管MP4的栅极与信号输入端(VBP)连接，信号输入端(VBP)用于为开关管MP4提供偏置电压，开关管MP4的源极连接至电源电压VDD，开关管MP4的漏极分别连接至开关管MP1、开关管MP2、开关管MP3的源极，开关管MP1的栅极接入输入信号VIN，开关管MP1的漏极连接至辅助运算放大器A1的正输入端，开关管MP2的漏极连接至辅助运算放大器A1的负输入端，辅助运算放大器A1的两个输出端与第一对称型差分负载电路的输入端连接，第一对称型差分负载电路的输出端与输出节点10之间连接有钳位电路。

在本实施例中，对称型差分负载电路包括开关管MN1以及开关管MN2，开关管MN1的栅极连接至辅助运算放大器A1的负输出端，开关管MN2的栅极连接至辅助运算放大器A1的正输出端。

在本实施例中，钳位电路包括三级管Q1、三级管Q2、三级管Q3以及三级管Q4，三级管Q1的发射极连接于三级管Q2的基极，三级管Q2的发射极连接于三级管Q3的基极，三级管Q3的发射极连接于三级管Q4的基极，三级管Q4的发射极连接于输出节点10。

进一步的，开关管MP1、开关管MP2、开关管MP3、开关管MP4均为PMOS管，开关管MN1、开关管MN2均为NMOS管，其中，开关管MP1和开关管MP2的宽长比一致。

可见，非对称型差分输入电路包括非对称型差分输入管MP1，MP2和MP3，对称型差分负载电路包括对称型差分负载管MN1和MN2，通过单个PMOS管MP4为主体运放提供偏置电流，VBP为MP4提供偏置电压；

在本实施例中，辅助运算放大器A1为全差分单级运算放大器。具体地，如图5所示，全差分单级运算放大器包括开关管MPA3、对称型差分输入电路以及第二对称型差分负载电路，开关管MPA3的栅极与信号输入端(VBP)连接，信号输入端(VBP)用于为开关管MPA3提供偏置电压，开关管MP4的源极连接至电源电压VDD，开关管MPA3的漏极连接至对称型差分输入电路的输入端，对称型差分输入电路的输出端连接至第二对称型差分负载电路的输入端。

进一步的，对称型差分输入电路包括开关管MPA1、开关管MPA2，开关管MPA3的漏极分别与开关管MPA1、开关管MPA2的源极连接，开关管MPA1的栅极接正输入端，开关管MPA2的栅极接负输入端。

进一步的，第二对称型差分负载电路包括开关管MNA1、开关管MNA2、开关管MNA3、开关管MNA4，开关管MNA1的栅极连接至开关管MNA3的栅极，开关管MNA2的栅极连接至开关管MNA4的栅极，开关管MNA1的漏极接负输出端，开关管MNA2的漏极接正输出端，开关管MNA3的漏极连接至开关管MNA4的漏极，其中，开关管MNA3与开关管MNA4连接形成交叉耦合对管，开关管MNA1与开关管MNA2分别接成二极管形式。

更进一步的，开关管MPA1、开关管MPA2、开关管MPA3均为PMOS管，开关管MNA1、开关管MNA2、开关管MNA3、开关管MNA4均为NMOS管，其中，开关管MPA1和开关管MPA2的宽长比一致。

可见，对称型差分输入电路包括对称型差分输入管MPA1，MPA2，第二对称型差分负载电路包括对称型差分自偏置型负载管MNA1、MNA2以及对称型差分交叉耦合型负载管MNA3、MNA4，通过单个PMOS管MPA3为辅助运算放大器A1提供偏置电流，VBP为MPA3提供偏置电压。

在具体应用中，电源电压VDD设置为3.3V，PMOS和NMOS均采用3.3V器件，开关管MP1和开关管MP2的宽长比和个数均设置为一致，开关管MP3的宽长比可以设置为与开关管MP1和开关管MP2相一致，通过调节开关管MP3的个数，可以调节输出电压抬升的具体数值，同时配合调整开关管MN1和MN2的过驱动电压，使得开关管MN1和MN2在输入信号为零的时候，依然可以保持在饱和区。

在本实施例中，输出信号对地层叠4个PNP型三极管，三级管Q1，Q2，Q3和Q4为通用PNP三极管，可以对输出电压进行钳位。另外，当输入电压过高，导致开关MP4进入线性区，进而使得开关管MP1、MP2和MP3进入亚阈值区后，流过辅助运算放大器A1的电流会很小，从而导致整个单位增益缓冲器对输入信号的跟随能力大幅下降。此时，当输入信号VIN快速跌落时，VOUT信号如果仅依靠辅助运算放大器A1自身的电流无法实现电荷的快速泄放，而三级管Q1，Q2，Q3和Q4组成的电流通路则为VOUT端提供了一条快速泄放的通路，从而可以提高单位增益缓冲器的跟随能力恢复的速度。

本实施例的辅助运算放大器A1为全差分单级辅助运算放大器，其主要作用是为输出节点10提供一个额外的负反馈回路，从而提高整个辅助运算放大器A1的开环增益。具体地，辅助运算放大器A1由偏置在饱和区的PMOS管MPA3提供偏置电流，输入对管MPA1和MPA2为同样尺寸的PMOS管，同时偏置在临界饱和区。负载管由两个二极管形式连接的NMOS管MNA1和MNA2，以及两个交叉耦合形式连接的NMOS管MNA3和MNA4组成。电流流过二极管形式连接的NMOS管MNA1和MNA2，从而生成输出节点10的静态工作点，同时也是主运放开关管MN1和MN2的栅极偏置电压。交叉耦合形式连接的NMOS管MNA3和MNA4，将提供一个等效负阻，通过设置合适的尺寸，可以使开关管MNA1与MNA3，以及开关管MNA2与MNA4的跨导相近，从而使得辅助运算放大器A1获得较高的增益。

因此，基于TSMC 0.35um工艺仿真，本实施例所述的整体辅助运算放大器A1可以达到80dB开环增益，整个单位增益缓冲器可以实现的0～2.6V的信号输入摆幅，满输入摆幅下的SNDR可以达到70dB。

另外，输出抬升电压可以等效为正向失调电压，由ADC采样后，可以在ADC的失调电压校正阶段进行消除。

由此可见，本实用新型提供的单位增益缓冲器基于非对称式输入对管，可以实现在输入信号为零的时候，输出信号被抬升一定的电压，保证开关管MN1和开关管MN2不会进入线性区，从而可以避免辅助运算放大器A1在输入为零电压时线性度明显跌落的问题；辅助运算放大器A1可以提高整体运放的输出阻抗，从而保证整体辅助运算放大器A1可以获得较高的阻抗；输出端堆叠的三极管在输入信号电平过高时提供必要的电流通路，避免辅助运算放大器A1恢复跟随过慢的问题。

所以，本实用新型在使用单端结构的前提下，可以允许输入信号达到零电压，并且保持合理的输出摆幅，且通过增益自举技术，提供较高的闭环增益，从而使得单位缓冲器可以达到较高的线性度。

需要说明的是，以上仅为本实用新型的优选实施例，但实用新型的设计构思并不局限于此，凡利用此构思对本实用新型做出的非实质性修改，也均落入本实用新型的保护范围之内。

Claims (9)

1.一种允许零电平输入的单端型单位增益缓冲器，其特征在于，包括：

由开关管MP1、开关管MP2以及开关管MP3构成的非对称型差分输入电路、开关管MP4、辅助运算放大器、第一对称型差分负载电路，所述开关管MP4的栅极与信号输入端(VBP)连接，所述信号输入端(VBP)用于为所述开关管MP4提供偏置电压，所述开关管MP4的源极连接至电源电压VDD，所述开关管MP4的漏极分别连接至所述开关管MP1、开关管MP2、开关管MP3的源极，所述开关管MP1的栅极接入输入信号VIN，所述开关管MP1的漏极连接至所述辅助运算放大器的正输入端，所述开关管MP2的漏极连接至所述辅助运算放大器的负输入端，所述辅助运算放大器的两个输出端与所述第一对称型差分负载电路的输入端连接，所述第一对称型差分负载电路的输出端与输出节点之间连接有钳位电路。

2.根据权利要求1所述的单端型单位增益缓冲器，其特征在于：

所述对称型差分负载电路包括开关管MN1以及开关管MN2，所述开关管MN1的栅极连接至所述辅助运算放大器的负输出端，所述开关管MN2的栅极连接至所述辅助运算放大器的正输出端。

3.根据权利要求1所述的单端型单位增益缓冲器，其特征在于：

所述钳位电路包括三级管Q1、三级管Q2、三级管Q3以及三级管Q4，所述三级管Q1的发射极连接于所述三级管Q2的基极，所述三级管Q2的发射极连接于所述三级管Q3的基极，所述三级管Q3的发射极连接于所述三级管Q4的基极，所述三级管Q4的发射极连接于所述输出节点。

4.根据权利要求2所述的单端型单位增益缓冲器，其特征在于：

所述开关管MP1、开关管MP2、开关管MP3、开关管MP4均为PMOS管，所述开关管MN1、开关管MN2均为NMOS管，其中，所述开关管MP1和开关管MP2的宽长比一致。

5.根据权利要求2所述的单端型单位增益缓冲器，其特征在于：

所述辅助运算放大器为全差分单级运算放大器。

6.根据权利要求5所述的单端型单位增益缓冲器，其特征在于：

所述全差分单级运算放大器包括开关管MPA3、对称型差分输入电路以及第二对称型差分负载电路，所述开关管MPA3的栅极与所述信号输入端(VBP)连接，所述信号输入端(VBP)用于为所述开关管MPA3提供偏置电压，所述开关管MP4的源极连接至电源电压VDD，所述开关管MPA3的漏极连接至所述对称型差分输入电路的输入端，所述对称型差分输入电路的输出端连接至所述第二对称型差分负载电路的输入端。

7.根据权利要求6所述的单端型单位增益缓冲器，其特征在于：

所述对称型差分输入电路包括开关管MPA1、开关管MPA2，所述开关管MPA3的漏极分别与所述开关管MPA1、所述开关管MPA2的源极连接，所述开关管MPA1的栅极接所述正输入端，所述开关管MPA2的栅极接所述负输入端。

8.根据权利要求7所述的单端型单位增益缓冲器，其特征在于：

所述第二对称型差分负载电路包括开关管MNA1、开关管MNA2、开关管MNA3、开关管MNA4，所述开关管MNA1的栅极连接至所述开关管MNA3的栅极，所述开关管MNA2的栅极连接至所述开关管MNA4的栅极，所述开关管MNA1的漏极接所述负输出端，所述开关管MNA2的漏极接所述正输出端，所述开关管MNA3的漏极连接至所述开关管MNA4的漏极，其中，所述开关管MNA3与所述开关管MNA4连接形成交叉耦合对管，所述开关管MNA1与所述开关管MNA2分别接成二极管形式。

9.根据权利要求8所述的单端型单位增益缓冲器，其特征在于：

所述开关管MPA1、开关管MPA2、开关管MPA3均为PMOS管，所述开关管MNA1、开关管MNA2、开关管MNA3、开关管MNA4均为NMOS管，其中，所述开关管MPA1和开关管MPA2的宽长比一致。

Images