CN114864670A - 缓解体内曲率效应的均匀电场器件及制造方法 - Google Patents
缓解体内曲率效应的均匀电场器件及制造方法 Download PDFInfo
- Publication number
- CN114864670A CN114864670A CN202210521256.1A CN202210521256A CN114864670A CN 114864670 A CN114864670 A CN 114864670A CN 202210521256 A CN202210521256 A CN 202210521256A CN 114864670 A CN114864670 A CN 114864670A
- Authority
- CN
- China
- Prior art keywords
- region
- conduction type
- oxide layer
- dielectric oxide
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005684 electric field Effects 0.000 title claims abstract description 38
- 238000001727 in vivo Methods 0.000 title claims abstract description 32
- 230000000694 effects Effects 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 10
- 230000000116 mitigating effect Effects 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000000779 depleting effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 238000002513 implantation Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种缓解体内曲率效应的均匀电场器件及制造方法。第一介质氧化层和多晶硅电极构成纵向浮空场板，所述纵向浮空场板分布在整个第二导电类型漂移区中。本发明中纵向浮空场板辅助耗尽漂移区，提高了器件耐压，表面的top层几乎完全被纵向场板耗尽，钳位了表面电场。但由于靠近漏端的最后一个纵向浮空场板底部曲率效应显著，电场线集中造成了器件的提前击穿。通过相关工艺，使纵向场板底部的半球状氧化层半径增大，通过增加曲率半径，缓解了体内曲率效应，进一步提高器件耐压。
Description
技术领域
本发明属于功率半导体领域，主要提出了一种缓解体内曲率效应的均匀电场器件及其制造方法。
背景技术
功率半导体器件由于具有输入阻抗高、损耗低、开关速度快、安全工作区宽等特性，已被广泛应用于消费电子、计算机及外设、网络通信，电子专用设备与仪器仪表、汽车电子、LED显示屏以及电子照明等多个方面。横向器件由于源极、栅极、漏极都在芯片表面，易于通过内部连接与其他器件及电路集成，被广泛运用于功率集成电路中。横向器件设计中，要求器件具有高的击穿电压，低的比导通电阻。较高的击穿电压需要器件有较长的漂移区长度和较低的漂移区掺杂浓度，但这也导致了器件的比导通电阻增大。
为了缓解击穿电压与比导通电阻之间的矛盾关系，有研究者提出一种具有纵向浮空场板的器件及其制造方法(CN201910819933.6)，此发明通过在器件关态引入全域MIS耗尽机制，提高器件耐压。同时，在器件开态时，浮空场板表面能够形成积累层，降低比导通电阻，并提高饱和电流。但由于靠近漏端的纵向浮空场板钳位了体内电势，使得等势线在槽底集中，造成了器件的提前击穿，限制了器件耐压的进一步提高。本发明提出一种缓解体内曲率效应的均匀电场器件及其制造方法，解决了器件由于体内曲率效应造成的槽底电场增大的问题，具有更高的击穿电压，其制造方法也较为简单。
发明内容
本发明在漂移区中引入等势环和全域MIS耗尽新模式，通过增大MIS槽底部介质的曲率半径，提出一种缓解体内曲率效应的均匀电场器件，使得器件能进一步提高耐压，降低比导。
为实现上述发明目的，本发明技术方案如下：
一种缓解体内曲率效应的均匀电场器件，包括：
第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型源端重掺杂区13，第一导电类型top区14，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型源端重掺杂区23、第二导电类型源端重掺杂区24，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，第四介质氧化层34，多晶硅电极41、控制栅多晶硅电极42，第二多晶硅电极43，金属条51，源极金属52，漏极金属53；
其中，第二导电类型漂移区21位于半导体衬底11上方，第一导电类型top区14位于第二导电类型漂移区21表面，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23位于第一导电类型阱区12中，第二导电类型漏端重掺杂区24位于第一导电类型阱区22中，源极金属52位于第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23的上表面；漏极金属53位于第二导电类型漏端重掺杂区24上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且左端与第二导电类型源端重掺杂区23相接触，右端与第二导电类型漂移区21相接触；第三介质氧化层33位于第一导电类型top区14上表面；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第三介质氧化层33的上表面；
第一介质氧化层31和多晶硅电极41构成漂移区纵向浮空场板，且第一介质氧化层31包围多晶硅电极41，所述漂移区纵向浮空场板分布在整个第二导电类型漂移区21中，形成纵向浮空场板阵列。
作为优选方式，漂移区纵向浮空场板深度都小于第二导电类型漂移区21深度。
作为优选方式，分布在整个第二导电类型漂移区21中的相邻漂移区纵向浮空场板的纵向间距和横向间距相等；并且/或者漂移区纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。
作为优选方式，所述漂移区纵向浮空场板插入衬底，漂移区纵向浮空场板同时对第一导电类型衬底11和第二导电类型漂移区21进行耗尽。
作为优选方式，第二多晶硅电极43与第四介质氧化层34形成漏端纵向场板，且第四介质氧化层34包围第二多晶硅电极43，漏端纵向场板与漏极相连，漏端纵向场板与漂移区纵向浮空场板以相同工艺同时形成。
作为优选方式，第一导电类型半导体衬底11上方有一层第四介质层34；
并且/或者第二导电类型漂移区21中的漂移区纵向浮空场板穿过第四介质层34插入第一导电类型衬底11。
作为优选方式，重掺杂是指掺杂浓度为10E19cm-3到10E20cm-3。
本发明还提供一种所述的一种缓解体内曲率效应的均匀电场器件的制造方法，包括如下步骤：
步骤1：选择第一类导电类型半导体衬底11；
步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区21；
步骤3：通过光刻以及刻蚀形成深槽；深槽深度是12～15微米；
步骤4：在深槽内形成第一介质氧化层31，在第一介质氧化层31上形成氮化硅介质层35；
步骤5：湿法腐蚀底部氮化硅介质层35，湿法腐蚀底部第一介质氧化层31；
步骤6：深槽底部氧化，湿法腐蚀槽壁氮化硅介质层35；
步骤7：刻蚀深槽底部；
步骤8：淀积多晶并刻蚀至硅平面，形成多晶硅电极41；
步骤9：离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，以及极第一导电类型top区，再离子注入第二导电类型杂质并推结，形成第二导电类型阱区22；
步骤10：形成第二介质氧化层32，再形成第三介质氧化层33；步骤11：离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，离子注入第一导电类型杂质并推结，形成第一导电类型top区14；
步骤12：淀积多晶硅并刻蚀，形成控制栅多晶硅电极42；
步骤13：离子注入形成第一导电类型源端重掺杂区13，第二导电类型源端重掺杂区23与第二导电类型漏端重掺杂区24；
步骤14：刻蚀第三介质氧化层33形成接触孔,接着淀积并刻蚀金属条51，源极金属52，漏极金属53。
作为优选方式，步骤2中通过注入并推结形成的第二导电类型漂移区21通过外延的方法得到；并且/或者步骤9中通过注入并推结而得到的第一导电类型阱区12与第二导电类型阱区22，通过多次不同能量的注入并激活来形成；
作为优选方式，所述的所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。
作为优选方式，所述器件为SOI器件而不是体硅器件，纵向浮空场板均匀分布在第二导电类型漂移区21中。
本发明的有益效果为：通过增大槽底部的曲率半径减弱了体内曲率效应，优化了漏端附近槽底电势分布，降低槽底电场，进一步提高器件耐压。漂移区纵向的浮空场板将传统场板的局部耗尽引入第二导电类型漂移区21体内形成全域耗尽，从而可以增大第二导电类型漂移区21浓度，降低比导通电阻。
附图说明
图1为实施例1的一种缓解体内曲率效应的均匀电场器件元胞区结构示意图；
图2为实施例2的一种缓解体内曲率效应的均匀电场器件元胞区结构示意图；
图3为实施例3的一种缓解体内曲率效应的均匀电场器件元胞区结构示意图；
图4为实施例4的一种缓解体内曲率效应的均匀电场器件元胞区结构示意图；
图5为实施例5的一种缓解体内曲率效应的均匀电场器件元胞区结构示意图；
图6(a)-图6(q)为实施例1所述器件的工艺流程示意图；
11为第一导电类型半导体衬底、12为第一导电类型阱区、13为第一导电类型源端重掺杂区、14为第一导电类型top区，21为第二导电类型漂移区、22为第二导电类型阱区、23为第二导电类型源端重掺杂区、24为第二导电类型漏端重掺杂区，31为第一介质氧化层、32为第二介质氧化层、33为第三介质氧化层，34为第四介质氧化层，35为氮化硅介质层，41为多晶硅电极、42为控制栅多晶硅电极，43为第二多晶硅电极，51为金属条，52为源极金属，53为漏极金属。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
实施例1所述的一种缓解体内曲率效应的均匀电场器件，如图1所示。
第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型源端重掺杂区13，第一导电类型top区14，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型源端重掺杂区23、第二导电类型源端重掺杂区24，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，多晶硅电极41、控制栅多晶硅电极42，金属条51，源极金属52，漏极金属53；
其中，第二导电类型漂移区21位于半导体衬底11上方，第一导电类型top区14位于第二导电类型漂移区21表面，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23位于第一导电类型阱区12中，第二导电类型漏端重掺杂区24位于第一导电类型阱区22中，源极金属52位于第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23的上表面；漏极金属53位于第二导电类型漏端重掺杂区24上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且左端与第二导电类型源端重掺杂区23相接触，右端与第二导电类型漂移区21相接触；第三介质氧化层33位于第一导电类型top区14上表面；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第三介质氧化层33的上表面；
第一介质氧化层31和多晶硅电极41构成漂移区纵向浮空场板，且第一介质氧化层31包围多晶硅电极41，所述漂移区纵向浮空场板分布在整个第二导电类型漂移区21中，形成纵向浮空场板阵列。
漂移区纵向浮空场板深度都小于第二导电类型漂移区21深度。
分布在整个第二导电类型漂移区21中的相邻漂移区纵向浮空场板的纵向间距和横向间距相等；并且/或者漂移区纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。
其基本工作原理如下：
以第一导电类型半导体材料为P型为例，在栅极偏置电压Vg为0时，纵向浮空场板引入全域MIS耗尽机制，由于MIS结构自带电荷平衡，使得器件第二导电类型漂移区21能够独立于衬底耗尽，表面的P型top层几乎由MIS槽完全耗尽，因此钳位了表面电场。浮空场板通过金属条51相连形成体内等势环以调制电场，使得器件内部电场分布均匀。但由于靠近漏端的纵向浮空场板钳位了体内电势，使得等势线在槽底集中，造成了器件的提前击穿，限制了器件耐压的进一步提高。通过增大槽底部的曲率半径减弱了体内曲率效应，优化了漏端附近槽底电势分布，降低槽底电场，进一步提高器件耐压，从而可以增大第二导电类型漂移区21浓度，降低比导通电阻。当栅极偏置电压Vg大于阈值电压时，第一导电类型阱区12靠近第二介质氧化层32的表面出现反型层电子，在漏端偏置电压Vd的作用下，电子沿所述纵向浮空场板的间隙从源端向漏端移动。
如图6所示，为本发明实施例1的工艺流程示意图，具体包括以下步骤：
步骤1：选择第一类导电类型半导体衬底11，如图6(a)所示；
步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区21，如图6(b)所示；
步骤3：通过光刻以及刻蚀形成深槽,如图6(c)所示；深槽深度是12～15微米；
步骤4：在深槽内形成第一介质氧化层31，在氧化层31上形成氮化硅介质层35,如图6(d),6(e)所示；
步骤5：湿法腐蚀底部氮化硅介质层35，湿法腐蚀底部氧化层31，如图6(f),6(g)所示；
步骤6：深槽底部氧化，湿法腐蚀槽壁氮化硅介质层35如图6(h),6(i)所示；
步骤7：刻蚀深槽底部,如图6(j)所示；
步骤8：淀积多晶并刻蚀至硅平面，形成多晶硅电极41,如图6(k)所示；
步骤9：离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，以及第一导电类型top区，再离子注入第二导电类型杂质并推结，形成第二导电类型阱区22；如图6(l)所示；
步骤10：形成第二介质氧化层32，再形成第三介质氧化层33,如图6(m)所示；
步骤11：离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，高能注入第一导电类型杂质并推结，形成第一导电类型top区14，如图6(n)所示；
步骤12：淀积多晶硅并刻蚀，形成控制栅多晶硅电极42,如图6(o)所示；
步骤13：离子注入形成第一导电类型源端重掺杂区13，第二导电类型源端重掺杂区23与第二导电类型漏端重掺杂区24,如图6(p)所示；
步骤14：刻蚀第三介质氧化层33形成接触孔,接着淀积并刻蚀金属条51，源极金属52，漏极金属53,如图6(q)所示。
需要注意的是：
所述的一种制造方法，步骤2中通过高能注入并推结形成的第二导电类型漂移区21也可以通过外延的方法得到；
所述的一种制造方法，步骤9中通过高能注入并推结而得到的第一导电类型阱12与第二导电类型阱区22，也可以通过多次不同能量的高能注入并激活来形成；
所述的一种制造方法，所述的所有介质氧化层可以通过热生长形成，也可以通过淀积并刻蚀形成；
重掺杂是指掺杂浓度为10E19cm-3到10E20cm-3。
实施例2
如图2所示，为实施例2的一种缓解体内曲率效应的均匀电场器件元胞区结构示意图，本例与实施例1的结构不同之处在于，所述漂移区浮空场板插入衬底，纵向浮空场板能同时对第一导电类型半导体衬底11和第二导电类型漂移区21进行耗尽，漏端纵向场板优化靠近漏端的体内电场，其工作原理与实施例1基本相同。
实施例3
如图3所示，为实施例3的一种缓解体内曲率效应的具有电场钳位层器件元胞区结构示意图，本例与实施例1的结构不同之处在于，多晶硅电极43与第四介质氧化层34形成漏端纵向场板，且第四介质氧化层34包围第二多晶硅电极43，漏端纵向场板与漏极相连，漏端纵向场板与漂移区纵向浮空场板以相同工艺同时形成；，将漏端高电位引入器件体内，进一步缓解了体内曲率效应，优化了漏端附近槽底电势分布，降低槽底电场，进一步提高器件耐压，从而可以增大漂移区21浓度，降低比导通电阻。其工作原理与实施例1基本相同。
实施例4
如图4所示，为实施例4的一种缓解体内曲率效应的均匀电场器件元胞区结构示意图，本例与实施例1的结构不同之处在于所述器件为SOI器件而不是体硅器件，第一导电类型半导体衬底11上方有一层第四介质层34，浮空场板均匀分布在第二导电类型漂移区21中，其工作原理与实施例1基本相同，另外的第四介质层34的引入，杜绝了衬底与漏极底部区域的辅助耗尽，漏极底部因为耗尽产生的空间电荷减小，发出的电力线也减小，因此对改善槽底部的曲率效应有明显作用。
实施例5
如图5所示，为实施例5的一种缓解体内曲率效应的均匀电场器件元胞区结构示意图，本例与实施例4的结构不同之处在于所述漂移区浮空场板穿过第四介质层34插入衬底，纵向浮空场板能同时对第一导电类型半导体衬底11和第二导电类型漂移区21进行耗尽，其工作原理与实施例1基本相同。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种缓解体内曲率效应的均匀电场器件，其特征在于包括：
第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型源端重掺杂区(13)，第一导电类型top区(14)，第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型源端重掺杂区(23)、第二导电类型源端重掺杂区(24)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)，第四介质氧化层(34)，多晶硅电极(41)、控制栅多晶硅电极(42)，第二多晶硅电极(43)，金属条(51)，源极金属(52)，漏极金属(53)；
其中，第二导电类型漂移区(21)位于半导体衬底(11)上方，第一导电类型top区(14)位于第二导电类型漂移区(21)表面，第一导电类型阱区(12)位于第二导电类型漂移区(21)的左侧，第二导电类型阱区(22)位于第二导电类型漂移区(21)的右侧，第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)位于第一导电类型阱区(12)中，第二导电类型漏端重掺杂区(24)位于第一导电类型阱区(22)中，源极金属(52)位于第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)的上表面；漏极金属(53)位于第二导电类型漏端重掺杂区(24)上表面；第二介质氧化层(32)位于第一导电类型阱区(12)上方，并且左端与第二导电类型源端重掺杂区(23)相接触，右端与第二导电类型漂移区(21)相接触；第三介质氧化层(33)位于第一导电类型top区(14)上表面；控制栅多晶硅电极(42)覆盖在第二介质氧化层(32)的上表面并部分延伸至第三介质氧化层(33)的上表面；
第一介质氧化层(31)和多晶硅电极(41)构成漂移区纵向浮空场板，且第一介质氧化层(31)包围多晶硅电极(41)，所述漂移区纵向浮空场板分布在整个第二导电类型漂移区(21)中，形成纵向浮空场板阵列。
2.根据权利要求1所述的一种缓解体内曲率效应的均匀电场器件，其特征在于：漂移区纵向浮空场板深度都小于第二导电类型漂移区(21)深度。
3.根据权利要求1所述的一种缓解体内曲率效应的均匀电场器件，其特征在于：分布在整个第二导电类型漂移区(21)中的相邻漂移区纵向浮空场板的纵向间距和横向间距相等；并且/或者漂移区纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。
4.根据权利要求1所述的一种缓解体内曲率效应的均匀电场器件，其特征在于：
所述漂移区纵向浮空场板插入衬底，漂移区纵向浮空场板同时对第一导电类型衬底(11)和第二导电类型漂移区(21)进行耗尽。
5.根据权利要求1所述的一种缓解体内曲率效应的均匀电场器件，其特征在于：第二多晶硅电极(43)与第四介质氧化层(34)形成漏端纵向场板，且第四介质氧化层(34)包围第二多晶硅电极(43)，漏端纵向场板与漏极相连，漏端纵向场板与漂移区纵向浮空场板以相同工艺同时形成。
6.根据权利要求1所述的一种缓解体内曲率效应的均匀电场器件，其特征在于：第一导电类型半导体衬底(11)上方有一层第四介质层(34)；
并且/或者第二导电类型漂移区(21)中的漂移区纵向浮空场板穿过第四介质层(34)插入第一导电类型衬底(11)。
7.根据权利要求1所述的一种缓解体内曲率效应的均匀电场器件，其特征在于：重掺杂是指掺杂浓度为10E19cm-3到10E20cm-3。
8.权利要求1至7任意一项所述的一种缓解体内曲率效应的均匀电场器件的制造方法，其特征在于包括如下步骤：
步骤1：选择第一类导电类型半导体衬底(11)；
步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区(21)；
步骤3：通过光刻以及刻蚀形成深槽；深槽深度是12～15微米；
步骤4：在深槽内形成第一介质氧化层(31)，在第一介质氧化层(31)上形成氮化硅介质层(35)；
步骤5：湿法腐蚀底部氮化硅介质层(35)，湿法腐蚀底部第一介质氧化层(31)；
步骤6：深槽底部氧化，湿法腐蚀槽壁氮化硅介质层(35)；
步骤7：刻蚀深槽底部；
步骤8：淀积多晶并刻蚀至硅平面，形成多晶硅电极(41)；
步骤9：离子注入第一导电类型杂质并推结，形成第一导电类型阱区(12)，以及极第一导电类型top区，再离子注入第二导电类型杂质并推结，形成第二导电类型阱区(22)；
步骤10：形成第二介质氧化层(32)，再形成第三介质氧化层(33)；
步骤11：离子注入第一导电类型杂质并推结，形成第一导电类型阱区(12)，离子注入第一导电类型杂质并推结，形成第一导电类型top区(14)；
步骤12：淀积多晶硅并刻蚀，形成控制栅多晶硅电极(42)；
步骤13：离子注入形成第一导电类型源端重掺杂区(13)，第二导电类型源端重掺杂区(23)与第二导电类型漏端重掺杂区(24)；
步骤14：刻蚀第三介质氧化层(33)形成接触孔,接着淀积并刻蚀金属条(51)，源极金属(52)，漏极金属(53)。
9.根据权利要求8所述的一种缓解体内曲率效应的均匀电场器件的制造方法，其特征在于：步骤2中通过注入并推结形成的第二导电类型漂移区(21)通过外延的方法得到；并且/或者步骤9中通过注入并推结而得到的第一导电类型阱区(12)与第二导电类型阱区(22)，通过多次不同能量的注入并激活来形成。
10.根据权利要求8所述的一种缓解体内曲率效应的均匀电场器件的制造方法，其特征在于：所述的所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210521256.1A CN114864670A (zh) | 2022-05-13 | 2022-05-13 | 缓解体内曲率效应的均匀电场器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210521256.1A CN114864670A (zh) | 2022-05-13 | 2022-05-13 | 缓解体内曲率效应的均匀电场器件及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864670A true CN114864670A (zh) | 2022-08-05 |
Family
ID=82637076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210521256.1A Pending CN114864670A (zh) | 2022-05-13 | 2022-05-13 | 缓解体内曲率效应的均匀电场器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864670A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170098705A1 (en) * | 2015-10-02 | 2017-04-06 | D3 Semiconductor LLC | Termination Region Architecture for Vertical Power Transistors |
| CN106960786A (zh) * | 2016-01-08 | 2017-07-18 | 常州中明半导体技术有限公司 | 一种增大沟槽的底部和顶部曲率半径的工艺 |
| CN111816707A (zh) * | 2020-08-28 | 2020-10-23 | 电子科技大学 | 消除体内曲率效应的等势降场器件及其制造方法 |
| CN112164719A (zh) * | 2020-08-28 | 2021-01-01 | 电子科技大学 | 具有等势浮空槽的低阻器件及其制造方法 |
| CN113611750A (zh) * | 2021-08-19 | 2021-11-05 | 电子科技大学 | Soi横向匀场高压功率半导体器件及制造方法和应用 |
| CN113658999A (zh) * | 2021-08-19 | 2021-11-16 | 电子科技大学 | 具有无结终端技术功率半导体器件及制造方法和应用 |
| CN113659008A (zh) * | 2021-08-19 | 2021-11-16 | 电子科技大学 | 具有电场钳位层的匀场器件及其制造方法和应用 |
-
2022
- 2022-05-13 CN CN202210521256.1A patent/CN114864670A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170098705A1 (en) * | 2015-10-02 | 2017-04-06 | D3 Semiconductor LLC | Termination Region Architecture for Vertical Power Transistors |
| CN106960786A (zh) * | 2016-01-08 | 2017-07-18 | 常州中明半导体技术有限公司 | 一种增大沟槽的底部和顶部曲率半径的工艺 |
| CN111816707A (zh) * | 2020-08-28 | 2020-10-23 | 电子科技大学 | 消除体内曲率效应的等势降场器件及其制造方法 |
| CN112164719A (zh) * | 2020-08-28 | 2021-01-01 | 电子科技大学 | 具有等势浮空槽的低阻器件及其制造方法 |
| CN113611750A (zh) * | 2021-08-19 | 2021-11-05 | 电子科技大学 | Soi横向匀场高压功率半导体器件及制造方法和应用 |
| CN113658999A (zh) * | 2021-08-19 | 2021-11-16 | 电子科技大学 | 具有无结终端技术功率半导体器件及制造方法和应用 |
| CN113659008A (zh) * | 2021-08-19 | 2021-11-16 | 电子科技大学 | 具有电场钳位层的匀场器件及其制造方法和应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110459599B (zh) | 具有深埋层的纵向浮空场板器件及制造方法 | |
| CN111816707B (zh) | 消除体内曲率效应的等势降场器件及其制造方法 | |
| JP5472309B2 (ja) | 半導体装置 | |
| US20080258214A1 (en) | Semiconductor Device and Method of Fabricating the Same | |
| CN112164719B (zh) | 具有等势浮空槽的低阻器件及其制造方法 | |
| CN112382658B (zh) | 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN109920839B (zh) | P+屏蔽层电位可调碳化硅mosfet器件及制备方法 | |
| CN114823872B (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| CN113659009B (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN113658999B (zh) | 具有无结终端技术功率半导体器件及制造方法和应用 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN115148826B (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN108470772B (zh) | 一种soi半导体器件及其形成方法 | |
| WO2021232802A1 (zh) | Igbt器件及其制备方法 | |
| CN115050811A (zh) | 一种沟槽型功率半导体器件及其制造方法 | |
| US20210043735A1 (en) | Short channel trench power mosfet and method | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN113659008A (zh) | 具有电场钳位层的匀场器件及其制造方法和应用 | |
| CN114864670A (zh) | 缓解体内曲率效应的均匀电场器件及制造方法 | |
| CN110444591B (zh) | 具有低比导通电阻的槽型器件及其制造方法 | |
| CN113690301B (zh) | 半导体器件及其制备方法 | |
| CN113410281B (zh) | 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法 | |
| US20240170548A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |