CN114860019A - 可有效抑制温漂的基准电压源 - Google Patents

可有效抑制温漂的基准电压源 Download PDF

Info

Publication number
CN114860019A
CN114860019A CN202111518275.0A CN202111518275A CN114860019A CN 114860019 A CN114860019 A CN 114860019A CN 202111518275 A CN202111518275 A CN 202111518275A CN 114860019 A CN114860019 A CN 114860019A
Authority
CN
China
Prior art keywords
tube
npn
pmos
resistor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111518275.0A
Other languages
English (en)
Other versions
CN114860019B (zh
Inventor
朱伟民
杨颖�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jingyuan Microelectronics Co Ltd
Original Assignee
Wuxi Jingyuan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jingyuan Microelectronics Co Ltd filed Critical Wuxi Jingyuan Microelectronics Co Ltd
Priority to CN202111518275.0A priority Critical patent/CN114860019B/zh
Publication of CN114860019A publication Critical patent/CN114860019A/zh
Application granted granted Critical
Publication of CN114860019B publication Critical patent/CN114860019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明涉及一种可有效抑制温漂的基准电压源，包括基本带隙基准单元，所述基本带隙基准单元用于输出基准电压；温度补偿电流产生单元，所述温度补偿电流产生单元用于产生正温漂电流和负温漂电流；温度补偿单元，所述温度补偿单元接收温度补偿电流产生单元产生的正温漂电流和负温漂电流，基于所述正温漂电流和负温漂电流，向基本带隙基准单元输出补偿电流，所述补偿电流用于抑制基准电压温漂。本发明能够有效地降低带隙基准电压在全温度范围内变化的幅度。

Description

可有效抑制温漂的基准电压源
技术领域
本发明涉及一种可有效抑制温漂的基准电压源。
背景技术
模拟电路的带隙源是一种常用的稳压结构，如图1所示，为现有基准电压电路结构，
Vbe1-Vbe2＝ICN2*R1----------(1)
Figure BDA0003407887050000011
Figure BDA0003407887050000012
式中Vbe为三极管基极到发射极电压；ICN为三极管集电极正向电流；
VT＝kT/q为热电压；ISN为三极管反向饱和电流；
三极管反向饱和电流IS与发射区面积比成正比，ISN2/ISN1可代入面积比因子N，假设ICN1＝ICN2，R2/R1＝k,则
Vref＝2R2*ICN1+Vbe＝2k*VT*lnN+Vbe----------(4)
电压Vref称为能隙基准电压。它通过BE结的负温度特性和VT的正温度特性相互的补偿可以输出一个零温漂的基准源提供给电路内部作为良好的恒压源。
这种传统的带隙基准电压电路中,基准电压随环境温度变化而波动的函数曲线一般为抛物线，如图4所示。曲线的曲率是有限的。也就是基准电压的温度系数在某一温度下为零，在其他温度下为正值或负值。在双极工艺的带隙基准电路中，有各种曲率校正技术来抑制Vref的温漂，但这些技术很少用于CMOS电路中，这是因为CMOS工艺随温度存在大的失调电压和工艺偏差，带隙基准的样品会表现出明显不同的零温度系数对应的温度值，如图4所示，全温度范围内的某一温度点表现出较大正值或负值，使得全温度范围的温漂无法得到满足。
发明内容
本发明的发明目的在于提供一种可有效抑制温漂的基准电压源，能够有效地降低带隙基准电压在全温度范围内变化的幅度。
实现本发明目的的技术方案：
一种可有效抑制温漂的基准电压源，包括：
基本带隙基准单元，所述基本带隙基准单元用于输出基准电压(Vref)；
温度补偿电流产生单元，所述温度补偿电流产生单元用于产生正温漂电流和负温漂电流；
温度补偿单元，所述温度补偿单元用于接收温度补偿电流产生单元产生的正温漂电流和负温漂电流，基于所述正温漂电流和负温漂电流，向所述基本带隙基准单元输出补偿电流以抑制基准电压(Vref)温漂。
进一步地，基本带隙基准单元包括第九NPN管(Q9)，第十NPN管(Q10)，第十二PMOS管(P12)，第十三PMOS管(P13)，运放单元，第五电阻至第九电阻(R5—R9)，以及第七NMOS管(N7)；
其中，第十二PMOS管(P12)和第十三PMOS管(P13)源极连电源，第十二PMOS管(P12)漏极连接第五电阻(R5)和第六电阻(R6)的公共相连端，第五电阻(R5)另一端连接所述运放单元的负相输入端，并与第九NPN管(Q9)的集电极相连接，第六电阻(R6)另一端连接所述运放单元的正相输入端，并与第十NPN管(Q10)的集电极相连接；所述运放单元输出端连接第七NMOS管(N7)的栅极，第七NMOS管(N7)漏极与第十三PMOS管(P13)漏极相连接；第十NPN管(Q10)发射极通过第七电阻(R7)和第九NPN管(Q9)发射极相连接，并共同连接到第八电阻(R8)的一端，第八电阻(R8)的另一端连接到第九电阻(R9)的一端，并共同耦接温度补偿单元的输出端；
第九NPN管(Q9)和第十NPN管(Q10)的基极相连接，所述基极电压即为基准电压(Vref)。
进一步地，温度补偿单元包括第九PMOS管至第十一PMOS管(P9—P11)，第六NPN管至第八NPN管(Q6—Q8)，第五NMOS管(N5)和第六NMOS管(N6),第三电阻(R3)和第四电阻(R4)；
第九PMOS管至第十一PMOS管(P9—P11)源极连接电源，第九PMOS管(P9)栅极漏极短接端连接第十PMOS管(P10)栅极，并与第六NPN管(Q6)和第六NPN管(Q7)的集电极连接，第六NPN管(Q6)和第六NPN管(Q7)的基极连第三电阻(R3)、第四电阻(R4)的公共相连端，第三电阻(R3)的另一端连至第十一PMOS管(P11)漏极，第四电阻(R4)的另一端连接第八NPN管(Q8)的基极和集电极短接端；第五NMOS管(N5)栅极漏极短接端连接第六NMOS管(N6)栅极，并与第六NPN管(Q6)的发射极连接；所述第六NPN管(Q6)的发射极为温度补偿单元输入端，所述第十PMOS管(P10)漏极为温度补偿单元输出端。
进一步地，温度补偿电流产生单元包括第一PMOS管至第八PMOS管(P1—P8)，第一NPN管至第五NPN管(Q1—Q5)，第一NMOS管至第四NMOS管(N1—N4)，第一电阻(R1)和第二电阻(R2)；
第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)、第八PMOS管(P8)的源极连接电源，第二PMOS管(P2)栅极漏极短接端连接第一PMOS管(P1)、第三PMOS管(P3)、第八PMOS管(P8)的栅极；第二PMOS管(P2)栅极和漏极连接第三NPN管(Q3)的集电极；
第一PMOS管(P1)漏极连接第二NPN管(Q2)、第三NPN管(Q3)、第五NPN管(Q5)的基极，第二NPN管(Q2)发射极连接第一NPN管(Q1)的基极集电极短接端和第四NPN管(Q4)的基极，第三NPN管(Q3)发射极连接第四NPN管(Q4)的集电极；
第三PMOS管(P3)漏极连接第一NMOS管(N1)栅极漏极短接端和第二NMOS管(N2)栅极，第二NMOS管(N2)漏极连接第四PMOS管(P4)的栅极漏极短接端和第七PMOS管(P7)的栅极；第三PMOS管至第六PMOS管(P4—P6)的源极连接电源，第六PMOS管(P6)的漏极连接第七PMOS管(P7)源极，第五PMOS管(P5)栅极漏极短接端连接第六PMOS管(P6)栅极，并与第五NPN管(Q5)集电极连接，第七PMOS管(P7)的漏极连接第三NMOS管(N3)栅极漏极短接端和第四NMOS管(N4)栅极，第四NMOS管(N4)漏极与第八PMOS管(P8)的漏极相连，并共同耦接所述温度补偿单元的输入端。
进一步地，温度补偿电流产生单元中，第一NPN管(Q1)、第四NPN管(Q4)在第一电阻(R1)上形成正温漂电流(i1)，并通过电流镜像由第八PMOS管(P8)的漏极流出该正温漂电流(i1)。
进一步地，温度补偿电流产生单元中，第一NPN管(Q1)和第四NPN管(Q4)构成第一镜像比例电流电路，其比例系数n为第四NPN管(Q4)和第一NPN管(Q1)的发射区面积之比值。
进一步地，温度补偿电流产生单元中，第一NPN管(Q1)、第二NPN管(Q2)、第五NPN管(Q5)在第二电阻(R2)上形成负温漂电流(i2)，并通过电流镜像由第四NMOS管(N4)漏极流入该负温漂电流(i2)。
进一步地，温度补偿单元中，第九PMOS管(P9)和第十PMOS管(P10)构成第二镜像比例电流电路，其比例系数k为第九PMOS管(P9)与第十PMOS管(P10)宽长比之比值；第五NMOS管(N5)和第六NMOS管(N6)构成第三镜像比例电流电路，其比例系数m为第五NMOS管(N5)与第六NMOS管(N6)宽长比之比值。
进一步地，通过比例系数n、比例系数k、比例系数m、第一电阻(R1)和第二电阻(R2)阻值对温度补偿电流进行调节。
进一步地，将全温度范围分成低温、高温两个温度段，低温度段下，输出基准电压(Vref)得到负补偿；高温度段下，输出基准电压(Vref)得到正补偿。
本发明具有的有益效果：
本发明基本带隙基准单元，所述基本带隙基准单元用于输出基准电压(Vref)；温度补偿电流产生单元，所述温度补偿电流产生单元用于产生正温漂电流和负温漂电流；温度补偿单元，所述温度补偿单元接收温度补偿电流产生单元产生的正温漂电流和负温漂电流，基于所述正温漂电流和负温漂电流，向基本带隙基准单元输出补偿电流，所述补偿电流用于抑制基准电压(Vref)温漂。本发明将全温度范围分成低温、高温两个温度段，低温度段下，输出基准电压(Vref)得到负补偿；高温度段下，输出基准电压(Vref)得到正补偿。本发明通过设置温度补偿电流产生单元产生正温漂电流和负温漂电流，基于正温漂电流和负温漂电流，通过温度补偿单元向基本带隙基准单元输出补偿电流，本发明基于全温度范围极低温漂的双曲率补偿基准源结构，可以在较宽的温度范围内实现零温漂的稳压输出。本发明所描述的全温度范围极低温漂的双曲率补偿基准源结构可以在较宽的温度范围内使基准的温漂小于10ppm。实际流片验证在-40～125℃范围内可达到≤3ppm。
本发明温度补偿单元包括第九PMOS管至第十一PMOS管(P9—P11)，第六NPN管至第八NPN管(Q6—Q8)，第五NMOS管(N5)和第六NMOS管(N6),第三电阻(R3)和第四电阻(R4)；第九PMOS管至第十一PMOS管(P9—P11)源极连电源，第九PMOS管(P9)栅极漏极短接连第十PMOS管(P10)栅极，并与第六NPN管(Q6)和第六NPN管(Q7)的集电极连接，第六NPN管(Q6)和第六NPN管(Q7)的基极连第三电阻(R3)、第四电阻(R4)的公共相连端，第三电阻(R3)的另一端连至第十一PMOS管(P11)漏极，第四电阻(R4)的另一端连第八NPN管(Q8)的基极和集电极短接端；第五NMOS管(N5)栅极漏极短接连第六NMOS管(N6)栅极，并与第六NPN管(Q6)的发射极连接；所述第六NPN管(Q6)的发射极为温度补偿单元输入端，所述第十PMOS管(P10)漏极为温度补偿单元输出端；
本发明温度补偿电流产生单元包括第一PMOS管至第八PMOS管(P1—P8)，第一NPN管至第五NPN管(Q1—Q5)，第一NMOS管至第四NMOS管(N1—N4)，第一电阻(R1)和第二电阻(R2)；第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)、第八PMOS管(P8)的源极连电源，第二PMOS管(P2)栅极漏极短接连第一PMOS管(P1)、第三PMOS管(P3)、第八PMOS管(P8)的栅极；第二PMOS管(P2)栅极漏极连接第三NPN管(Q3)的集电极；第一PMOS管(P1)漏极连第二NPN管(Q2)、第三NPN管(Q3)、第五NPN管(Q5)的基极，第二NPN管(Q2)发射极连第一NPN管(Q1)的基极集电极短接端和第四NPN管(Q4)的基极，第三NPN管(Q3)发射极连第四NPN管(Q4)的集电极；第三PMOS管(P3)漏极连第一NMOS管(N1)栅极漏极短接端和第二NMOS管(N2)栅极，第二NMOS管(N2)漏极接第四PMOS管(P4)的栅极漏极短接端和第七PMOS管(P7)的栅极；第三PMOS管至第六PMOS管(P4—P6)的源极连电源，第六PMOS管(P6)的漏极连第七PMOS管(P7)源极，第五PMOS管(P5)栅极漏极短接连第六PMOS管(P6)栅极，并与第五NPN管(Q5)集电极连接，第七PMOS管(P7)的漏极连第三NMOS管(N3)栅漏短接端和第四NMOS管(N4)栅极，第四NMOS管(N4)漏极与第八PMOS管(P8)的漏极相连，并共同耦接所述温度补偿单元的输入端。
本发明通过上述温度补偿单元、温度补偿电流产生单元的具体电路设置，进一步有效保证降低带隙基准电压在全温度范围内变化的幅度，实现在较宽的温度范围内实现零温漂的稳压输出。
本发明通过比例系数n、比例系数k、比例系数m、第一电阻(R1)和第二电阻(R2)阻值可对温度补偿电流进行调节。本发明通过上述比例参数以及电阻阻值的调节，可以对补偿强弱进行调节，进一步有效保证降低带隙基准电压在全温度范围内变化的幅度，实现在较宽的温度范围内实现零温漂的稳压输出。
附图说明
图1为常规基准电压电路的电路图；
图2为本发明的电路原理框图；
图3为本发明的电路原理图；
图4为常规的基准电压源的温漂效果图；
图5为本发明基准电压源的温漂效果图。
具体实施方式
下面结合附图所示的各实施方式对本发明进行详细说明，但应当说明的是，这些实施方式并非对本发明的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本发明的保护范围之内。
如图2所示，本发明可有效抑制温漂的基准电压源，包括：
基本带隙基准单元，所述基本带隙基准单元用于输出基准电压Vref；
温度补偿电流产生单元，所述温度补偿电流产生单元用于产生正温漂电流和负温漂电流；
温度补偿单元，所述温度补偿单元接收温度补偿电流产生单元产生的正温漂电流和负温漂电流，基于所述正温漂电流和负温漂电流，向基本带隙基准单元输出补偿电流，所述补偿电流用于抑制基准电压Vref温漂。
如图3、图2所示，基本带隙基准单元包括第九NPN管Q9和第十NPN管Q10、第十二PMOS管P12和第十三PMOS管P13，运放单元，第五电阻至第九电阻R5—R9，第七NMOS管N7。第十二PMOS管P12和第十三PMOS管P13源极连电源，第十二PMOS管P12漏极连接第五电阻R5和第六电阻R6的公共相连端，第五电阻R5另一端连所述运放单元的负相输入端，并与第九NPN管Q9的集电极相连，第六电阻R6另一端连所述运放单元的正相输入端，并与第十NPN管Q10的集电极相连；所述运放单元输出端连第七NMOS管N7的栅极，第七NMOS管N7漏极与第十三PMOS管P13漏极相连；第十NPN管Q10发射极通过第七电阻R7和第九NPN管Q9发射极相连，并共同连接到第八电阻R8的一端，第八电阻R8的另一端连接到第九电阻R9的一端，并共同耦接温度补偿单元的输出端；第九NPN管Q9和第十NPN管Q10的基极相连，所述基极电压即为基准电压Vref。
温度补偿单元包括第九PMOS管至第十一PMOS管P9—P11，第六NPN管至第八NPN管Q6—Q8，第五NMOS管N5和第六NMOS管N6,第三电阻R3和第四电阻R4；第九PMOS管至第十一PMOS管P9—P11源极连电源，第九PMOS管P9栅极漏极短接连第十PMOS管P10栅极，并与第六NPN管Q6和第六NPN管Q7的集电极连接，第六NPN管Q6和第六NPN管Q7的基极连第三电阻R3、第四电阻R4的公共相连端，第三电阻R3的另一端连至第十一PMOS管P11漏极，第四电阻R4的另一端连第八NPN管Q8的基极和集电极短接端；第五NMOS管N5栅极漏极短接连第六NMOS管N6栅极，并与第六NPN管Q6的发射极连接；所述第六NPN管Q6的发射极为温度补偿单元输入端，所述第十PMOS管P10漏极为温度补偿单元输出端。
温度补偿电流产生单元包括第一PMOS管至第八PMOS管P1—P8，第一NPN管至第五NPN管Q1—Q5，第一NMOS管至第四NMOS管N1—N4，第一电阻R1和第二电阻R2；第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第八PMOS管P8的源极连电源，第二PMOS管P2栅极漏极短接连第一PMOS管P1、第三PMOS管P3、第八PMOS管P8的栅极；第二PMOS管P2栅极漏极连接第三NPN管Q3的集电极；第一PMOS管P1漏极连第二NPN管Q2、第三NPN管Q3、第五NPN管Q5的基极，第二NPN管Q2发射极连第一NPN管Q1的基极集电极短接端和第四NPN管Q4的基极，第三NPN管Q3发射极连第四NPN管Q4的集电极；第三PMOS管P3漏极连第一NMOS管N1栅极漏极短接端和第二NMOS管N2栅极，第二NMOS管N2漏极接第四PMOS管P4的栅极漏极短接端和第七PMOS管P7的栅极；第三PMOS管至第六PMOS管P4—P6的源极连电源，第六PMOS管P6的漏极连第七PMOS管P7源极，第五PMOS管P5栅极漏极短接连第六PMOS管P6栅极，并与第五NPN管Q5集电极连接，第七PMOS管P7的漏极连第三NMOS管N3栅漏短接端和第四NMOS管N4栅极，第四NMOS管N4漏极与第八PMOS管P8的漏极相连，并共同耦接所述温度补偿单元的输入端。
温度补偿电流产生单元中，第一NPN管Q1、第四NPN管Q4在第一电阻R1上形成正温漂电流i1，并通过电流镜像由第八PMOS管P8的漏极流出该正温漂电流i1；第一NPN管Q1和第四NPN管Q4构成镜像比例电流电路，其比例系数n为第四NPN管Q4和第一NPN管Q1的发射区面积之比值。
温度补偿电流产生单元中，第一NPN管Q1、第二NPN管Q2、第五NPN管Q5在第二电阻R2上形成负温漂电流i2，并通过电流镜像由第四NMOS管N4漏极流入该负温漂电流i2。
温度补偿单元中，第九PMOS管P9和第十PMOS管P10构成镜像比例电流电路，其比例系数k为第九PMOS管P9与第十PMOS管P10宽长比之比值。
温度补偿单元中，第五NMOS管N5和第六NMOS管N6构成镜像比例电流电路，其比例系数m为第五NMOS管N5与第六NMOS管N6宽长比之比值。
通过比例系数n、比例系数k、比例系数m、第一电阻R1和第二电阻R2阻值可对温度补偿电流进行调节。
将全温度范围分成低温、高温两个温度段，低温度段下，输出基准电压Vref得到负补偿；高温度段下，输出基准电压Vref得到正补偿。
下面进一步说明本发明的工作原理。
本发明在基本带隙基准单元100基础上增加温度补偿模块110(包括温度补偿产生单元和温度补偿单元)、温度补偿模块110输出的电流由第十PMOS管P10漏端并联接在第九电阻R9上。
加入温度补偿模块110前的基准电压：
Figure BDA0003407887050000101
式中R7、R8、R9分别为第七电阻至第九电阻的阻值(以下式中电阻符号同理)，J为第十NPN管Q10和第九NPN管Q9发射区面积之比值。
加入温度补偿模块110后的基准电压：
Figure BDA0003407887050000111
其中I补分为I补前和I补后两个时期的电流。
I补前＝1/k*(i2-i1)----------式(3)
式中k为第九PMOS管P9与第十PMOS管P10宽长比之比值，i1为第一NPN管Q1、第四NPN管Q4在第一电阻R1上形成，并通过电流镜像由第八PMOS管P8的漏极流出电流为正温漂电流i1。
Figure BDA0003407887050000112
比例系数n为第四NPN管Q4和第一NPN管Q1的发射区面积之比值。
当温度升高，VT正温、i1表现为正温特性。
i2为第一NPN管Q1、第二NPN管Q2、第五NPN管Q5在第二电阻R2上形成，并通过电流镜像由第四NMOS管N4漏极流入电流
Figure BDA0003407887050000113
当温度升高，Vbe负温、i2表现为负温特性。电流(i2-i1)通过NPN管Q6传递到P9,并经比例k折合到电流镜第十PMOS管P10输出，为第九电阻R9加入一支补偿电流。则有：
Figure BDA0003407887050000114
设计在全温度范围的前期电流值i2>i1，随温度升高，Vbe下降、i2逐步减小而i1逐步增大、I补前在全温度范围的前期会随温度升高而逐步下降、直至补偿为零。到达补偿为零的温度之后随着温度进一步升高，i2继续减小而i1继续增大使得i1>i2，则I补转变为：
Figure BDA0003407887050000121
式中的比例系数m为第五NMOS管(N5)与第六NMOS管(N6)宽长比之比值。I补后随温度升高逐步增大。所以在全温度范围前期I补随温度升高而下降，在全温度范围后期I补′随温度升高而增大。
加入温度补偿模块110后的基准电压Vref在全温度范围前期初表现为正温特性：
Figure BDA0003407887050000122
式中加入补偿电流后因I补前在逐步减小、正温部分的系数逐步降低、所以基准源Vref在全温度范围前期的正温特性减弱了。在温漂曲线的示意图5中温升初期由于I补前负温不足以抵消VT正温、所以基准曲线仍随温度上升，达到的最高值即为基准Vref在全温度前期可以纠偏的最大幅度，对应I补前的最大温漂。随温度继续上升I补前减少、基准Vref趋向为无补偿的Vref0，此时的Vref为无补偿电流的基准。
I补后随温度升高而增大，在式(8)中，I补后正温特性会使得基准Vref到达无补偿的最低值后再次进入正温的抛物曲线，达到的第二次高点即为基准Vref在全温度后期可以纠偏的最大幅度，即为I补后的最大温漂。此后随着BE结对基准的负温贡献更大、基准源Vref曲线在高温阶段即全温度范围后期尾段表现为负温的抛物曲线。
在全温度范围的后期i1>i2，而且温度进一步升高、i1继续增大而i2继续减小，I补后变得越来越大。在模块内部由于电流增大导致节点B电位抬升、第六NPN管Q6逐步截止，电流i1灌入第五NMOS管N5中，经比例折合传递到N6，随着第五NMOS管N5/第六NMOS管N6上电流增大，第六NMOS管N6漏极电位下降、第七NPN管Q7导通，补偿电流I补后经第七NPN管Q7传递到上部电流镜，除比例系数k折合到电流镜第十PMOS管P10外，增加了下部第五NMOS管N5/第六NMOS管N6的比例系数m折合，可灵活调节I补后在整个温度范围后期基准正温漂的变化量。
图5为带温度补偿的基准Vref在全温度范围内的温漂效果图。
相比不增加温度补偿模块的基准源来说，在全温度范围内的负温特性得到了减弱，加入支路补偿电流I补之后在全温度范围内基准的总电流具有先减弱再增强的两种温度特性调节，可以看到基准电压的温度曲线在整个变化区间内从无补偿模块的△V0压缩为带补偿模块的△V1，极大地减少了在全温度范围内的变化量。
该电路结构中比例因子k、m、n的大小变化可调整电流补偿的强弱。其中k可以调节I补前对基准正温的最大纠偏量，m可以调节I补后对基准负温的最大纠偏量。n可以调节正温电流i1的大小。可通过计算得到一条温度变化曲线，调整k、m、n的值以便找到我们需要的零温度特性。
决定i1、i2的电阻R1、R2也影响了I补前及I补后的温度系数，当R1减小、正温特性得以增强；R2减小、负温特性得以增强；当增大电阻R1而减小电阻R2、I补前支路的补偿电流增加；增大电阻R2而减小电阻R1、I补后支路的补偿电流增加；电阻的温度系数也对基准温度特性产生影响，工艺选择温度系数较大的电阻、支路的补偿电流在R9上形成较大的电压差、反之则I补对基准的纠偏作用小。所以应视实际生产工艺条件，选用适合的比例因子及电阻比来统调、以便达到理想的零温特性。
本发明所描述的全温度范围极低温漂的双曲率补偿基准源结构可以在较宽的温度范围内使基准的温漂小于10ppm，流片验证加入了补偿模块的基准源实际温漂可达3ppm，满足宽温度范围极低温漂的要求。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。

Claims (10)

1.一种用于抑制温漂的基准电压源，其特征在于，包括：
基本带隙基准单元，所述基本带隙基准单元用于输出基准电压(Vref)；
温度补偿电流产生单元，所述温度补偿电流产生单元用于产生正温漂电流和负温漂电流；
温度补偿单元，所述温度补偿单元用于接收温度补偿电流产生单元产生的正温漂电流和负温漂电流，基于所述正温漂电流和负温漂电流，向所述基本带隙基准单元输出补偿电流以抑制基准电压(Vref)温漂。
2.根据权利要求1所述的基准电压源，其特征在于：基本带隙基准单元包括第九NPN管(Q9)，第十NPN管(Q10)，第十二PMOS管(P12)，第十三PMOS管(P13)，运放单元，第五电阻至第九电阻(R5—R9)，以及第七NMOS管(N7)；
其中，第十二PMOS管(P12)和第十三PMOS管(P13)源极连电源，第十二PMOS管(P12)漏极连接第五电阻(R5)和第六电阻(R6)的公共相连端，第五电阻(R5)另一端连接所述运放单元的负相输入端，并与第九NPN管(Q9)的集电极相连接，第六电阻(R6)另一端连接所述运放单元的正相输入端，并与第十NPN管(Q10)的集电极相连接；所述运放单元输出端连接第七NMOS管(N7)的栅极，第七NMOS管(N7)漏极与第十三PMOS管(P13)漏极相连接；第十NPN管(Q10)发射极通过第七电阻(R7)和第九NPN管(Q9)发射极相连接，并共同连接到第八电阻(R8)的一端，第八电阻(R8)的另一端连接到第九电阻(R9)的一端，并共同耦接温度补偿单元的输出端；
第九NPN管(Q9)和第十NPN管(Q10)的基极相连接，所述基极电压即为基准电压(Vref)。
3.根据权利要求1所述的基准电压源，其特征在于：温度补偿单元包括第九PMOS管至第十一PMOS管(P9—P11)，第六NPN管至第八NPN管(Q6—Q8)，第五NMOS管(N5)和第六NMOS管(N6),第三电阻(R3)和第四电阻(R4)；
第九PMOS管至第十一PMOS管(P9—P11)源极连接电源，第九PMOS管(P9)栅极漏极短接端连接第十PMOS管(P10)栅极，并与第六NPN管(Q6)和第六NPN管(Q7)的集电极连接，第六NPN管(Q6)和第六NPN管(Q7)的基极连第三电阻(R3)、第四电阻(R4)的公共相连端，第三电阻(R3)的另一端连至第十一PMOS管(P11)漏极，第四电阻(R4)的另一端连接第八NPN管(Q8)的基极和集电极短接端；第五NMOS管(N5)栅极漏极短接端连接第六NMOS管(N6)栅极，并与第六NPN管(Q6)的发射极连接；所述第六NPN管(Q6)的发射极为温度补偿单元输入端，所述第十PMOS管(P10)漏极为温度补偿单元输出端。
4.根据权利要求3所述的基准电压源，其特征在于：温度补偿电流产生单元包括第一PMOS管至第八PMOS管(P1—P8)，第一NPN管至第五NPN管(Q1—Q5)，第一NMOS管至第四NMOS管(N1—N4)，第一电阻(R1)和第二电阻(R2)；
第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)、第八PMOS管(P8)的源极连接电源，第二PMOS管(P2)栅极漏极短接端连接第一PMOS管(P1)、第三PMOS管(P3)、第八PMOS管(P8)的栅极；第二PMOS管(P2)栅极和漏极连接第三NPN管(Q3)的集电极；
第一PMOS管(P1)漏极连接第二NPN管(Q2)、第三NPN管(Q3)、第五NPN管(Q5)的基极，第二NPN管(Q2)发射极连接第一NPN管(Q1)的基极集电极短接端和第四NPN管(Q4)的基极，第三NPN管(Q3)发射极连接第四NPN管(Q4)的集电极；
第三PMOS管(P3)漏极连接第一NMOS管(N1)栅极漏极短接端和第二NMOS管(N2)栅极，第二NMOS管(N2)漏极连接第四PMOS管(P4)的栅极漏极短接端和第七PMOS管(P7)的栅极；第三PMOS管至第六PMOS管(P4—P6)的源极连接电源，第六PMOS管(P6)的漏极连接第七PMOS管(P7)源极，第五PMOS管(P5)栅极漏极短接端连接第六PMOS管(P6)栅极，并与第五NPN管(Q5)集电极连接，第七PMOS管(P7)的漏极连接第三NMOS管(N3)栅极漏极短接端和第四NMOS管(N4)栅极，第四NMOS管(N4)漏极与第八PMOS管(P8)的漏极相连，并共同耦接所述温度补偿单元的输入端。
5.根据权利要求4所述的基准电压源，其特征在于：温度补偿电流产生单元中，第一NPN管(Q1)、第四NPN管(Q4)在第一电阻(R1)上形成正温漂电流(i 1)，并通过电流镜像由第八PMOS管(P8)的漏极流出该正温漂电流(i 1)。
6.根据权利要求5所述的可有效抑制温漂的基准电压源，其特征在于：温度补偿电流产生单元中，第一NPN管(Q1)和第四NPN管(Q4)构成第一镜像比例电流电路，其比例系数n为第四NPN管(Q4)和第一NPN管(Q1)的发射区面积之比值。
7.根据权利要求6所述的基准电压源，其特征在于：温度补偿电流产生单元中，第一NPN管(Q1)、第二NPN管(Q2)、第五NPN管(Q5)在第二电阻(R2)上形成负温漂电流(i 2)，并通过电流镜像由第四NMOS管(N4)漏极流入该负温漂电流(i 2)。
8.根据权利要求7所述的可有效抑制温漂的基准电压源，其特征在于：
温度补偿单元中，第九PMOS管(P9)和第十PMOS管(P10)构成第二镜像比例电流电路，其比例系数k为第九PMOS管(P9)与第十PMOS管(P10)宽长比之比值；第五NMOS管(N5)和第六NMOS管(N6)构成第三镜像比例电流电路，其比例系数m为第五NMOS管(N5)与第六NMOS管(N6)宽长比之比值。
9.根据权利要求8所述的基准电压源，其特征在于：通过比例系数n、比例系数k、比例系数m、第一电阻(R1)和第二电阻(R2)阻值对温度补偿电流进行调节。
10.根据权利要求1至9任何一项所述的基准电压源，其特征在于：将全温度范围分成低温、高温两个温度段，低温度段下，输出基准电压(Vref)得到负补偿；高温度段下，输出基准电压(Vref)得到正补偿。
CN202111518275.0A 2021-12-13 2021-12-13 可有效抑制温漂的基准电压源 Active CN114860019B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111518275.0A CN114860019B (zh) 2021-12-13 2021-12-13 可有效抑制温漂的基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111518275.0A CN114860019B (zh) 2021-12-13 2021-12-13 可有效抑制温漂的基准电压源

Publications (2)

Publication Number Publication Date
CN114860019A true CN114860019A (zh) 2022-08-05
CN114860019B CN114860019B (zh) 2023-09-19

Family

ID=82628157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111518275.0A Active CN114860019B (zh) 2021-12-13 2021-12-13 可有效抑制温漂的基准电压源

Country Status (1)

Country Link
CN (1) CN114860019B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204650334U (zh) * 2015-04-13 2015-09-16 南京中科微电子有限公司 一种超低静态功耗的线性稳压器
CN205405321U (zh) * 2016-03-02 2016-07-27 湘潭大学 曲率补偿低温漂带隙基准电压源
CN107121997A (zh) * 2017-05-08 2017-09-01 电子科技大学 一种具有自适应高阶补偿的高精度带隙基准源
CN208255752U (zh) * 2018-06-21 2018-12-18 湘潭大学 低温漂高电源抑制比的分段线性补偿cmos带隙基准源
CN111562807A (zh) * 2020-05-29 2020-08-21 广东华芯微特集成电路有限公司 带隙基准电压源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204650334U (zh) * 2015-04-13 2015-09-16 南京中科微电子有限公司 一种超低静态功耗的线性稳压器
CN205405321U (zh) * 2016-03-02 2016-07-27 湘潭大学 曲率补偿低温漂带隙基准电压源
CN107121997A (zh) * 2017-05-08 2017-09-01 电子科技大学 一种具有自适应高阶补偿的高精度带隙基准源
CN208255752U (zh) * 2018-06-21 2018-12-18 湘潭大学 低温漂高电源抑制比的分段线性补偿cmos带隙基准源
CN111562807A (zh) * 2020-05-29 2020-08-21 广东华芯微特集成电路有限公司 带隙基准电压源

Also Published As

Publication number Publication date
CN114860019B (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
US7888987B2 (en) Temperature compensation circuit
WO2023097857A1 (zh) 带隙基准电压电路及带隙基准电压的补偿方法
CN112859996B (zh) 一种低压高精度带隙基准电路
CN110879627A (zh) 一种具有电流输出能力的带隙基准电压的拓扑结构
CN103926968A (zh) 一种带隙基准电压产生电路
CN102354251A (zh) 带隙基准电压电路
CN112306131B (zh) 基准电压电路
CN113157041A (zh) 一种宽输入带隙基准电压源
CN114237340B (zh) 分段温度补偿基准电压源
CN110262622B (zh) 一种具有快速启动和高psrr的带隙基准源
CN202171758U (zh) 带隙基准电压电路
CN114860019A (zh) 可有效抑制温漂的基准电压源
CN115857608B (zh) 耗尽管实现宽范围内高阶温度补偿的带隙基准源
CN109388171B (zh) 一种带隙基准电压源及电子设备
CN111399580A (zh) 一种线性稳压电路
JPH09244758A (ja) 電圧および電流基準回路
CN110879626A (zh) 一种低电源电压下的基准电路
CN216526925U (zh) 分段温度补偿基准电压源
CN114489222B (zh) 一种用于电源芯片的带隙基准电路
CN112034923B (zh) 一种二阶曲率温度补偿带隙基准电路
CN212302333U (zh) 一种二阶曲率温度补偿带隙基准电路
CN112256078B (zh) 一种正温系数电流源和一种零温度系数电流源
CN112130610B (zh) 一种高电源抑制比带隙基准电路
CN212112265U (zh) 一种线性稳压电路
CN112306129B (zh) 参考电压产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No. 5, Xijin Road, Xinwu District, Wuxi City, Jiangsu Province, 214028

Applicant after: Wuxi Jingyuan Microelectronics Co.,Ltd.

Address before: Room 209, building a, block 106-c, national high tech Industrial Development Zone, Wuxi City, Jiangsu Province, 214028

Applicant before: Wuxi Jingyuan Microelectronics Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant