CN114843270A - 动态随机存取存储器及其制造方法 - Google Patents

动态随机存取存储器及其制造方法 Download PDF

Info

Publication number
CN114843270A
CN114843270A CN202110141098.2A CN202110141098A CN114843270A CN 114843270 A CN114843270 A CN 114843270A CN 202110141098 A CN202110141098 A CN 202110141098A CN 114843270 A CN114843270 A CN 114843270A
Authority
CN
China
Prior art keywords
air gap
bit line
substrate
contact structure
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110141098.2A
Other languages
English (en)
Inventor
魏宏谕
彭培修
张维哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202110141098.2A priority Critical patent/CN114843270A/zh
Publication of CN114843270A publication Critical patent/CN114843270A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种动态随机存取存储器及其制造方法。此动态随机存取存储器包括埋入式字线、位线、位线接触结构、电容接触结构及气隙结构。埋入式字线形成于基板中，且沿着第一方向延伸。位线形成于基板上，且沿着第二方向延伸。位线接触结构形成于位线下方。电容接触结构相邻于位线，且受到气隙结构所环绕。气隙结构包括第一气隙及第二气隙分别位于电容接触结构的第一侧及第二侧。第一气隙暴露出位于基板中的浅沟隔离结构。第二气隙暴露出基板的顶表面。本发明可明显降低位线与电容接触结构之间的寄生电容。延伸进入浅沟隔离结构中的气隙结构，有利于降低位线接触结构与电容接触结构的电阻值，并且能够更进一步降低寄生电容。

Description

动态随机存取存储器及其制造方法
技术领域
本发明有关于一种存储器装置，且特别有关于一种动态随机存取存储器及其制造方法。
背景技术
在动态随机存取存储器(dynamic random access memory,DRAM)中，在位线与相邻的电容接触结构之间会产生寄生电容。若寄生电容太大，则此位线所对应的位将难以分辨0与1，且写入速度会降低。如此一来，会降低产品的效能及成品率。随着存储器装置的小型化，位线与相邻的电容接触结构之间的距离会缩小。因此，上述寄生电容的问题都将变得更加严重。
可藉由降低位线的高度(或厚度)，以减少寄生电容。然而，位线的电阻值会增加。如此一来，将不利于存储器装置的操作且降低产品的效能。另一方面，可藉由缩短位线的长度，以减少寄生电容。然而，每条位线所对应的位数会变少。如此一来，会导致芯片面积变大，而不利于存储器装置的微小化。因此，在本技术领域中，对于且具有高效能及高成品率的存储器装置及其形成方法仍有所需求。
发明内容
本发明实施例提供一种动态随机存取存储器装置及其制造方法，能够减少位线与相邻的电容接触结构之间的寄生电容，并且能够改善存储器装置的效能、成品率及可靠度。
本发明的一实施例揭示一种动态随机存取存储器，包括：埋入式字线，形成于基板中，其中埋入式字线沿着第一方向延伸；位线，形成于基板上，其中位线沿着与第一方向垂直的第二方向延伸；位线接触结构，形成于位线下方；电容接触结构，相邻于位线；以及气隙结构，环绕电容接触结构，其中气隙结构包括：第一气隙，位于电容接触结构的第一侧，其中第一气隙暴露出位于基板中的浅沟隔离结构；以及第二气隙，位于电容接触结构的第二侧，其中第二气隙暴露出基板的顶表面。
本发明的一实施例揭示一种动态随机存取存储器的制造方法，包括：形成埋入式字线于基板中，其中埋入式字线沿着第一方向延伸；形成位线于基板上，其中位线沿着与第一方向垂直的第二方向延伸；形成位线接触结构于位线下方；形成电容接触结构相邻于位线；以及形成气隙结构环绕电容接触结构，其中气隙结构包括：第一气隙，位于电容接触结构的第一侧，其中第一气隙暴露出位于基板中的浅沟隔离结构；以及第二气隙，位于电容接触结构的第二侧，其中第二气隙暴露出基板的顶表面。
在本发明实施例所提供的动态随机存取存储器的制造方法中，形成环绕电容接触结构的气隙结构。由于空气具有比一般介电材料更低的介电常数，因此，可明显降低位线与电容接触结构之间的寄生电容。再者，延伸进入浅沟隔离结构中的气隙结构，有利于降低位线接触结构与电容接触结构的电阻值，并且能够更进一步降低寄生电容。因此，可提升存储器装置的写入速度，大幅改善存储器装置效能。此外，进入浅沟隔离结构中的气隙结构，也有助于降低闸极引致漏极漏电流(gate-induced drain leakage current,GIDL)。因此，能够改善存储器装置的可靠度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一些实施例的动态随机存取存储器的上视示意图。
图2A、图2B、图3A、图3B、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图8A及图8B为本发明一些实施例的动态随机存取存储器在工艺各个阶段的剖面示意图。
图9A及图9B为本发明另一些实施例的动态随机存取存储器在工艺阶段的剖面示意图。
附图标号：
100:动态随机存取存储器
102:基板
104:浅沟隔离结构
106:第一绝缘层
108:位线接触结构
110:位线
110a:第三导电层
110b:第四导电层
112:绝缘间隔物
114:第二介电层
115:开口
116:第一衬层
117:第一气隙
117a:第一部分
117b:第二部分
117c:第三部分
118:第一接触部件
119:第二气隙
119a:第一部分
119b:第二部分
120:埋入式字线
120a:第一导电层
120b:第二导电层
122:绝缘衬层
124:第一介电层
126:第二衬层
128:缓冲层
130:第二接触部件
130a:第五导电层
130b:第六导电层
142:连接垫
144:第二绝缘层
146:电容结构
200:动态随机存取存储器
H1:第一高度
H2:第二高度
W1:第一宽度
W2:第二宽度
W3:第三宽度
W4:第四宽度
具体实施方式
为使本发明的上述和其他目的、特征、优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。再者，本发明的不同范例中可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
本发明提供一种存储器装置及其制造方法，图1为本发明一些实施例的动态随机存取存储器100的上视示意图。此处为简化图式，图1仅绘示位线(bit line)110、埋入式字线(word line)120、第二接触部件130(亦即，第五导电层130a及第六导电层130b)、第一气隙117及第二气隙119。图2A、图3A、图4A、图5A、图6A、图7A及图8A是沿着图1的剖线AA’所绘制的剖面示意图。图2B、图3B、图4B、图5B、图6B、图7B及图8B是沿着图1的剖线BB’所绘制的剖面示意图。
请同时参照图1、图2A及图2B，形成浅沟隔离结构104于基板102中。基板102的材料可包括硅、含硅半导体、绝缘层上覆硅(silicon on insulator,SOI)、其他合适的材料或上述材料的组合。在一些实施例中，亦可在基板102中形成其他的结构。举例而言，可藉由注入工艺在基板102中形成p型井区、n型井区或导电区(未绘示)。
请参照图2B，接着，形成埋入式字线120于基板102中。详细而言，可形成罩幕层(未绘示)覆盖于基板102上，将罩幕层及基板102图案化，以形成字线沟槽于基板102中。顺应性地形成绝缘衬层122于字线沟槽中。接着，顺应性地形成第一导电层120a于字线沟槽中。接着，形成第二导电层120b填满字线沟槽。接着，藉由回刻蚀工艺将第一导电层120a及第二导电层120b刻蚀成所需的厚度。绝缘衬层122的材料可包括氧化物、氮化物、氮氧化物、碳化物、其他合适的绝缘材料或上述的组合。在本实施例中，绝缘衬层122的材料为氧化硅。
在本说明书中，将第一导电层120a及第二导电层120b合称为“埋入式字线120”。多条彼此平行的埋入式字线120形成于基板102中，且埋入式字线120沿着第一方向延伸，如图1所绘示。第一导电层120a的材料可包括钛、氮化钛、氮化钨、钽或氮化钽、其他合适的导电材料或上述的组合。第二导电层120b的材料可包括钨、铝、铜、金、银、上述的合金、其他合适的金属材料或上述的组合。在本实施例中，第一导电层120a为氮化钛，且第二导电层120b为钨。第一导电层120a及第二导电层120b可各自独立地藉由化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、其他合适的沉积工艺或上述的组合而形成。
请参照图2B，接着，将介电材料填入字线沟槽中，并藉由平坦化工艺移除多余的介电材料，以形成第一介电层124于字线沟槽中。第一介电层124位于埋入式字线120之上且直接接触埋入式字线120。第一介电层124的材料可包括氧化物、氮化物、氮氧化物、其他合适的介电材料或上述的组合。在本实施例中，第一介电层124为氮化硅。
请同时参照图1、图2A及图2B，形成第一绝缘层106于基板102上，并将第一绝缘层106及基板102图案化，以定义出开口。之后，形成导电材料填满此开口，以形成位线接触结构108。接着，可视需要进行平坦化工艺(例如，化学机械研磨工艺)，以使位线接触结构108的顶表面与第一绝缘层106的顶表面齐平。第一绝缘层106的材料可包括氧化物、氮化物、氮氧化物、碳化物、其他合适的绝缘材料或上述的组合。在本实施例中，第一绝缘层106为氮化硅。位线接触结构108的材料可包括经掺杂的多晶硅、其他合适的导电材料或上述的组合。
依序形成第三导电层110a、第四导电层110b及第二介电层114于基板102上。接着，将第三导电层110a、第四导电层110b及第二介电层114图案化，以定义出位线110。第二介电层114的材料可与第一介电层124的材料相同或相似。
在本说明书中，将第三导电层110a及第四导电层110b合称为“位线110”。多条彼此平行的位线110形成于基板102上，且位线110沿着与第一方向垂直的第二方向延伸，如图1所绘示。第三导电层110a的材料及形成方法可与第一导电层120a的材料及形成方法相同或相似。第四导电层110b的材料及形成方法可与第二导电层120b的材料及形成方法相同或相似。每一个位线接触结构108均位于位线110下方。在本实施例中，第三导电层110a为氮化钛，且第四导电层110b为钨。
形成绝缘间隔物112覆盖于位线110及位线接触结构108上。接着，可对绝缘间隔物112进行图案化工艺，以形成多个开口115相邻于位线110。每一个开口115位于相邻的位线110之间及相邻的埋入式字线120之间。
绝缘间隔物112的材料可包括氧化物、氮化物、氮氧化物、碳化物、其他合适的绝缘材料或上述的组合。绝缘间隔物112可为由单一材料所形成的单层结构或由多种不同材料所形成的多层结构。在本实施例中，绝缘间隔物112为由氮化硅所形成的单层结构。在其他实施例中，绝缘间隔物112为由氮化硅及氧化硅所形成的双层结构。
顺应性地形成第一衬层116于开口115中。第一衬层116的材料可包括氧化物、氮氧化物、其他合适的材料或上述的组合。在本实施例中，第一衬层116为氧化硅。可藉由化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、其他合适的沉积工艺或上述的组合而形成第一衬层116。在本实施例中，藉由原子层沉积工艺而形成第一衬层116。因此，可精准地控制第一衬层116的厚度与剖面轮廓，有利于形成后续的气隙。
请同时参照图1、图3A及图3B，进行第一刻蚀工艺，以移除第一衬层116的一部分及浅沟隔离结构104的一部分。更详言之，位于绝缘间隔物112上及位于开口115底部的第一衬层116被移除，且开口115底部所暴露的浅沟隔离结构104也被部分地移除。因此，开口115的底部延伸进入浅沟隔离结构104中。在第一刻蚀工艺之后，形成第一接触部件118于开口115中，且第一接触部件118的一部分延伸进入浅沟隔离结构104中。相较于第一刻蚀工艺不会移除浅沟隔离结构104的情况，在图3A及图3B中，可增加第一接触部件118与基板102的接触面积，能够降低第一接触部件118与基板102之间的电阻值。
第一接触部件118的材料及形成方法可与位线接触结构108的材料及形成方法相同或相似。在本实施例中，为了将功函数及电阻值调整在合适的范围内，第一接触部件118的材料为经掺杂的多晶硅。
第一刻蚀工艺可为各向异性的刻蚀工艺。在本实施例中，第一刻蚀工艺为干式刻蚀工艺。在第一刻蚀工艺期间，第一衬层116的移除速率远大于基板102的移除速率。因此，能够在维持基板102的主动区域(亦即，基板102中未形成浅沟隔离结构104的部分)的形状的前提下，而完全移除位于开口115底部的第一衬层116。再者，在第一刻蚀工艺期间，第一衬层116的移除速率可与浅沟隔离结构104的移除速率相同或相似。因此，能够在维持基板102的主动区域的形状的前提下，而部分地移除开口115底部所暴露的浅沟隔离结构104。
请同时参照图1、图4A及图4B，进行第二刻蚀工艺，以完全移除剩余的第一衬层116，并且部分地移除浅沟隔离结构104。更详言之，位于第一衬层116下方的浅沟隔离结构104的一部分被移除，而在浅沟隔离结构104中形成气隙结构。在第二刻蚀工艺之后，形成环绕第一接触部件118的气隙结构。
请同时参照图1、图5A及图5B，形成缓冲层128于第一接触部件118上。之后，顺应性地形成第二衬层126于开口115中且覆盖缓冲层128。可进行金属硅化反应，以在第一接触部件118的顶表面上形成缓冲层128。举例而言，可先沉积金属(例如，钴、钨、镍、其他合适的金属或上述的组合)于第一接触部件118的顶表面，接着，在特定的温度下退火，以使金属与硅进行反应，而形成金属硅化物。此金属硅化物即为构成缓冲层128的材料。
第二衬层126的材料及形成方法可与第一衬层116的材料及形成方法相同或相似。在本实施例中，第二衬层126为氧化硅，且藉由原子层沉积工艺而形成。因此，可精准地控制第二衬层126的厚度与剖面轮廓，并且可避免第二衬层126进入环绕第一接触部件118的气隙中。在本实施例中，第二衬层126的底表面高于或齐平于缓冲层128的底表面。
请同时参照图1、图6A及图6B，进行第三刻蚀工艺，以移除第二衬层126的一部分。更详言之，位于绝缘间隔物112上及位于开口115底部的第一衬层116被移除，而暴露出缓冲层128的顶表面。第三刻蚀工艺可为各向异性刻蚀工艺，且可与第一刻蚀工艺相同或相似。
请同时参照图1、图7A及图7B，形成第二接触部件130于缓冲层128上。更详言之，顺应性地形成第五导电层130a于开口115中。接着，形成第六导电层130b填满开口115。接着，藉由平坦化工艺移除多余的第五导电层130a及第六导电层130b，而暴露出绝缘间隔物112、第二介电层114及第二衬层126。
在本说明书中，将第五导电层130a及第六导电层130b合称为“第二接触部件130”。第五导电层130a的材料及形成方法可与第一导电层120a的材料及形成方法相同或相似。第六导电层130b的材料及形成方法可与第二导电层120b的材料及形成方法相同或相似。为了将功函数及电阻值调整在合适的范围内，第一接触部件118的材料可不同于第二接触部件130的材料。在本实施例中，第五导电层130a为氮化钛，且第六导电层130为钨。
接着，进行第四刻蚀工艺，以完全移除剩余的第二衬层126。在第四刻蚀工艺之后，形成从环绕第一接触部件118、缓冲层128及第二接触部件130的气隙结构。第四刻蚀工艺可为干式刻蚀工艺、湿法腐蚀工艺或上述的组合。在一些实施例中，第四刻蚀工艺为干式刻蚀工艺。因此，可精准地控制刻蚀深度。在其他实施例中，第四刻蚀工艺为湿法腐蚀工艺。因此，可减少第二接触部件130的顶表面受到的损伤。
请同时参照图1、图8A及图8B，形成并图案化连接垫(landing pad)142后，接着形成第二绝缘层144覆盖于整个基板102最上方。接着，将第二绝缘层144图案化，以形成暴露出连接垫142的多个开口。接着，在这些开口中形成电容结构146于第二接触部件130上。电容结构146藉由连接垫142而与第二接触部件130形成电性连接。
第二绝缘层144的材料及形成方法可与第一绝缘层106的材料及形成方法相同或相似。连接垫142的材料及形成方法可与第二导电层120b的材料及形成方法相同或相似。电容结构146可具有习知的结构，且利用习知的方法形成，在此不再详述。由于第一接触部件118、缓冲层128及第二接触部件130电性连接至电容结构146。因此，在本说明书中，将第一接触部件118、缓冲层128及第二接触部件130合称为“电容接触结构”。
在形成电容结构146之后，后续可进行其他习知的工艺，以完成动态随机存取存储器100。为了简化说明，关于其他习知的工艺，在此不再详述。
本发明的一些实施例提供一种动态随机存取存储器100。请同时参照图1、图8A及图8B，动态随机存取存储器100包括基板102、浅沟隔离结构104、多条位线110、多条埋入式字线120、多个位线接触结构108、多个绝缘间隔物112、多个电容接触结构及多个气隙结构。
彼此平行的埋入式字线120形成于基板102中，且沿着第一方向延伸。彼此平行的位线110形成于基板102上，且沿着与第一方向垂直的第二方向延伸。位线接触结构108形成于位线110下方。绝缘间隔物112形成于位线接触结构108的侧壁，且绝缘间隔物112位于位线110与电容接触结构108之间。电容接触结构的每一者包括依序形成于基板102上的第一接触部件118、缓冲层128及第二接触部件130。电容接触结构相邻于位线110。电容接触结构的每一者位于两条相邻的位线110之间及相邻的埋入式字线120之间。电容接触结构的每一者受到一个气隙结构所环绕。气隙结构的每一者包括彼此连通的第一气隙117及第二气隙119。第一气隙117位于电容接触结构的第一侧，且第一气隙117暴露出位于基板102中的浅沟隔离结构104。第二气隙119位于电容接触结构的第二侧，且第二气隙119暴露出基板102的顶表面。
根据上述，在本实施例中，气隙结构(即，第一气隙117及第二气隙119)从顶部到底部环绕电容接触结构(即，第一接触部件118、缓冲层128及第二接触部件130)。由于空气具有比一般介电材料更低的介电常数。因此，相较于具有相同厚度的介电层，气隙结构可明显降低位线(及/或位线结触结构)与电容接触结构之间的寄生电容。如此一来，能够提升存储器装置的写入速度，大幅改善存储器装置的效能。再者，相较于使用介电层，具有较小厚度的气隙结构即可明显降低寄生电容。因此有利于存储器装置的微小化。
在本实施例中，为了降低位线接触结构108的电阻值，位线接触结构108的底表面低于绝缘间隔物112的底表面。在其他实施例中，为了降低第一接触部件118的电阻值，在电容接触结构的第一侧，第一接触部件118的第二底表面低于基板102的顶表面，在电容接触结构的第二侧，该第一接触部件118的第一底表面齐平于基板102的顶表面，可增加第一接触部件118与基板102的接触面积。
请参照图8A，在本实施例中，第一气隙117包括第一部分117a、第二部分117b及第三部分117c。第一部分117a形成于基板102中且向下延伸进入浅沟隔离结构104中。第二部分117b形成于基板102上且向上延伸至等于或低于缓冲层128的顶表面的位置。第三部分117c形成于第二部分117b上且向上延伸至等于或低于第二接触部件130的顶表面的位置。第一气隙119包括第一部分119a及第二部分119b。第一部分119a形成于基板102上且向上延伸至等于或低于缓冲层128的顶表面的位置。第二部分119b形成于第一部分119a上且向上延伸至等于或低于第二接触部件130的顶表面的位置。
在本实施例中，为了进一步降低位线接触结构108与电容接触结构之间的寄生电容，第一气隙117的底表面(亦即，第一部分117a的底表面)低于电容接触结构的底表面(亦即，第一接触部件118的底表面)，且低于绝缘间隔物112的底表面及位线接触结构108的底表面。在其他实施例中，第一气隙117的底表面齐平于绝缘间隔物112的底表面或位线接触结构108的底表面。
请参照图3A及图4A，在本实施例中，第二刻蚀工艺为湿法腐蚀工艺。在第二刻蚀工艺期间，第一衬层116的移除速率远大于第一接触部件118的移除速率。因此，能够在维持第一接触部件118的形状的前提下，而完全移除位于开口115侧壁的第一衬层116。再者，第一衬层116的移除速率可与浅沟隔离结构104的移除速率相同或相似。因此，能够部分地移除浅沟隔离结构104，以形成第一气隙117的第一部分117a。此外，第一衬层116的移除速率远大于基板102的移除速率。因此，能够避免刻蚀溶液从第二气隙119的底部或浅沟隔离结构104的侧壁进入基板102中。如此一来，可避免位于基板102中的其他元件受到损伤，而能够进一步提高存储器装置的成品率。
请同时参照图3A及图4A，在第一刻蚀工艺之后，第一衬层116具有第一宽度W1。第一气隙117的第二部分117b的形状是对应于第一衬层116。因此，在第二刻蚀工艺之后，第一气隙117的第二部分117b具有第一宽度W1，且第二部分117b从顶部到底度均具有实质上均一的宽度(亦即，第一宽度W1)。请参照图4A，从基板102的顶表面的位置到第一接触部件118的底表面以上的位置，第一气隙117的第一部分117a具有第一宽度W1。在绝缘间隔物112的底表面以下的位置，第一气隙117的第一部分117a具有一最大宽度W2。在一些实施例中，被拓宽的第一部分117a的剖面轮廓可近似于椭圆形。在其他实施例中，被拓宽的第一部分117a的侧壁的剖面轮廓可近似于球形、菱形、或为不规则状。
若第一衬层116的第一宽度W1足够大，则可形成足够宽的第一气隙117及第二气隙119，且可有效降低位线接触结构108与电容接触结构之间的寄生电容及闸极引致漏极漏电流。另一方面，若第一衬层116的第一宽度W1足够小，则可避免形成缓冲层128的金属材料进入气隙结构中。在一些实施例中，第一衬层116的第一宽度W1为位线接触结构108的宽度的1％-10％。在其他实施例中，第一衬层116的第一宽度W1为位线接触结构108的宽度的3％-5％。在一些实施例中，第一衬层116的第一宽度W1为2-10nm。在其他实施例中，第一衬层116的第一宽度W1为4-6nm。
若第一部分117a的最大宽度W2足够大，则可有效降低位线接触结构108与电容接触结构之间的寄生电容及闸极引致漏极漏电流。另一方面，若第一部分117a的最大宽度W2足够小，则可避免位于第一气隙117两侧的元件因应力而变形或受损。换言之，藉由将最大宽度W2相对于第一宽度W1的比率W2/W1调整至特定的范围，可进一步改善存储器装置的成品率、效能及可靠度。在一些实施例中，最大宽度W2大于第一宽度W1。在一些实施例中，最大宽度W2相对于第一宽度W1具有一比率W2/W1为1.2-5.0。在其他实施例中，最大宽度W2相对于第一宽度W1具有一比率W2/W1为2.0-4.0。
请参照图4A，其中在对应于第一部分117a的最大宽度W2的位置，浅沟隔离结构104具有第三宽度W3。若第一部分117a横向地延伸而超出浅沟隔离结构104，则位于第一气隙117两侧的元件可能会因应力而变形或受损。再者，第二工艺的刻蚀溶液也可能会进入基板102中而使其他元件受损。因此，可将第一部分117a的最大宽度W2控制在小于第三宽度W3的范围。
请同时参照图6A及图7A，在第三刻蚀工艺之后，第二衬层126具有第四宽度W4。第一气隙117的第三部分117c的形状是对应于第二衬层126。因此，在第三刻蚀工艺之后，第一气隙117的第三部分117c具有第四宽度W4，且第三部分117c从顶部到底度均具有实质上均一的宽度(亦即，第四宽度W4)。若第二衬层126的第四宽度W4足够大，则可避免形成第五导电层130a及第六导电层130的导电材料进入气隙结构中。另一方面，若第二衬层126的第四宽度W4足够小，则可形成面积足够大的第二接触部件130，且可有效降低第二接触部件130与电容结构之间的电阻值。在一些实施例中，第四宽度W4相对于第一宽度W1具有一比率W4/W1为1.0-4.0。在其他实施例中，第四宽度W4相对于第一宽度W1具有一比率W4/W1为1.5-2.0。
请参照图7A，在本实施例中，第四宽度W4实质上相等于第一宽度W1。换言之，在从第二接触部件130的顶表面的位置到基板102的顶表面的位置。第一气隙117及第二气隙119皆具有均一的宽度。在本实施例中，整个电容接触结构的侧壁完全受到气隙结构的环绕。如此一来，可明显降低位线110与电容接触结构之间的寄生电容。
图9A及图9B为本发明另一些实施例的动态随机存取存储器200在工艺阶段的剖面示意图。图9A及图9B分别相似于图7A及图7B。在图9A及图9B中，相同于图7A及图7B所绘示的元件使用相同的标号表示。为了简化说明，关于相同于图7A及图7B所绘示的元件及其形成工艺步骤，在此不再详述。
图9A及图9B所绘示的动态随机存取存储器200与图7A及图7B所绘示的动态随机存取存储器100相似，差异在于图9A及图9B所绘示的第二衬层126并未被完全移除。可在形成第二接触部件130之后，进行第四刻蚀工艺移除第二衬层126的一部分，而形成如图9A及图9B所绘示的结构。在本实施例中，第二衬层126并未被完全移除。因此，即使第四刻蚀工艺为湿法腐蚀工艺，刻蚀溶液也难以进入基板102或浅沟隔离结构104中。
请同时参照图9A及图9B，在本实施例中，一部分的第二衬层126残留第二衬层126残留于电容接触结构的侧壁且环绕电容接触结构。第二衬层126位于第一气隙117的第二部分117b与第一气隙117的第三部分117c之间，且使第一气隙117的第二部分117b与第一气隙117的第三部分117c彼此隔离。第二衬层126位于第二气隙119的第一部分119a与第二气隙119的第二部分119b之间，且使第二气隙119的第一部分119a与第二气隙119的第二部分119b彼此隔离。在本实施中，第二衬层126可提供结构支撑功能，避免位于气隙结构两侧的元件因应力而变形或受损。
请参照图9A，第二接触部件130具有第一高度H1，第二衬层126具有第二高度H2。若第二高度H2足够大，则可避免位于气隙结构两侧的元件因应力而变形或受损。因此，可改善存储器装置的成品率。另一方面，若第二高度H2足够小，则可有效降低位线110与电容接触结构之间的寄生电容。因此，可改善存储器装置的效能及可靠度。换言之，藉由将第一高度H1相对于该第二高度H2具有一比率H1/H2调整至特定的范围，可进一步改善存储器装置的成品率、效能及可靠度。在一些实施例中，第一高度H1相对于该第二高度H2具有一比率H1/H2为10.0-20.0。在其他实施例中，第一高度H1相对于该第二高度H2具有一比率H1/H2为12.0-15.0。
虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求书限定的范围为准。

Claims (15)

1.一种动态随机存取存储器，其特征在于，包括：
一埋入式字线，形成于一基板中，其中所述埋入式字线沿着一第一方向延伸；
一位线，形成于所述基板上，其中所述位线沿着与所述第一方向垂直的一第二方向延伸；
一位线接触结构，形成于所述位线下方；
一电容接触结构，相邻于所述位线；以及
一气隙结构，环绕所述电容接触结构，其中所述气隙结构包括：
一第一气隙，位于所述电容接触结构的一第一侧，其中所述第一气隙暴露出位于所述基板中的一浅沟隔离结构；以及
一第二气隙，位于所述电容接触结构的一第二侧，其中所述第二气隙暴露出所述基板的一顶表面。
2.根据权利要求1所述的动态随机存取存储器，其特征在于，所述第一气隙的一底表面低于所述电容接触结构的一底表面。
3.根据权利要求1所述的动态随机存取存储器，其特征在于，所述电容接触结构包括：
一第一接触部件，形成于所述基板上，其中在所述第一侧，所述第一接触部件延伸进入该浅沟隔离结构中；
一缓冲层，形成于所述第一接触部件上；以及
一第二接触部件，形成于所述缓冲层上。
4.根据权利要求3所述的动态随机存取存储器，其特征在于，在所述第一侧，所述第一接触部件的一第一底表面低于所述基板的一顶表面，且其中在所述第二侧，所述第一接触部件的一第二底表面齐平于所述基板的所述顶表面。
5.根据权利要求3所述的动态随机存取存储器，其特征在于，所述第一气隙包括：
一第一部分，形成于所述基板中且向下延伸进入所述浅沟隔离结构中；
一第二部分，形成于所述基板上且向上延伸至等于或低于所述缓冲层的一顶表面的位置；以及
一第三部分，形成于所述第二部分上且向上延伸至等于或低于所述第二接触部件的一顶表面的位置。
6.根据权利要求3所述的动态随机存取存储器，其特征在于，在所述基板的一顶表面的位置，所述第一气隙具有一第一宽度W1，在所述浅沟隔离结构中，所述第一气隙具有一最大宽度W2，且其中所述最大宽度W2大于所述第一宽度W1。
7.根据权利要求3所述的动态随机存取存储器，其特征在于，所述第一气隙的一底表面齐平于或低于所述位线接触结构的一底面。
8.根据权利要求5所述的动态随机存取存储器，其特征在于，还包括：
一绝缘间隔物，形成于所述位线接触结构的侧壁，其中所述绝缘间隔物位于所述位线与所述电容接触结构之间，其中所述位线接触结构的一底表面齐平于或低于所述绝缘间隔物的一底表面；以及
一电容结构，形成于所述电容接触结构上。
9.根据权利要求8所述的动态随机存取存储器，其特征在于，所述第一气隙的一底表面齐平于或低于所述绝缘间隔物的所述底表面。
10.根据权利要求8所述的动态随机存取存储器，其特征在于，所述第一气隙的所述第一部分横向延伸至所述绝缘间隔物的所述底表面的正下方。
11.根据权利要求5所述的动态随机存取存储器，其特征在于，还包括：
一衬层，形成于所述电容接触结构的侧壁且环绕所述电容接触结构，其中所述衬层位于所述第二部分与所述第三部分之间，使所述第二部分与所述第三部分彼此隔离。
12.一种动态随机存取存储器的制造方法，其特征在于，包括：
形成一埋入式字线于一基板中，其中所述埋入式字线沿着一第一方向延伸；
形成一位线于所述基板上，其中所述位线沿着与所述第一方向垂直的一第二方向延伸；
形成一位线接触结构于所述位线下方；
形成一电容接触结构相邻于所述位线；以及
形成一气隙结构环绕所述电容接触结构，其中所述气隙结构包括：
一第一气隙，位于所述电容接触结构的一第一侧，其中所述第一气隙暴露出位于所述基板中的一浅沟隔离结构；以及
一第二气隙，位于所述电容接触结构的一第二侧，其中所述第二气隙暴露出所述基板的一顶表面。
13.根据权利要求12所述的动态随机存取存储器的制造方法，其特征在于，形成所述气隙结构及形成所述电容接触结构包括：
形成一开口相邻于所述位线；
顺应性地形成一第一衬层于所述开口中；
进行一第一刻蚀工艺，以移除所述第一衬层的一部分及所述浅沟隔离结构的一部分；
形成一第一接触部件于所述开口中，其中所述第一接触部件的一部分延伸进入所述浅沟隔离结构中；
进行一第二刻蚀工艺，以完全移除所述第一衬层，并移除所述浅沟隔离结构位于所述第一衬层下方的一部分；
形成一缓冲层于所述第一接触部件上；
顺应性地形成一第二衬层于所述开口中且覆盖所述缓冲层；
进行一第三刻蚀工艺，以移除所述第二衬层的一部分；
形成一第二接触部件于所述缓冲层上；以及
进行一第四刻蚀工艺，以移除所述第二衬层的一部分。
14.根据权利要求13所述的动态随机存取存储器的制造方法，其特征在于，还包括：
进行所述第四刻蚀工艺直到完全移除所述第二衬层。
15.根据权利要求13所述的动态随机存取存储器的制造方法，其特征在于，在所述第二刻蚀工艺期间，所述第一衬层的移除速率大于所述基板的移除速率，且所述第一衬层的移除速率大于所述第一接触部件的移除速率。
CN202110141098.2A 2021-02-01 2021-02-01 动态随机存取存储器及其制造方法 Pending CN114843270A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110141098.2A CN114843270A (zh) 2021-02-01 2021-02-01 动态随机存取存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110141098.2A CN114843270A (zh) 2021-02-01 2021-02-01 动态随机存取存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN114843270A true CN114843270A (zh) 2022-08-02

Family

ID=82561388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110141098.2A Pending CN114843270A (zh) 2021-02-01 2021-02-01 动态随机存取存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN114843270A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159609B2 (en) * 2013-04-12 2015-10-13 SK Hynix Inc. Semiconductor device with air gap spacer and capping barrier layer and method for fabricating the same
US20160027727A1 (en) * 2014-07-25 2016-01-28 SK Hynix Inc. Semiconductor device with air gaps and method for fabricating the same
US9356073B1 (en) * 2015-01-19 2016-05-31 SK Hynix Inc. Semiconductor device including air gaps and method of fabricating the same
CN105719998A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 具有空气间隙的半导体器件及其制造方法
CN107706179A (zh) * 2016-08-08 2018-02-16 三星电子株式会社 半导体存储器件
US10665498B2 (en) * 2015-06-30 2020-05-26 Samsung Electronics Co., Ltd. Semiconductor device having air gap spacer and method of fabricating the same
CN111710642A (zh) * 2019-03-18 2020-09-25 华邦电子股份有限公司 存储元件及其制造方法
US20200388618A1 (en) * 2019-06-05 2020-12-10 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159609B2 (en) * 2013-04-12 2015-10-13 SK Hynix Inc. Semiconductor device with air gap spacer and capping barrier layer and method for fabricating the same
US20160027727A1 (en) * 2014-07-25 2016-01-28 SK Hynix Inc. Semiconductor device with air gaps and method for fabricating the same
US9786598B2 (en) * 2014-07-25 2017-10-10 SK Hynix Inc. Semiconductor device with air gaps and method for fabricating the same
CN105719998A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 具有空气间隙的半导体器件及其制造方法
US9356073B1 (en) * 2015-01-19 2016-05-31 SK Hynix Inc. Semiconductor device including air gaps and method of fabricating the same
US10665498B2 (en) * 2015-06-30 2020-05-26 Samsung Electronics Co., Ltd. Semiconductor device having air gap spacer and method of fabricating the same
CN107706179A (zh) * 2016-08-08 2018-02-16 三星电子株式会社 半导体存储器件
CN111710642A (zh) * 2019-03-18 2020-09-25 华邦电子股份有限公司 存储元件及其制造方法
US20200388618A1 (en) * 2019-06-05 2020-12-10 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US11729968B2 (en) Method for manufacturing DRAM
US7297998B2 (en) Semiconductor devices having a buried and enlarged contact hole and methods of fabricating the same
US7553748B2 (en) Semiconductor device and method of manufacturing the same
CN108269805B (zh) 半导体存储装置以及其制作方法
CN112992775B (zh) 半导体存储器及其形成方法
CN111223813B (zh) 半导体结构的制备方法
US20210111177A1 (en) Memory devices and methods of fabricating the same
US11251188B2 (en) Semiconductor memory device and a method of fabricating the same
CN101202282A (zh) 具有压缩的器件隔离结构的半导体器件
TWI746332B (zh) 半導體連接結構及其製造方法
US8129239B2 (en) Semiconductor device having an expanded storage node contact and method for fabricating the same
TWI753736B (zh) 動態隨機存取記憶體及其製造方法
CN114843270A (zh) 动态随机存取存储器及其制造方法
CN115101523A (zh) 半导体结构及半导体结构的制备方法
CN111785718B (zh) 动态随机存取存储器及其制造方法
US11468920B2 (en) Semiconductor connection structure and method for manufacturing the same
CN114864580B (zh) 半导体连接结构及其制造方法
CN107680931B (zh) 半导体装置及其制造方法
TWI761223B (zh) 動態隨機存取記憶體及其製造方法
US11917811B2 (en) Dynamic random access memory and method for manufacturing the same
US20230337417A1 (en) Method for forming semiconductor memory structure
US11700724B2 (en) Semiconductor memory structure and method for manufacturing the same
CN113838849B (zh) 动态随机存取存储器及其制造方法
CN114864580A (zh) 半导体连接结构及其制造方法
CN115707228A (zh) 动态随机存取存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination