CN114839498A - 半导体装置的电气特性检查装置及半导体装置的电气特性检查方法 - Google Patents
半导体装置的电气特性检查装置及半导体装置的电气特性检查方法 Download PDFInfo
- Publication number
- CN114839498A CN114839498A CN202210020429.1A CN202210020429A CN114839498A CN 114839498 A CN114839498 A CN 114839498A CN 202210020429 A CN202210020429 A CN 202210020429A CN 114839498 A CN114839498 A CN 114839498A
- Authority
- CN
- China
- Prior art keywords
- inductance
- semiconductor device
- control circuit
- unit
- stray inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
涉及半导体装置的电气特性检查装置及方法。目的在于提供能够容易地创建与半导体装置的电气特性检查相关的精密的测定条件的技术。电气特性检查装置(100)具有:存储部(101),存储检查对象即半导体装置(108)的测定条件;控制部(102),从存储部读出与所实施的检查内容对应的测定条件;感应电感控制电路部(104),设定针对半导体装置的感应电感(L);以及杂散电感控制电路部(106),设定针对半导体装置的杂散电感(Ls)。控制部(102)基于从存储部读出的测定条件,通过对感应电感控制电路部(104)进行控制而调整感应电感(L),并且通过对杂散电感控制电路部(106)进行控制而调整杂散电感(Ls)。
Description
技术领域
本发明涉及半导体装置的电气特性检查装置及半导体装置的电气特性检查方法。
背景技术
在以往的电气特性检查装置中,通过在检查装置内具有对针对半导体装置的感应电感进行调整的电路,从而基于与所实施的检查内容对应的测定条件而供给测定电流及测定电压(例如参照专利文献1)。另外,在以往的电气特性检查装置中,在检测到供给来的测定电流或测定电压的异常的情况下,利用切断开关而对检查装置进行保护并实施检查。
专利文献1:日本特开2009-168630号公报
在以往的电气特性检查装置中,使用在检查装置内对针对半导体装置的感应电感进行调整的电路而创建了测定条件,但不具有对杂散电感进行调整的结构。
存在于检查装置内的杂散电感对检查时的浪涌电压及电流变化速度di/dt等的增减起作用。为了创建考虑了这样的杂散电感的精密的测定条件,需要检查装置内的配线长度的调整及电感器的更换等调整,难以创建精密的测定条件。
发明内容
因此,本发明的目的在于提供能够容易地创建与半导体装置的电气特性检查相关的精密的测定条件的技术。
本发明涉及的半导体装置的电气特性检查装置具有:存储部,其对检查对象即半导体装置的测定条件进行存储;控制部,其从所述存储部读出与所实施的检查内容对应的所述测定条件;感应电感控制电路部,其设定针对所述半导体装置的感应电感;以及杂散电感控制电路部,其设定针对所述半导体装置的杂散电感,所述控制部基于从所述存储部读出的所述测定条件,通过对所述感应电感控制电路部进行控制而调整所述感应电感,并且通过对所述杂散电感控制电路部进行控制而调整所述杂散电感。
发明的效果
根据本发明,控制部除了感应电感以外还对杂散电感进行调整,因此,不需要检查装置内的配线长度的调整及电感器的更换等调整,能够容易地创建考虑了存在于检查装置内的杂散电感的精密的测定条件。
附图说明
图1是表示实施方式涉及的半导体装置的电气特性检查装置的结构的一个例子的框图。
图2是表示实施方式涉及的半导体装置的电气特性检查方法的一个例子的流程图。
图3是表示实施方式涉及的半导体装置的电气特性检查装置所具有的杂散电感控制电路部的结构的一个例子的电路图。
图4是表示杂散电感控制电路部所具有的减调整用开关的切换状态与初级电感器的电感之间的关系的图。
图5是表示杂散电感控制电路部所具有的加调整用开关的切换状态与次级电感器的电感之间的关系的图。
图6是表示RBSOA试验中的测定电压和测定电流的波形的图。
具体实施方式
<实施方式>
以下,使用附图对实施方式进行说明。图1是表示实施方式涉及的半导体装置的电气特性检查装置100的结构的一个例子的框图。
如图1所示,电气特性检查装置100是对检查对象即半导体装置108进行检查的检查装置,具有存储部101、控制部102、电源部103、感应电感控制电路部104、栅极驱动器105、杂散电感控制电路部106、信号输入部107和测定部109。
存储部101例如是RAM(Random Access Memory)或ROM(Read Only Memory),存储有多个半导体装置108的测定条件。
控制部102例如是处理器,从存储部101读出与所实施的检查内容对应的测定条件,基于读出的测定条件而进行电源部103、感应电感控制电路部104、栅极驱动器105及杂散电感控制电路部106的控制。另外,控制部102也进行信号输入部107和测定部109的控制。
电源部103供给在检查中所需的电力。具体地说,从电源部103供给的电力经由信号输入部107而供给至半导体装置108。
感应电感控制电路部104设定针对半导体装置108的感应电感L。对于感应电感控制电路部104,使用公知的技术。感应电感控制电路部104例如具有多个电感器和开关,通过对开关进行切换而切换所连接的电感器。
感应电感L是与半导体装置108的L负载试验的内容相匹配地设定的。感应电感L大于或等于几百μH且小于或等于几mH,电感成分大。因此,为了创建精密的测定条件,需要对由后述的杂散电感控制电路部106设定的杂散电感进行调整。
栅极驱动器105基于由控制部102从存储部101读出的测定条件而对检查对象即半导体装置108的栅极电压VGE和栅极电阻Rg进行设定。栅极驱动器105例如具有多个电阻元件和开关,通过对开关进行切换而切换所连接的电阻元件。
杂散电感控制电路部106基于由控制部102从存储部101读出的测定条件而设定针对半导体装置108的杂散电感Ls。在图1中未图示,但杂散电感控制电路部106具有多个电感器和开关,通过对开关进行切换而切换所连接的电感器。关于杂散电感控制电路部106的详情,会在后面进行叙述。
这里,测定条件是包含对VCE、栅极电压VGE、栅极电阻Rg、感应电感L和杂散电感Ls设定的数值在内的信息。
信号输入部107将从电源部103经由感应电感控制电路部104、栅极驱动器105和杂散电感控制电路部106供给来的电力供给至半导体装置108。信号输入部107例如也可以设置于电气特性检查装置100所具有的测试头(省略图示)。
测定部109经由信号输入部107而对半导体装置108的被测定电压和被测定电流进行检测。此外,控制部102也可以根据被测定电压的变化而对半导体装置108的破坏进行判定。另外,控制部102也可以根据被测定电流的变化而对半导体装置108的破坏进行判定。
检查对象即半导体装置108是根据被赋予的电流及电压而起到规定作用的电子器件,例如包含IGBT(Insulated Gate Bipolar Transistor)、MOS-FET(metal-oxide-semiconductor field-effect transistor)及二极管(Diode)等半导体元件。另外,半导体装置108也包含将这些电子器件进行结合而收容于1个封装件的半导体装置以及将这些电子器件搭载于基板而实现了规定的功能的半导体装置。
接下来,使用图2,对使用了电气特性检查装置100的半导体装置的电气特性检查方法进行说明。图2是表示半导体装置的电气特性检查方法的一个例子的流程图。
如图2所示,如果开始电气特性检查,则控制部102从存储部101读出与所实施的检查内容对应的测定条件(步骤S1)。接下来,控制部102基于从存储部101读出的测定条件而使电源部103设定VCE(步骤S2)。
接下来,控制部102基于从存储部101读出的测定条件而使感应电感控制电路部104设定感应电感L(步骤S3)。这里,控制部102通过对感应电感控制电路部104的开关进行切换而对感应电感L进行调整。
接下来,控制部102基于从存储部101读出的测定条件而使栅极驱动器105设定栅极电压VGE和栅极电阻Rg(步骤S4)。
接下来,控制部102基于从存储部101读出的测定条件而使杂散电感控制电路部106设定杂散电感Ls(步骤S5)。关于杂散电感Ls的调整方法,会在后面进行叙述。
此外,步骤S2~S5中的基于测定条件的设定并非必须以该顺序进行,可以以任意顺序进行。
接下来,控制部102通过经由信号输入部107对检查对象即半导体装置108供给电力,从而开始测定,使测定部109对被测定电压及被测定电流进行测定(步骤S6)。然后,控制部102在向电气特性检查装置100所具有的显示部(省略图示)输出了测定结果和结果的判定之后,完成电气特性检查。
这里,当在步骤S1中读出的测定条件存在多个的情况下,也可以在完成了基于1个测定条件的测定之后,返回步骤S2而进行基于下一个测定条件的设定和测定。
接下来,使用图3~图5对杂散电感控制电路部106的详情进行说明。图3是表示杂散电感控制电路部106的结构的一个例子的电路图。图4是表示杂散电感控制电路部106所具有的减调整用开关206-1~206-10的切换状态与初级电感器201的电感Ls1之间的关系的图。图5是表示杂散电感控制电路部106所具有的加调整用开关203-1~203-3的切换状态与次级电感器204的电感Ls2之间的关系的图。
如图3所示,杂散电感控制电路部106具有初级电感器201、加调整用电感器202-1~202-3、加调整用开关203-1~203-3、次级电感器204、减调整用开关206-1~206-10和减调整用电感器207-1~207-9。
此外,关于加调整用电感器202-1~202-3,在不对它们进行区分的情况下记载为加调整用电感器202。另外,关于加调整用开关203-1~203-3、减调整用开关206-1~206-10及减调整用电感器207-1~207-9也同样地,在不对它们进行区分的情况下,分别记载为加调整用开关203、减调整用开关206及减调整用电感器207。
另外,如图1所示,杂散电感控制电路部106配置于感应电感控制电路部104与信号输入部107之间,但也可以在不给杂散电感Ls的调整带来不良影响的范围,根据检查对象即半导体装置108的种类或位于杂散电感控制电路部106周边的电路的结构而对杂散电感控制电路部106的配置进行变更。
如图3所示,初级电感器201和次级电感器204构成变压器205,能够通过与次级电感器204之间的相互作用而对初级电感器201的电感Ls1进行减调整。
减调整用电感器207-1~207-9串联连接。减调整用开关206-1~206-10对次级电感器204与减调整用电感器207-1~207-9之间的连接状态进行切换。能够通过图4所示这样的减调整用开关206的ON/OFF的组合而变更与次级电感器204串联连接的减调整用电感器207的个数。
由此,基于电流变压器的原理,能够通过图4所示这样的减调整用开关206的ON/OFF的组合,一边以0.1[μH]的单位进行微调一边从初级电感器201的电感Ls1减去。此外,在图4中未记载于“ON的减调整用开关”的减调整用开关206为OFF。
另外,杂散电感控制电路部106具有将针对由初级电感器201和次级电感器204构成的变压器205的干扰进行隔绝的屏蔽功能。具体地说,通过在减调整用电感器207与加调整用电感器202之间物理地隔开足够的距离或配置屏蔽件而实施噪声对策。
加调整用电感器202-1~202-3串联连接,分别与加调整用开关203-1~203-3并联连接。加调整用开关203-1~203-3对初级电感器201与加调整用电感器202-1~202-3之间的连接状态进行切换。能够通过图5所示这样的加调整用开关203的ON/OFF的组合而变更与初级电感器201串联连接的加调整用电感器202的个数。此外,在图5中未记载于“ON的加调整用开关”的加调整用开关203为OFF。
由此,能够通过图5所示这样的加调整用开关203的ON/OFF的组合,向初级电感器201的电感Ls1加上加调整用电感器202的电感Ls2而进行调整。在图5中,示出了在将加调整用电感器202-1设为1[μH],将加调整用电感器202-2设为2[μH],将加调整用电感器202-3设为4[μH]的情况下,能够一边以1[μH]的单位对电感Ls2进行粗调一边进行加法运算的情况。
此外,根据加调整用开关203的ON/OFF的组合,加调整用电感器202也可以通过使电感Ls2以1[μH]、2[μH]、4[μH]的方式阶段性地变大而进行加法运算。
在本实施方式中,能够通过由减法运算实现的杂散电感的微调和由加法运算实现的杂散电感的粗调而对杂散电感Ls进行设定。即,杂散电感Ls是通过对电感Ls1和电感Ls2进行加法运算而计算的。
接下来,使用图6对如下情况进行说明,即,使用具有集电极端子、发射极端子及栅极端子的IGBT作为检查对象即半导体装置108而实施了RBSOA(Reverse Biased SafeOperating Area)试验。图6是表示RBSOA试验中的测定电压和测定电流的波形的图。
这里,图6所示的VGE表示检查对象即半导体装置108的栅极端子与发射极端子之间的电压。VCE表示半导体装置108的集电极端子与发射极端子之间的电压。Ic表示流过半导体装置108的集电极端子与发射极端子之间的集电极电流。
如图6所示,在第1期间中,半导体装置108是未向栅极端子施加电压的非导通状态。因此,感应电感控制电路部104不向半导体装置108供给测定电流Ic。另外,施加电源电压的分压作为半导体装置108的集电极端子与发射极端子之间的电压VCE。
在第2期间中,通过向栅极端子施加电压,半导体装置108成为导通状态。半导体装置108通过成为导通状态而在集电极端子与发射极端子之间流过测定电流Ic。测定电流Ic是经由感应电感控制电路部104而供给的,因此,电流值以与感应电感控制电路部104的感应电感L相应的变化速度而上升,并且在感应电感控制电路部104积蓄能量。另外,通过半导体装置108成为导通状态,从而半导体装置108的集电极端子与发射极端子之间的电压VCE接近0。
在第3期间中,由于向栅极端子施加的电压被栅极驱动器105切断,因此半导体装置108成为非导通状态。通过半导体装置108成为非导通状态,从而原本在半导体装置108的集电极端子与发射极端子之间流过的测定电流Ic不再流过。此时的测定电流Ic也可以通过续流二极管等进行续流,消耗能量。另外,通过半导体装置108成为非导通状态,从而集电极端子与发射极端子之间的电压VCE上升至向电源电压的分压加上浪涌电压后的值。
在第4期间中,在半导体装置108的集电极端子与发射极端子之间流过尾电流Ic。尾电流Ic的大小依赖于存在于电路内的杂散电感Ls的大小,杂散电感Ls越大则尾电流Ic越大。另外,尾电流Ic越大则流过尾电流Ic的时间越长。
另一方面,半导体装置108的集电极端子与发射极端子之间的电压VCE的最大值也依赖于存在于电路内的杂散电感Ls的大小,杂散电感Ls越大则浪涌电压VCE越大。这样,能够通过调整杂散电感Ls而对检查时的浪涌电压VCE及尾电流Ic进行控制。
如上所述,实施方式涉及的电气特性检查装置100具有:存储部101,其对检查对象即半导体装置108的测定条件进行存储;控制部102,其从存储部101读出与所实施的检查内容对应的测定条件;感应电感控制电路部104,其设定针对半导体装置108的感应电感L;以及杂散电感控制电路部106,其设定针对半导体装置108的杂散电感Ls,控制部102基于从存储部101读出的测定条件,通过对感应电感控制电路部104进行控制而对感应电感L进行调整,并且通过对杂散电感控制电路部106进行控制而对杂散电感Ls进行调整。
因此,控制部102除了感应电感L以外还对杂散电感Ls进行调整,因此,不需要电气特性检查装置100内的配线长度的调整及电感器的更换等调整,能够容易地创建考虑了存在于电气特性检查装置100内的杂散电感Ls的精密的测定条件。
如上所述,控制部102能够容易地对杂散电感Ls进行调整,因此,在电气特性检查装置100中,能够高精度地再现与之前实施的检查相同的测定条件下的检查。
另外,杂散电感控制电路部106具有:初级电感器201;次级电感器204,其与初级电感器201构成变压器205;多个加调整用电感器202,它们能够与初级电感器201连接;加调整用开关203,其通过对初级电感器201与各加调整用电感器202之间的连接状态进行切换而对次级电感器204的电感Ls2进行调整;多个减调整用电感器207,它们能够与次级电感器204连接;以及减调整用开关206,其通过对次级电感器204与各减调整用电感器207之间的连接状态进行切换而对初级电感器201的电感Ls1进行调整,控制部102通过对加调整用开关203及减调整用开关206进行控制,从而利用初级电感器201的电感Ls1和次级电感器204的电感Ls2对杂散电感Ls进行调整。
因此,能够通过初级电感器201与次级电感器204的相互作用而容易地对杂散电感Ls进行调整。
另外,杂散电感控制电路部106具有将针对变压器205的干扰进行隔绝的屏蔽功能,因此,能够通过抑制针对变压器205的干扰而提高杂散电感Ls的调整精度。
此外,能够对实施方式适当地进行变形。
标号的说明
100电气特性检查装置,101存储部,102控制部,104感应电感控制电路部,106杂散电感控制电路部,108半导体装置,201初级电感器,204次级电感器,205变压器,202-1~202-3加调整用电感器,203-1~203-3加调整用开关,206-1~206-10减调整用开关,207-1~207-9减调整用电感器。
Claims (4)
1.一种半导体装置的电气特性检查装置,其具有:
存储部,其对检查对象即半导体装置的测定条件进行存储;
控制部,其从所述存储部读出与所实施的检查内容对应的所述测定条件;
感应电感控制电路部,其设定针对所述半导体装置的感应电感;以及
杂散电感控制电路部,其设定针对所述半导体装置的杂散电感,
所述控制部基于从所述存储部读出的所述测定条件,通过对所述感应电感控制电路部进行控制而调整所述感应电感,并且通过对所述杂散电感控制电路部进行控制而调整所述杂散电感。
2.根据权利要求1所述的半导体装置的电气特性检查装置,其中,
所述杂散电感控制电路部具有:
初级电感器;
次级电感器,其与所述初级电感器构成变压器;
多个加调整用电感器,它们能够与所述初级电感器连接;
加调整用开关,其通过对所述初级电感器与各所述加调整用电感器之间的连接状态进行切换而调整所述次级电感器的电感;
多个减调整用电感器,它们能够与所述次级电感器连接;以及
减调整用开关,其通过对所述次级电感器与各所述减调整用电感器之间的连接状态进行切换而调整所述初级电感器的电感,
所述控制部通过对所述加调整用开关及所述减调整用开关进行控制,从而利用所述初级电感器的电感和所述次级电感器的电感对所述杂散电感进行调整。
3.根据权利要求2所述的半导体装置的电气特性检查装置,其中,
所述杂散电感控制电路部具有将针对所述变压器的干扰进行隔绝的屏蔽功能。
4.一种半导体装置的电气特性检查方法,其使用了权利要求1至3中任一项所述的半导体装置的电气特性检查装置,
该半导体装置的电气特性检查方法具有以下工序:
工序(a),从所述存储部读出与所实施的所述检查内容对应的所述测定条件;
工序(b),基于从所述存储部读出的所述测定条件而设定所述感应电感;
工序(c),基于从所述存储部读出的所述测定条件而设定所述杂散电感;以及
工序(d),实施所述半导体装置的测定。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021005098A JP7414746B2 (ja) | 2021-01-15 | 2021-01-15 | 半導体装置の電気特性検査装置および半導体装置の電気特性検査方法 |
JP2021-005098 | 2021-01-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114839498A true CN114839498A (zh) | 2022-08-02 |
Family
ID=82218062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210020429.1A Pending CN114839498A (zh) | 2021-01-15 | 2022-01-10 | 半导体装置的电气特性检查装置及半导体装置的电气特性检查方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11828786B2 (zh) |
JP (1) | JP7414746B2 (zh) |
CN (1) | CN114839498A (zh) |
DE (1) | DE102021132941A1 (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5092761B2 (ja) | 2008-01-16 | 2012-12-05 | 富士電機株式会社 | 半導体試験装置 |
JP5547579B2 (ja) | 2010-08-02 | 2014-07-16 | 株式会社アドバンテスト | 試験装置及び試験方法 |
JP5413349B2 (ja) | 2010-09-30 | 2014-02-12 | 富士電機株式会社 | 半導体試験装置および半導体試験回路の接続装置 |
JP5566412B2 (ja) | 2012-02-02 | 2014-08-06 | 株式会社Top | パワー半導体用試験装置 |
JP2013092534A (ja) | 2013-01-17 | 2013-05-16 | Fuji Electric Co Ltd | 半導体試験装置 |
US11211866B2 (en) * | 2017-09-28 | 2021-12-28 | Intel Corporation | Reconfigurable inductor |
-
2021
- 2021-01-15 JP JP2021005098A patent/JP7414746B2/ja active Active
- 2021-10-12 US US17/499,607 patent/US11828786B2/en active Active
- 2021-12-14 DE DE102021132941.8A patent/DE102021132941A1/de active Pending
-
2022
- 2022-01-10 CN CN202210020429.1A patent/CN114839498A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220229103A1 (en) | 2022-07-21 |
JP7414746B2 (ja) | 2024-01-16 |
DE102021132941A1 (de) | 2022-07-21 |
JP2022109668A (ja) | 2022-07-28 |
US11828786B2 (en) | 2023-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105577153B (zh) | 半导体装置 | |
US10254327B2 (en) | Method and device for short circuit detection in power semiconductor switches | |
US9257830B2 (en) | Semiconductor device | |
US7463079B2 (en) | Short circuit protection by gate voltage sensing | |
US9184743B2 (en) | Control apparatus for switching device | |
KR20080045927A (ko) | 절연 게이트 바이폴라 트랜지스터 폴트 보호 시스템 | |
US9866010B2 (en) | Electric power conversion device | |
US11387642B2 (en) | Overcurrent sense control of semiconductor device | |
CN111033989A (zh) | 控制电路及电力转换装置 | |
US11539357B2 (en) | Smart electronic switch | |
Yoon et al. | Application of the Rogowski coil current sensor for overcurrent detection and blocking in power conversion systems | |
CN110739941B (zh) | 半导体装置 | |
US8760215B2 (en) | Threshold voltage based power transistor operation | |
US11056969B2 (en) | Boost converter short circuit protection | |
US10516272B2 (en) | Power control current sharing circuit | |
US9900009B2 (en) | Level shift circuit | |
JP2022016749A (ja) | スイッチング装置および電力変換装置 | |
CN114839498A (zh) | 半导体装置的电气特性检查装置及半导体装置的电气特性检查方法 | |
US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
Jeong et al. | Effective resistor selection method for over current protection when using sense IGBT solution | |
US11031931B2 (en) | Method for protecting a semiconductor switch, protective device for a semiconductor switch, and control circuit for a semiconductor switch | |
GB2589296A (en) | Feedback controlled gate driver | |
WO2022181581A1 (ja) | オン電圧測定回路 | |
CN109667694B (zh) | 半导体装置 | |
US20220006453A1 (en) | Switching device, voltage supply system, method for operating a switching device and production method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |