CN114830360A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN114830360A CN114830360A CN202080088625.1A CN202080088625A CN114830360A CN 114830360 A CN114830360 A CN 114830360A CN 202080088625 A CN202080088625 A CN 202080088625A CN 114830360 A CN114830360 A CN 114830360A
- Authority
- CN
- China
- Prior art keywords
- electrically insulating
- layer
- insulating layer
- carrier
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 28
- 239000000463 material Substances 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims description 19
- 238000005507 spraying Methods 0.000 claims description 10
- 230000005693 optoelectronics Effects 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 5
- 230000009969 flowable effect Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 177
- 238000000465 moulding Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 241000110717 Sclerolaena bicornis Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001495 arsenic compounds Chemical class 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus compound Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
描述了一种半导体器件（100），包括：载体（1）；至少一个半导体芯片（2），所述至少一个半导体芯片布置在所述载体（1）上并且在所述半导体芯片（2）的背离所述载体（1）的主表面上具有至少一个第一电接触部（11）。所述半导体器件包括布置在所述载体（1）上的电绝缘层（3）以及至少一个电连接层（4），所述至少一个电连接层通过所述电绝缘层（3）引导至所述第一电接触部（11），其中所述电绝缘层（3）具有可光结构化材料。此外说明了一种用于制造半导体器件（100）的方法。
Description
技术领域
本申请涉及一种半导体器件及其制造方法。所述半导体器件特别地可以是光电子半导体器件，例如LED或LED显示器。
本专利申请要求德国专利申请10 2019 220 378.7的优先权，其公开内容通过引用结合于此。
发明内容
要解决的任务在于说明一种半导体器件及其制造方法，其中所述半导体器件的特点是可靠性高，而所述方法的特点是制造耗费低。
这些任务通过根据独立权利要求的半导体器件和制造半导体器件的方法来解决。本发明的有利设计和扩展是从属权利要求的主题。
根据至少一个实施方式，所述半导体器件包括载体和布置在所述载体上的至少一个半导体芯片。所述半导体器件特别地可以是光电子器件，例如LED、LED模块或LED显示器。至少一个半导体芯片特别地可以是发光二极管芯片。在优选的设计中，多个半导体芯片布置在所述载体上。
所述至少一个半导体芯片在背离所述载体的主表面上具有第一电接触部。所述半导体芯片的第二电接触部例如可以布置在所述半导体芯片的面向所述载体的主表面上。替代地，所述半导体芯片的第一电接触部和第二电接触部都可以布置在所述半导体芯片的背离所述载体的主表面上。
根据至少一个实施方式，所述半导体器件包括布置在所述载体上的电绝缘层。层或元件布置或施加在另一层或另一元件“上”或“上方”在此处和下文中可以意味着所述层或所述元件直接处于直接机械和/或电接触地布置在所述另一层或所述另一元件上。此外，它还可以意味着所述层或所述元件间接地布置在所述另一层或所述另一元件上或上方。于是在此，在所述层和所述另一层之间或在所述元件和所述另一元件之间可以布置另外的层和/或元件。
所述电绝缘层特别是可以覆盖所述至少一个半导体芯片的侧面。所述电绝缘层的厚度优选基本上与所述至少一个半导体芯片的高度相同，例如具有最大5%或最大10%的公差。所述电绝缘层特别是可以基本上与所述半导体芯片的背离所述载体的主表面齐平地终止，在该主表面上布置有第一电接触部。所述电绝缘层优选地包括塑料材料。
根据至少一个实施方式，所述半导体器件包括至少一个电连接层，所述电连接层通过所述电绝缘层引导至所述第一电接触部。所述电绝缘层使所述电连接层特别是与所述半导体芯片的侧面绝缘并且因此避免短路。优选地使用诸如电镀涂层方法的涂层方法将所述电连接层施加到所述电绝缘层上。所述电连接层例如具有金属（特别是铜）或金属合金。
根据至少一个实施方式，所述电绝缘层具有可光结构化材料。
这使得可以借助于光刻法，即通过曝光和随后去除电绝缘层的曝光或未曝光区域在电绝缘层中制造开口，例如为了制造接触通孔。可以通过光刻法以例如小于±10μm的高定位精度来制造电绝缘层。
可以将可光结构化的电绝缘层有针对性地施加到所述载体的预设区域上，例如为了使半导体芯片的侧面绝缘并且使得能够施加电连接层以制造无线接触。所述半导体器件特别是不具有接合线；而是通过所述电连接层在背离载体的主表面上接触至少一个半导体芯片。这种接触的特点是高度低并且也称为平面接触。
使用可光结构化层作为电绝缘层特别是具有以下优点，即在所述半导体器件中避免了通过模塑方法、特别是通过膜辅助模塑（FAM，Film Assisted Molding，膜辅助模制）来制造电绝缘层。在使用模塑方法时，存在不经意间电绝缘材料到达半导体芯片表面的风险。这可能导致光损失或甚至导致电接触部断开。在模塑方法的情况下，不经意间产生的材料残留物（例如毛刺）通常必须在附加过程中加以去除（deflashing，去毛边）。然而，在这个过程中，存在损坏半导体芯片表面的风险。在本文描述的半导体芯片的情况下，通过使用可光结构化材料并且不使用模塑，有利地避免了模塑过程的上述由过程导致的风险。
根据至少一个实施方式，所述可光结构化材料是可流动材料。这样做的优点是电绝缘层可以例如通过喷涂（spraycoating）以简单的方式施加并且随后可以被光刻结构化。与借助于模塑来制造电绝缘层相比，在施加电绝缘层时半导体芯片之间的高度差不是问题。
根据至少一个实施方式，所述至少一个电连接层从所述载体的平面通过所述电绝缘层引导至所述第一电接触部。例如，所述第一电接触部通过所述电连接层与所述载体的平面上的连接接触部连接。例如，所述载体可以具有至少一个印制导线，其中所述至少一个电连接层通过所述电绝缘层从所述印制导线引导至所述第一电接触部。所述电绝缘层可以具有斜坡的形式，所述斜坡克服了载体平面和第一电接触部平面之间的高度差。
根据至少一个实施方式，在所述电绝缘层中形成开口，其中所述电连接层的一部分通过所述开口的侧壁引导。所述开口特别是可以从载体平面引导至第一电接触部平面。所述半导体器件特别是可以在至少一个半导体芯片的第一电接触部的高度上具有第一接触平面并且在载体的高度上具有第二接触平面。在这种情况下，通过开口的侧壁引导的电连接层可以在第一接触平面和第二接触平面之间形成贯通接触部。
根据至少一个实施方式，所述开口具有至少10μm、优选地至少50μm并且特别优选地至少100μm的宽度。所述开口的宽度例如在10μm和200μm之间。直径至少为10μm，优选至少50μm和特别优选至少100μm的开口有利于电连接层的施加。电连接层的施加优选地使用电镀方法进行。
根据至少一个实施方式，所述开口的侧壁倾斜地延伸，使得所述开口的横截面从所述载体开始增大。通过这种方式，进一步简化了电连接层的施加。
根据至少一个实施方式，多个半导体芯片布置在所述载体上，其中所述电绝缘层至少部分地填充所述半导体芯片之间的间隙。这有利地使得能够在半导体芯片的背离载体的主表面的高度上形成第一接触平面。第二接触平面可以布置在载体的高度上并且例如包括在载体上的印制导线。电绝缘层可以有利地至少部分地平坦化半导体芯片之间的间隙。
根据至少一个实施方式，所述至少一个半导体芯片是光电子半导体芯片。在这种情况下，所述半导体器件是光电子半导体器件。至少一个半导体芯片特别地可以是发光二极管芯片。半导体芯片的背离载体的主表面特别地可以是发光二极管芯片的辐射出射面。多个发光二极管芯片可以布置在载体上。在这种情况下，半导体器件例如是发光二极管模块或LED显示器。
还说明了一种用于制造半导体器件的方法。根据至少一个实施方式，在该方法中提供载体并且将至少一个半导体芯片布置在所述载体上，其中将所述半导体芯片的至少一个第一电接触部布置在背离所述载体的主表面上。例如，所述载体具有至少一个印制导线，其中所述半导体芯片的面向所述载体的第二电接触部通过诸如焊料层或导电粘合剂的导电连接与所述印制导线连接。
根据该方法的至少一个实施方式，然后将电绝缘层施加到所述载体上，其中所述电绝缘层具有光结构化材料。例如，所述电绝缘层可以具有光刻胶。
然后将所述电绝缘层光刻结构化。在正性光刻胶的情况下，对要去除的光刻胶区域曝光。替代地，在负性光刻胶的情况下，对要获得的区域曝光。电绝缘层例如可以被结构化为，使得所述电绝缘层形成从载体平面到至少一个半导体芯片的背离载体的主表面平面的斜坡。替代地或附加地，可以在电绝缘层中产生一个或多个开口，所述开口例如基本上垂直地延伸穿过电绝缘层。
根据至少一个实施方式，在进一步的步骤中，将至少一个电连接层施加到所述电绝缘层上，其中所述电连接层通过所述电绝缘层引导至所述第一电接触部。例如，所述载体具有至少一个印制导线，其中所述至少一个电连接层通过所述电绝缘层从所述印制导线引导至所述第一电接触部。
根据该方法的至少一个实施方式，使用喷涂方法施加所述电绝缘层。所述电绝缘层特别是可流动的层。例如，电绝缘层是可以通过喷涂方法施加的光刻胶。使用喷涂方法的施加具有以下优点，即例如在具有不同高度的多个半导体芯片布置在所述载体上的情况下，可以简单地补偿不同的形貌高度。
根据至少一个实施方式，所述电绝缘层的施加包括所述电绝缘层的第一子层的施加和光刻结构化以及随后所述电绝缘层的第二子层的施加和光刻结构化。因此，电绝缘层的施加以两个步骤进行。在这种情况下，可以在施加第一子层时施加电绝缘层的材料的主要部分。在施加第二子层时，将较小部分的电绝缘层材料施加在第一子层上。在这种情况下，在施加比较薄的第二子层时，可以非常准确地调整电绝缘层的总厚度。
根据至少一个实施方式，在第一子层的施加和光刻结构化期间，在半导体芯片的侧面和第一子层之间产生不大于20μm宽的间隙，其中用第二子层填充所述间隙。
在这种设计的情况下，可以非常准确地调整半导体芯片的芯片边缘的覆盖范围。特别地，可以有利地降低在芯片边缘上形成电绝缘层材料的卷边的风险。这样的卷边对于随后电连接层的施加是不利的。
根据至少一个实施方式，在所述电绝缘层中形成开口，其中将所述电连接层的一部分施加到所述开口的侧壁上。所述开口有利地以光刻方式产生。替代地，可以例如通过激光束钻孔来制造所述开口。
根据至少一个实施方式，所述电连接层以电镀方式制造。所述电连接层例如是铜层。
该方法的其他有利的改进由对半导体器件的描述得出，反之亦然。
附图说明
下面基于实施例结合图1至图4更详细地解释本发明。
图1示出了半导体器件的示例的横截面的示意图，
图2示出了半导体器件的另一示例的示意性透视图，
图3示出了半导体器件的另一示例的横截面的示意图，以及
图4示出了半导体器件的另一示例的横截面的示意图。
相同或具有相同作用的组成部分在图中均具有相同的附图标记。所显示的组成部分和所述组成部分彼此的大小关系不应被视为符合比例的。
具体实施方式
在图1中示出了半导体器件100的第一示例。在该示例中，半导体器件100是光电器件，特别是LED器件。半导体器件100具有半导体芯片2，该半导体芯片是发光二极管芯片。半导体芯片2具有半导体层序列20，半导体层序列20例如包含n型半导体区域21、p型半导体区域23和布置在n型半导体区域21和p型半导体区域23之间的活性层22。
活性层22特别地可以是发射辐射的活性层。活性层22例如可以构造为pn结、双异质结构、单量子阱结构或多量子阱结构。术语“量子阱结构”在此包括其中电荷载流子通过约束（confinement）经历其能量状态的量子化的任何结构。特别地，术语“量子阱结构”不包含关于量子化维度的说明。因此，该术语尤其包括量子阱、量子线和量子点以及这些结构的任何组合。
n型半导体区域21、p型半导体区域23和活性层22可以各自包括一个或多个半导体层。n型半导体区域21包含一个或多个n型掺杂半导体层，而p型半导体区域23包含一个或多个p型掺杂半导体层。n型半导体区域21和/或p型半导体区域23也可以包含一个或多个未掺杂的半导体层。
在图示的示例中，n型半导体区域21面向载体1。然而，反向极性也是可能的。
半导体芯片的半导体层序列20优选基于III-V族化合物半导体材料，特别是基于氮化合物、磷化合物或砷化合物半导体材料。例如，半导体层序列可以包含InxAlyGa1-x-yN、InxAlyGa1-x-yP或InxAlyGa1-x-yAs，其中分别0≤x≤1、0≤y≤1和x+y≤1。在此，III-V族化合物半导体材料不一定必须具有根据上述公式之一在数学上精确的组成。相反，它可以具有一种或多种掺杂剂和附加组成部分。然而，为简单起见，上述公式仅包含晶格的主要组成部分，即使这些组成部分可以被少量其他物质部分替代。
半导体芯片2在背离载体的一侧上具有第一电接触部11。第二电接触部12可以布置在半导体芯片2的面向载体1的侧上并且例如与载体1上的印制导线连接。
半导体器件100具有可光结构化的电绝缘层3，该电绝缘层布置在载体1上并且特别是邻接半导体芯片2的侧面。在制造半导体器件时，有利地使用喷涂方法施加电绝缘层3。电绝缘层3特别是可流动层。例如，电绝缘层3是光刻胶层。可光结构化的电绝缘层3可以通过曝光和随后的显影来结构化。通过这种方式，例如可以在电绝缘层3中产生一个或多个开口，特别是用于接触通孔。
通过电连接层4接触在半导体芯片2的背离载体1的侧上的第一电接触部11，该电连接层通过电绝缘层3引导。换言之，半导体芯片2具有没有接合线的所谓平面接触。
电绝缘层3可以具有斜坡的形式，所述斜坡补偿在载体1的高度上的接触平面（例如载体1上的印制导线13）与半导体芯片2的背离载体1的主表面之间的高度差。电绝缘层3特别是防止半导体芯片2的侧面上的短路。电绝缘层3的一部分可以覆盖半导体芯片2的背离载体1的主表面的一部分，特别是在半导体芯片2的边缘处。从而防止电连接层4直接通过半导体芯片2的芯片边缘引导。
在图2中示出半导体器件100的另一示例。这是具有多个半导体芯片2的半导体器件。在所示示例中，特别是四个半导体芯片2布置在公共载体1上。半导体器件100特别地可以是RGB发光二极管器件，其中半导体芯片2分别具有至少一个用于发射红色、绿色和蓝色的半导体芯片2。例如，可以设置附加的发绿光的半导体芯片2或发白光的半导体芯片2作为第四半导体芯片2。半导体芯片2可以形成LED显示器的像素。
在该示例中，为每个半导体芯片2在载体1的高度上设置连接接触部14。连接接触部14分别借助于电连接层4连接到在半导体芯片2的背离载体的主表面处的第一电接触部，该电连接层4通过电绝缘层3引导。在这种情况下，电绝缘层3被设计为斜坡，其补偿连接接触部14和半导体芯片2的上侧之间的高度差。如在前面的示例中那样，电绝缘层3在制造期间通过喷涂方法施加并且随后被光刻结构化。
在图3中示出半导体器件100的另一示例。半导体器件100具有例如为发光二极管芯片的半导体芯片2。半导体芯片2在背离载体1的主表面上具有第一电接触部11，并且在面向载体1的主表面上具有第二电接触部12。第二电接触部12例如与布置在载体1上的印制导线13连接。第一电接触部11与电连接层4连接，该电连接层4通过电绝缘层3A、3B引导。在该示例中，电绝缘层3A、3B具有第一子层3A和布置在第一子层上方的第二子层3B。有利地，第一子层3A和第二子层3B均是可光结构化层。
两部分的电绝缘层3A、3B在用于制造半导体器件100的方法中有利地以两阶段过程制造。在第一步骤中，优选使用喷涂方法施加第一子层3A。然后以光刻方式结构化第一子层3A。在此情况下，产生半导体芯片2的侧面和第一子层3A之间的间隙。所述间隙优选地具有5μm和20μm之间的宽度。
然后在第二步骤中将第二子层3B施加在第一子层3A上方，其中第二子层3B特别是填充半导体芯片2的侧面与第一子层3A之间的间隙。与第一子层3A一样，第二子层3B优选使用喷涂方法施加。第二子层3B可以通过光刻方式结构化。第二子层3B的一部分可以覆盖半导体芯片2的背离载体的主表面的一部分。特别地，第二子层3B的一部分可以覆盖半导体芯片2的上芯片边缘，以特别是避免半导体芯片2的表面与芯片边缘处的电连接层4之间的接触。
在该示例中用于制造两部分电绝缘层3A、3B的两阶段过程特别是具有以下优点，即在制造第二子层3B时仅还需要施加少量的电绝缘层材料。待施加的材料量特别少，因为仅还需要填充第一子层3A和半导体芯片2的侧面之间的狭窄间隙，其中该间隙优选地仅有5μm至20μm宽。由于使用第二子层仅还施加少量材料，因此可以有利地降低在芯片边缘处形成电绝缘层材料的卷边的风险。这样的卷边对于随后施加电连接层4是不利的。
在进一步的步骤中，可以将覆盖层5施加到电连接层4和/或电绝缘层3A、3B上。覆盖层5优选地是电绝缘层。覆盖层5例如可以用于保护电连接层4免受腐蚀。替代地或附加地，如果半导体芯片2例如是发光二极管芯片，则覆盖层5可以用于增加对比度。在这种情况下，覆盖层5例如是黑漆层。在这种情况下，在发光二极管芯片的辐射出射面旁边的光电子器件区域呈现黑色并且具有与在半导体器件运行期间发光的辐射出射面相比的高对比度。
图4以横截面示出了半导体器件100的另一示例的片段。在这种情况下，半导体器件100是LED显示器，特别是RGB-LED显示器。在半导体器件100中，半导体芯片2A、2B、2C组布置在载体1上。每个组特别是包括发红光的半导体芯片2A、发绿光的半导体芯片2B、发蓝光的半导体芯片2C。例如，半导体芯片组分别形成LED显示器的像素。
半导体芯片2A、2B、2C分别在背离载体的主表面上具有第一电接触部11并且在朝向载体1的主表面上具有第二电接触部12。例如，第二电接触部12使用导体粘合剂6或替代地使用焊料层与载体1上的印制导线13连接。载体1可以具有一个或多个贯通接触部7，以将载体1上侧上的印制导线13与载体1下侧上的印制导线8连接。
在载体1上布置有电绝缘层3A、3B。如在前面的示例中那样，电绝缘层3A、3B具有第一子层3A和第二子层3B。电绝缘层的第一子层3A优选地具有基本上与半导体芯片2的高度一致的高度。第一子层3A特别是可以与半导体芯片2的背离载体1的主表面齐平地终止。第一子层3A特别是填充相邻半导体芯片2之间的间隙。将第二子层3B施加到第一子层3A上，第二子层3B可以特别是覆盖半导体芯片2的芯片边缘。电绝缘层3A、3B的第一子层3A和第二子层3B是可光结构化层，它们在制造半导体器件100时均被光刻地结构化。此外，第一子层3A和第二子层3B有利地分别是可以使用喷涂方法施加的可流动层。
半导体芯片2的第一电接触部11分别与电连接层4连接，该电连接层4通过电绝缘层3A、3B引导。电绝缘层3A、3B具有开口30。电连接层4通过开口的侧壁引导至载体1上的印制导线13。通过这种方式，在半导体芯片2的上侧高度上的接触平面与在载体1高度上的另一接触平面之间制造出导电连接。
电绝缘层中的开口30优选地具有在50μm和200μm之间的宽度，例如大约100μm。这大致对应于半导体芯片2的高度。开口30优选地具有不超过2、优选地不超过1的纵横比（高宽比）。开口30有利地以光刻方式制造。替代地，电绝缘层3A、3B中的开口30可以通过激光束钻孔来制造。
有利的是，开口30具有侧壁，所述侧壁倾斜延伸，使得开口30的横截面从载体开始增大。这有利于在开口30的侧壁上制造电连接层4。具有这种倾斜侧壁的开口30可以通过适当的曝光以光刻方式或通过激光束钻孔制造。
电连接层4优选以电镀方式制造。在制造时，例如首先施加生长层（种子层），然后电镀地沉积电连接层4。例如，电连接层4具有铜或金。这些材料的特点特别是在于良好的导电性。可以使用本身已知的方法来对电连接层4结构化。
可以将覆盖层5施加到电连接层4和/或电绝缘层3A、3B的区域上，所述覆盖层例如用于防止腐蚀和/或提高对比度。覆盖层5例如是黑色保护漆。此外，可以将诸如硅浇注体的透明封装9施加到半导体器件上。透明封装9特别是用作半导体器件100的保护层。
本发明不受基于实施例的描述的限制。相反，本发明包括每一个新特征和每一个特征组合，特别是包括权利要求中的每一个特征组合，即使这个特征或者这个组合本身没有在权利要求或实施例中明确说明。
附图标记列表
1 载体
2 半导体芯片
3 电绝缘层
4 电连接层
5 覆盖层
6 导电粘合剂
7 贯通接触部
8 印制导线
9 封装
11 第一电接触部
12 第二电接触部
13 印制导线
14 接触部
20 半导体层序列
21 n型半导体区域
22 活性层
23 p型半导体区域
30 开口
100 半导体器件。
Claims (15)
1.一种半导体器件（100），包括
-载体（1），
-至少一个半导体芯片（2），所述至少一个半导体芯片布置在所述载体（1）上并且在所述半导体芯片（2）的背离所述载体（1）的主表面上具有至少一个第一电接触部（11），
-布置在所述载体（1）上的电绝缘层（3），以及
-至少一个电连接层（4），所述至少一个电连接层通过所述电绝缘层（3）引导至所述第一电接触部（11），
其中所述电绝缘层（3）具有可光结构化材料。
2.根据权利要求1所述的半导体器件，其中，所述可光结构化材料是可流动材料。
3.根据前述权利要求中任一项所述的半导体器件，其中，所述至少一个电连接层（4）从所述载体（1）的平面通过所述电绝缘层（3）引导至所述第一电接触部（11）。
4.根据前述权利要求中任一项所述的半导体器件，其中，在所述电绝缘层（3）中形成开口（30），以及其中所述电连接层（4）的一部分通过所述开口（30）的侧壁引导。
5.根据权利要求4所述的半导体器件，其中，所述开口（30）具有至少10μm的宽度。
6.根据权利要求4或5所述的半导体器件，其中，所述开口（30）的侧壁倾斜地延伸，使得所述开口（30）的横截面从所述载体（1）开始增大。
7.根据前述权利要求中任一项所述的半导体器件，其中，多个半导体芯片（2A、2B、2C）布置在所述载体（1）上，以及其中所述电绝缘层（3）至少部分地填充所述半导体芯片（2）之间的间隙。
8.根据前述权利要求中任一项所述的半导体器件，其中，所述至少一个半导体芯片（2）是光电子半导体芯片。
9.一种用于制造半导体器件的方法，包括步骤：
-将至少一个半导体芯片（2）布置在载体（1）上，其中所述半导体芯片的至少一个第一电接触部（11）布置在所述半导体芯片（2）的背离所述载体（1）的主表面上，
-将电绝缘层（3）施加到所述载体上，其中所述电绝缘层（3）具有可光结构化材料，
-将所述电绝缘层光结构化（3），以及
-将至少一个电连接层（4）施加到所述电绝缘层（3）上，
其中所述电连接层（4）通过所述电绝缘层（3）引导至所述第一电接触部（11）。
10.根据权利要求9所述的方法，其中，所述载体（1）具有至少一个印制导线（13），并且其中所述至少一个电连接层（4）通过所述电绝缘层（3）从所述印制导线（13）引导至所述第一电接触部（11）。
11.根据权利要求9或10所述的方法，其中，所述电绝缘层（3）通过喷涂方法施加。
12.根据权利要求9至11中任一项所述的方法，其中，所述电绝缘层（3）的施加包括第一子层（3A）的施加和光刻结构化以及随后第二子层（3B）的施加和光刻结构化。
13.根据权利要求12所述的方法，其中，通过所述第一子层（3A）的施加和光刻结构化，在所述半导体芯片（2）的侧面和所述第一子层（3A）之间产生不大于20μm宽的间隙，其中用所述第二子层（3B）填充所述间隙。
14.根据权利要求9至13中任一项所述的方法，其中，在所述电绝缘层（3）中形成开口（30），以及其中将所述电连接层（4）的一部分施加到所述开口（30）的侧壁上。
15.根据权利要求9至14中任一项所述的方法，其中，所述电连接层（4）以电镀方式制造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102019220378.7A DE102019220378A1 (de) | 2019-12-20 | 2019-12-20 | Halbleiterbauelement und verfahren zu dessen herstellung |
| DE102019220378.7 | 2019-12-20 | ||
| PCT/EP2020/085052 WO2021122149A1 (de) | 2019-12-20 | 2020-12-08 | Halbleiterbauelement und verfahren zu dessen herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114830360A true CN114830360A (zh) | 2022-07-29 |
Family
ID=73748135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080088625.1A Pending CN114830360A (zh) | 2019-12-20 | 2020-12-08 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230015476A1 (zh) |
| CN (1) | CN114830360A (zh) |
| DE (1) | DE102019220378A1 (zh) |
| WO (1) | WO2021122149A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3641122B2 (ja) * | 1997-12-26 | 2005-04-20 | ローム株式会社 | 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 |
| JP2004047617A (ja) * | 2002-07-10 | 2004-02-12 | Sony Corp | 電子部品の実装構造及びその製造方法 |
| DE10339985B4 (de) * | 2003-08-29 | 2008-12-04 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung |
| DE102004050371A1 (de) * | 2004-09-30 | 2006-04-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung |
| DE102006015117A1 (de) * | 2006-03-31 | 2007-10-04 | Osram Opto Semiconductors Gmbh | Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip |
| DE102007046337A1 (de) * | 2007-09-27 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements |
| JP2010040894A (ja) * | 2008-08-07 | 2010-02-18 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US11158775B2 (en) * | 2018-06-08 | 2021-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
-
2019
- 2019-12-20 DE DE102019220378.7A patent/DE102019220378A1/de active Pending
-
2020
- 2020-12-08 CN CN202080088625.1A patent/CN114830360A/zh active Pending
- 2020-12-08 WO PCT/EP2020/085052 patent/WO2021122149A1/de active Application Filing
- 2020-12-08 US US17/757,726 patent/US20230015476A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230015476A1 (en) | 2023-01-19 |
| WO2021122149A1 (de) | 2021-06-24 |
| DE102019220378A1 (de) | 2021-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109378703B (zh) | 激光二极管模块 | |
| US8431950B2 (en) | Light emitting device package structure and fabricating method thereof | |
| US7399650B2 (en) | Wavelength converted light emitting apparatus using phosphor and manufacturing method thereof | |
| CN108963051B (zh) | 发光二极管封装件 | |
| KR100652133B1 (ko) | 플립칩 구조의 발광 소자 | |
| EP2533313B1 (en) | Light emitting diode | |
| US7732233B2 (en) | Method for making light emitting diode chip package | |
| TWI601314B (zh) | 光電半導體組件及用於生產其之方法 | |
| KR20160113042A (ko) | 발광 다이오드를 포함하는 광전자 디바이스 | |
| US20120205695A1 (en) | Light-emitting diode device | |
| US8610156B2 (en) | Light emitting device package | |
| US20180012872A1 (en) | Molded led package with laminated leadframe and method of making thereof | |
| US9806225B2 (en) | Method of producing an optoelectronic semiconductor chip and an optoelectronic semiconductor chip | |
| KR101260000B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| CN100359650C (zh) | 平坦化半导体器件和钝化层的方法 | |
| US10699991B2 (en) | Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same | |
| US8217566B2 (en) | Electroluminescent device and method for producing an electroluminescent device | |
| CN114830360A (zh) | 半导体器件及其制造方法 | |
| US9276138B2 (en) | Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component | |
| CN107408531B (zh) | 用于制造半导体本体的方法 | |
| US20210151949A1 (en) | Bonding vertical cavity surface emitting laser die onto a silicon wafer | |
| US20210376212A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| US20230125745A1 (en) | Optoelectronic component and method for producing an optoelectronic component | |
| US11527674B2 (en) | Method of manufacturing light-emitting device | |
| US11527521B2 (en) | Composite semiconductor component having projecting elements projecting from a carrier substrate and method for producing the composite semiconductor component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |