CN114823695A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN114823695A
CN114823695A CN202110912743.6A CN202110912743A CN114823695A CN 114823695 A CN114823695 A CN 114823695A CN 202110912743 A CN202110912743 A CN 202110912743A CN 114823695 A CN114823695 A CN 114823695A
Authority
CN
China
Prior art keywords
channel
layer
gate
pad
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110912743.6A
Other languages
English (en)
Inventor
李起洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114823695A publication Critical patent/CN114823695A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

本公开涉及一种半导体装置和半导体装置的制造方法。一种半导体装置包括：栅极叠层，该栅极叠层具有彼此交替层叠的导电层和绝缘层；第一沟道图案，该第一沟道图案穿过栅极叠层；第二沟道图案，该第二沟道图案联接到第一沟道图案并且，该第二沟道图案突出到栅极叠层的顶表面上方；绝缘芯，该绝缘芯形成在第一沟道图案中，该绝缘芯延伸到第二沟道图案中；栅极衬垫，该栅极衬垫具有围绕栅极叠层的顶表面的第一部分和围绕第二沟道图案的侧壁的一部分的第二部分；以及屏障图案，该屏障图案联接到栅极衬垫，该屏障图案围绕第二沟道图案的侧壁的其余部分。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明的各种实施方式总体上涉及一种电子装置，更具体地，涉及一种半导体装置和制造该半导体装置的方法。
背景技术
半导体装置的集成密度的程度可以主要由单位存储器单元的面积决定。然而，近来，在基板上以单层形成存储器单元的半导体装置的集成密度的增加已经受到限制。因此，已经提出了在基板上层叠存储器单元的三维半导体装置。此外，为了提高这些三维半导体装置的操作可靠性，已经开发了各种结构和制造方法。
发明内容
根据一个实施方式，一种半导体装置可以包括：栅极叠层，该栅极叠层具有彼此交替层叠的导电层和绝缘层；沟道层，该沟道层穿过栅极叠层，该沟道层突出超过栅极叠层的顶表面；栅极衬垫，该栅极衬垫具有围绕栅极叠层的顶表面的第一部分和从第一部分突出并且围绕各个(respective)沟道层的第二部分；以及隔离绝缘层，该隔离绝缘层形成在栅极叠层上并且穿过栅极衬垫的第一部分，其中，第二部分当中的至少一个第二部分比第一部分更远地突出到隔离绝缘层中。
根据一个实施方式，一种半导体装置可以包括：栅极叠层，该栅极叠层具有彼此交替层叠的导电层和绝缘层；第一沟道图案，该第一沟道图案穿过栅极叠层；第二沟道图案，该第二沟道图案联接到第一沟道图案，该第二沟道图案突出到栅极叠层的顶表面上方；绝缘芯，该绝缘芯形成在第一沟道图案中，该绝缘芯延伸到第二沟道图案中；栅极衬垫，该栅极衬垫具有围绕栅极叠层的顶表面的第一部分和围绕第二沟道图案的侧壁的一部分的第二部分；以及屏障图案，该屏障图案联接到栅极衬垫，该屏障图案围绕第二沟道图案的侧壁的其余部分。
根据一个实施方式，一种制造半导体装置的方法可以包括以下步骤：形成层叠结构，该层叠结构具有彼此交替层叠的第一材料层和第二材料层；形成初步沟道结构，该初步沟道结构具有第一沟道图案和绝缘芯，第一沟道图案穿过层叠结构，绝缘芯具有位于第一沟道图案中的第一部分和联接到第一部分的第二部分，第二部分突出到层叠结构的顶表面上方；形成围绕绝缘芯的沟道结构，该沟道结构包括联接到第一沟道图案的第二沟道图案；形成栅极衬垫，该栅极衬垫具有围绕层叠结构的顶表面的第一部分和围绕第二沟道图案的第二部分；在栅极衬垫上形成间隙填充绝缘层；以及形成穿过间隙填充绝缘层和栅极衬垫的第一部分的隔离绝缘层。
附图说明
图1A至图1E是示出根据本公开的一个实施方式的半导体装置的结构的图；
图2A至图2N是示出根据本公开的一个实施方式的半导体装置的结构的图；
图3是示出根据本公开的一个实施方式的半导体装置的布局图；
图4A、图5A、图6A、图7A、图8A、图4B、图5B、图6B、图7B、图8B和图8C是示出根据本公开的一个实施方式的制造半导体装置的方法的图；
图9是示出根据本公开的一个实施方式的存储器系统的图；
图10是示出根据本公开的一个实施方式的存储器系统的图；
图11是示出根据本公开的一个实施方式的存储器系统的图；
图12是示出根据本公开的一个实施方式的存储器系统的图；以及
图13是示出根据本公开的一个实施方式的存储器系统的图。
具体实施方式
对根据本说明书中公开的构思的实施方式的示例的特定结构描述或功能描述进行的说明仅用于描述根据构思的实施方式的示例，并且根据构思的实施方式的示例可以通过各种形式来实现，但是该描述不限于本说明书中描述的实施方式的示例。
在以下实施方式的描述中，术语“预设”和“预定”是指当参数用于工艺或算法中时，参数的数值被预先确定。根据一个实施方式，可以在工艺或算法开始时设置参数的数值，或者可以在执行工艺或算法期间设置参数的数值。
用于区分各种组件的诸如“第一”和“第二”的术语不限制组件。例如，第一组件可以被命名为第二组件，相对地，第二组件可以被命名为第一组件。
当描述一个组件“联接”或“连接”到另一个组件时，应当理解，该一个组件可以直接联接或连接到该另一个组件，或可以通过借助于又一个组件而联接或连接到该另一个组件。另一方面，“直接联接”或“直接连接”的描述应当理解为表示一个组件直接联接或连接到另一个组件，而无需又一个组件的介入。
各种实施方式涉及一种具有稳定的结构和改进的特性的半导体装置，以及制造该半导体装置的方法。
图1A至图1E是示出根据本公开的一个实施方式的半导体装置的结构的图。图1A可以是布局图，并且图1B可以是图1A的A-A'截面图。图1C可以是示出栅极衬垫(gate liner)的结构的立体图。图1D和图1E可以是示出屏障图案和栅极衬垫的布局图。
参照图1A至图1E，半导体装置可以包括栅极叠层GST、沟道结构CH、栅极衬垫GL和隔离绝缘层IL。半导体装置还可以包括屏障图案BP、栅极绝缘衬垫GIL、间隙填充绝缘层17、层间绝缘层18、接触插塞19或其组合。
栅极叠层GST可以包括彼此交替层叠的导电层11和绝缘层12。导电层11中的每一个可以是存储器单元或选择晶体管的栅极电极。根据一个实施方式，导电层11中的至少一个最低导电层11可以是源极选择线，并且其它导电层11可以是字线。导电层11可以包括导电材料，例如多晶硅、钨、钼或金属。可以将绝缘层12设置成使层叠的导电层11彼此绝缘。绝缘层12可以包括诸如氧化物、氮化物或气隙的绝缘材料。
沟道结构CH可以穿透栅极叠层GST。在平面图中，参照图1A，沟道结构CH可以在第一方向I和与第一方向I交叉的第二方向II上排布。沟道结构CH可以在第三方向III上延伸。第三方向III可以从由第一方向I和第二方向II限定的平面突出。根据一个实施方式，第三方向III可以是导电层11和绝缘层12彼此交替层叠所沿的方向。
沟道结构CH中的每一个可以包括沟道层14。沟道层14可以穿过栅极叠层GST并且突出到栅极叠层GST的顶表面上方。沟道层14可以包括半导体材料，例如硅或锗，或者纳米结构。
沟道层14可以包括第一沟道图案14_1和联接到第一沟道图案14_1的第二沟道图案14_2。第一沟道图案14_1可以穿透栅极叠层GST。第二沟道图案14_2可以突出到栅极叠层GST的顶表面上方。第二沟道图案14_2的侧壁可以是不平坦的。第一沟道图案14_1和第二沟道图案14_2可以彼此直接接触。在第一沟道图案14_1和第二沟道图案14_2之间可以存在界面。
沟道结构CH中的每一个还可以包括存储器层13。存储器层13可以插置在沟道层14和导电层11之间。根据一个实施方式，存储器层13可以围绕第一沟道图案14_1的侧壁，并且可以插置在第一沟道图案14_1和栅极叠层GST之间。存储器层13可以包括隧穿层13C、数据存储层13B、阻挡层13A或其组合。数据存储层13B可以包括浮栅、电荷俘获材料、多晶硅、氮化物、可变电阻材料、相变材料或其组合。
沟道结构CH中的每一个还可以包括沟道焊盘16。可以将沟道焊盘16设置成使沟道层14联接到接触插塞19。各个沟道焊盘16可以分别直接联接到各个沟道层14。沟道焊盘16可以包括导电材料，例如多晶硅或金属。
沟道结构CH中的每一个还可以包括绝缘芯15。绝缘芯15可以形成在沟道层14中。绝缘芯15可以包括诸如氧化物、氮化物或气隙的绝缘材料。绝缘芯15可以包括围绕其形成有第一沟道图案14_1的第一部分15_P1和围绕其形成有第二沟道图案14_2的第二部分15_P2。在第一部分15_P1和第二部分15_P2之间可以不存在界面。
绝缘芯15可以具有均匀的宽度或可变的宽度。第一部分15_P1可以具有第一宽度W1，并且第二部分15_P2可以具有第二宽度W2。第二宽度W2可以小于第一宽度W1。第二沟道图案14_2的不平坦性可以由绝缘芯15的形状限定。更具体地，第一部分15_P1和第二部分15_P2之间的宽度差可以导致第二沟道图案14_2的不平坦性。
栅极衬垫GL可以设置在栅极叠层GST上。栅极衬垫GL可以位于栅极叠层GST上，并且可以在第一方向I上彼此分离。栅极衬垫GL可以是选择晶体管的栅极电极。根据一个实施方式，栅极衬垫GL可以是源极选择线。栅极衬垫GL可以包括导电材料，例如多晶硅、钨、钼或金属。根据一个实施方式，栅极衬垫GL中的每一个可以包括屏障层和金属层。屏障层可以包括金属氮化物、金属氧化物或其组合。
栅极衬垫GL中的每一个可以包括至少一个第一部分GL_P1和一个或更多个第二部分GL_P2。在下文中，将在下面描述栅极衬垫GL包括第一部分GL_P1和第二部分GL_P2的实施方式。第一部分GL_P1可以围绕栅极叠层GST的顶表面。第一部分GL_P1可以包括第一方向I上的宽度和在第二方向II上延伸的边缘E。第一部分GL_P1可以在第二方向II上延伸。
第二部分GL_P2可以联接到第一部分GL_P1，并且可以在第三方向III上从第一部分GL_P1突出。各个第二部分GL_P2可以围绕各个沟道层14。第二部分GL_P2可以围绕第二沟道图案14_2的侧壁。第二部分GL_P2可以围绕第二沟道图案14_2的侧壁的一部分或全部。第二部分GL_P2的侧壁可以是不平坦的。不平坦性可以由绝缘芯15的形状限定。根据一个实施方式，第二部分GL_P2的侧壁可以包括凹陷部分C。
第二部分GL_P2中的至少一个可以在第一方向I上比第一部分GL_P1突出得更远。根据一个实施方式，排布在第二方向II上的第二部分GL_P2可以形成单个列。包括在一个栅极衬垫GL中的多个列当中的边缘列C_E可以被定位成与第一部分GL_P1的边缘E交叠。在沿第一方向I和第二方向II限定的平面中，边缘列C_E可以在第一方向I上比边缘E突出得更远。
屏障图案BP可以联接到栅极衬垫GL。屏障图案BP可以围绕沟道层14的侧壁。在一个实施方式中，栅极衬垫GL的第二部分GL_P2可以围绕第二沟道图案14_2的侧壁的一部分。屏障图案BP可以围绕第二沟道图案14_2的侧壁的其余部分。屏障图案BP可以是在制造工艺中使用的蚀刻停止层的残留物。屏障图案BP可以包括相对于层间绝缘层18具有蚀刻选择性的材料。根据一个实施方式，层间绝缘层18可以包括氧化物，并且屏障图案BP可以包括氮化物。
屏障图案BP的宽度可以与栅极衬垫GL的第二部分GL_P2的宽度相同或不同。参照图1D，屏障图案BP的宽度W3可以与栅极衬垫GL的第二部分GL_P2的宽度W4基本相同。参照图1E，屏障图案BP的宽度W3可以大于第二部分GL_P2的宽度W4。根据一个实施方式，当第二部分GL_P2的侧壁包括凹陷部分C时，屏障图案BP的宽度W3可以大于第二部分GL_P2的最小宽度W4。
栅极绝缘衬垫GIL可以插置在栅极衬垫GL和沟道层14之间，并且可以插置在栅极衬垫GL和栅极叠层GST之间。栅极绝缘衬垫GIL可以在沟道层14和屏障图案BP之间延伸。栅极绝缘衬垫GIL可以具有对应于栅极衬垫GL的形状或者对应于栅极衬垫GL和屏障图案BP的形状。
栅极绝缘衬垫GIL可以包括第一部分GIL P1和第二部分GIL P2。第一部分GIL_P1可以围绕栅极叠层GST的顶表面。各个第二部分GIL_P2可以分别围绕各个沟道层14的侧壁。第二部分GIL_P2可以围绕第二沟道图案14_2的侧壁。第二部分GIL P2的侧壁可以是不平坦的。不平坦性可以由绝缘芯15的形状限定。
间隙填充绝缘层17可以位于栅极衬垫GL的第一部分GL_P1上。间隙填充绝缘层17可以填充栅极衬垫GL的第二部分GL_P2之间的空间。间隙填充绝缘层17可以填充栅极衬垫GL的凹陷部分C。间隙填充绝缘层17可以包括空隙(void)V。空隙V可以指没有填充绝缘材料并且可以填充有空气的空的空间。空隙V可以位于与栅极衬垫GL的凹陷部分C相对应的位置处。间隙填充绝缘层17可以包括绝缘材料，例如氧化物或氮化物。
隔离绝缘层IL可以位于栅极叠层GST上。隔离绝缘层IL可以穿过栅极衬垫GL的第一部分GL_P1和栅极绝缘衬垫GIL的第一部分GIL_P1。隔离绝缘层IL可以位于栅极衬垫GL之间和栅极绝缘衬垫GIL之间，以使栅极衬垫GL彼此分离，并且使栅极绝缘衬垫GIL彼此分离。栅极衬垫GL的第二部分GL_P2中的至少一个可以比第一部分GL_P1更远地突出到隔离绝缘层IL中。隔离绝缘层IL可以包括绝缘材料，例如氧化物或氮化物。
隔离绝缘层IL可以具有在第一方向I上的宽度和在第一方向II上延伸的侧壁IL_SW。隔离绝缘层IL可以在第二方向II上延伸。第二部分GL_P2中的至少一个可以被定位为与隔离绝缘层IL相邻，隔离绝缘层IL围绕第二部分GL_P2中的所述至少一个的一部分。
隔离绝缘层IL的侧壁IL_SW可以是不平坦的。隔离绝缘层IL的不平坦性可以反映栅极衬垫GL的侧壁的形状。第一部分GL_P1的边缘E和比边缘E突出得更远的第二部分GL_P2的侧壁可以导致隔离绝缘层IL的侧壁IL_SW的不平坦性。
根据一个实施方式，隔离绝缘层IL的侧壁IL_SW可以包括凹陷部分SW_C和突出部分SW_P。凹陷部分SW_C可以对应于栅极衬垫GL的第二部分GL_P2。凹陷部分SW_C可以围绕第二部分GL_P2的侧壁。突出部分SW_P可以对应于栅极衬垫GL的第一部分GL_P1。突出部分SW_P可以在第二部分GL_P2之间突出并接触第一部分GL_P1。
根据上述结构，存储器单元可以位于沟道结构CH和导电层11之间的交点处。选择晶体管可以位于沟道结构CH和栅极衬垫GL之间的交点处。位于隔离绝缘层IL两侧的选择晶体管可以被配置为使得第二沟道图案14_2的侧壁被栅极衬垫GL围绕。在沿第一方向I和第二方向II限定的平面中，第二沟道图案14_2的整个侧壁可以被栅极衬垫GL围绕。因此，位于隔离绝缘层IL两侧的选择晶体管可以用作真实选择晶体管而不是虚设选择晶体管，并且可以具有均匀的特性。
图2A至图2N是示出根据本公开的一个实施方式的半导体装置的结构的图。在下文中，将省略上面已经提到的组件的任何重复的详细描述。
参照图2A，可以形成层叠结构ST。层叠结构ST可以包括交替层叠的第一材料层21和第二材料层22。第一材料层21可以包括相对于第二材料层22具有高蚀刻选择性的材料。例如，第一材料层21可以包括诸如氮化物的牺牲材料，并且第二材料层22可以包括诸如氧化物的绝缘材料。例如，第一材料层21可以包括诸如多晶硅、钨或钼的导电材料，并且第二材料层22可以包括诸如氧化物的绝缘材料。
随后，可以在层叠结构ST上形成牺牲结构SC。牺牲结构SC可以包括第一牺牲层23、第二牺牲层24、第三牺牲层25或其组合。第一牺牲层23和第三牺牲层25可以包括相对于第二牺牲层24具有高蚀刻选择性的材料。根据一个实施方式，第一牺牲层23和第三牺牲层25可以包括氮化物，并且第二牺牲层24可以包括氧化物。第一牺牲层23的厚度和第二牺牲层24的厚度可以与第三牺牲层25的厚度相同或不同。
可以穿过层叠结构ST和牺牲结构SC形成第一开口OP1。随后，可以在第一开口OP1中形成存储器层26。存储器层26可以包括阻挡层26A、数据存储层26B、隧穿层26C或其组合。数据存储层26B可以包括浮栅、电荷俘获材料、多晶硅、氮化物、可变电阻材料、相变材料或其组合。存储器层26可以形成在第一开口OP1的内表面和层叠结构ST的顶表面上。
随后，可以在第一开口OP1中形成第一沟道层27_1。第一沟道层27_1可以包括诸如硅(Si)或锗(Ge)的半导体材料或纳米结构。第一沟道层27_1可以沿着存储器层26的表面形成。第一沟道层27_1可以形成在第一开口OP1中和层叠结构ST上。
随后，可以在第一开口OP1中形成绝缘芯层28A。绝缘芯层28A可以形成在第一沟道层27_1中。随后，可以通过蚀刻绝缘芯层28A来形成第二开口OP2。绝缘芯层28A可以包括诸如氧化物、氮化物或气隙的绝缘材料。第二开口OP2可以具有穿过牺牲结构SC的一部分的深度。第二开口OP2的底表面可以位于牺牲结构SC的顶表面和底表面之间。
参照图2B，可以在第二开口OP2中形成绝缘间隔物28B。绝缘间隔物28B可以包括诸如氧化物和氮化物的绝缘材料。绝缘间隔物28B可以形成在绝缘芯层28A的顶表面和第一沟道层27_1的表面上。绝缘间隔物28B与绝缘芯层28A一起可以用作绝缘芯28。
参照图2C，可以在第二开口OP2中形成沟道焊盘29。根据一个实施方式，在形成导电层以填充第二开口OP2之后，可以平坦化导电层，直到暴露牺牲结构SC的顶表面。化学机械抛光(CMP)工艺可以用作平坦化工艺。当平坦化导电层时，可以蚀刻形成在层叠结构ST的顶表面上的存储器层26、第一沟道层27_1和绝缘间隔物28B。沟道焊盘29可以包括诸如多晶硅或金属的导电材料。结果，可以形成初步沟道结构P_CH。
参照图2D，可以去除牺牲结构SC以暴露初步沟道结构P_CH。可以去除牺牲结构SC的至少一部分，并且可以保留牺牲结构SC的另一部分。根据一个实施方式，可以去除第三牺牲层25，并且可以保留第一牺牲层23和第二牺牲层24。当去除第三牺牲层25时，还可以去除存储器层26的一部分。根据一个实施方式，可以蚀刻数据存储层26B的一部分。
参照图2E，可以通过蚀刻阻挡层26A来形成阻挡图案26AA。当蚀刻阻挡层26A时，可以部分地蚀刻其余的牺牲结构SC。具体地，当蚀刻阻挡层26A时，可以蚀刻第二牺牲层24的一部分。根据一个实施方式，可以通过干法工艺蚀刻阻挡层26A。通过蚀刻数据存储层26B，可以形成数据存储图案26BA。
参照图2F，可以通过蚀刻隧穿层26C来形成隧穿图案26CA。当蚀刻隧穿层26C时，还可以蚀刻第二牺牲层24，并且可以蚀刻第一牺牲层23。结果，可以形成存储器图案26P。存储器图案26P可以包括阻挡图案26AA、数据存储图案26BA、隧穿图案26CA或其组合。阻挡图案26AA、数据存储图案26BA和隧穿图案26CA的顶表面可以位于相同的高度或不同的高度。
可以通过蚀刻第一沟道层27_1来形成第一沟道图案27_1A，从而可以暴露绝缘芯28的一部分。绝缘芯28可以包括第一部分28_P1和联接到第一部分28_P1的第二部分28_P2。第一部分28_P1可以穿过层叠结构ST。第二部分28_P2可以从层叠结构ST的顶表面突出。通过蚀刻第一沟道层27_1，可以暴露绝缘芯28的第二部分28_P2。
参照图2G，可以蚀刻绝缘芯28。可以蚀刻绝缘芯28的第二部分28_P2。根据一个实施方式，可以通过湿法蚀刻工艺、干法蚀刻工艺或其组合来蚀刻绝缘芯28。蚀刻工艺可以是清洗工艺。可以图案化绝缘芯28，使得第二部分28_P2’可以比第一部分28_P1’具有更小的宽度。当蚀刻绝缘芯28时，可以蚀刻存储器图案26P的一部分。根据一个实施方式，可以部分地蚀刻阻挡图案26AA和隧穿图案26CA。绝缘芯28的第二部分28_P2’可以比沟道焊盘29具有更小的宽度，这可以导致在初步沟道结构P_CH的侧壁中形成凹陷部分C1。
参照图2H，可以形成第二沟道图案27_2。根据一个实施方式，可以在层叠结构ST的顶表面和初步沟道结构P_CH的表面上形成第二沟道层。随后，可以通过蚀刻第二沟道层来形成第二沟道图案27_2。根据一个实施方式，可以通过回蚀工艺来蚀刻第二沟道层。当蚀刻第二沟道层时，可以蚀刻第一牺牲层23的至少一部分。
第二沟道图案27_2可以覆盖初步沟道结构P_CH的侧壁的突出到层叠结构ST的顶表面上方的部分。因此，初步沟道结构P_CH的凹陷部分C1的形状可以反映在第二沟道图案27_2的形状中。换句话说，第二沟道图案27_2可以包括位于其侧壁上的凹陷部分C2。
第二沟道图案27_2的厚度可以与第一沟道图案27_1A的厚度基本相同或不同。当形成栅极绝缘衬垫时，第二沟道图案27_2可能被氧化。因此，考虑到第二沟道图案27_2在后续工艺期间将被氧化的量，第二沟道图案27_2可以以足够的厚度形成。
第二沟道图案27_2可以联接到第一沟道图案27_1A。第二沟道图案27_2与第一沟道图案27_1A可以一起用作沟道层27。结果，可以形成沟道结构CH。沟道结构CH可以包括沟道层27。此外，沟道结构CH还可以包括存储器图案26P、绝缘芯28和沟道焊盘29等。
参照图2I，可以形成栅极绝缘衬垫31。栅极绝缘衬垫31可以形成在沟道结构CH上。根据一个实施方式，栅极绝缘衬垫31可以覆盖层叠结构ST的顶表面、第二沟道图案27_2和沟道焊盘29。栅极绝缘衬垫31可以包括从第二沟道图案27_2转移的凹陷部分C3。
栅极绝缘衬垫31可以包括诸如氧化物的绝缘材料。可以通过沉积法、氧化工艺或其组合来形成栅极绝缘衬垫31。当通过氧化工艺形成栅极绝缘衬垫31时，可以将第二沟道图案27_2和沟道焊盘29氧化到预定厚度，并且可以氧化第一牺牲层23。可以在去除第一牺牲层23之后形成栅极绝缘衬垫31。
栅极绝缘衬垫31可以包括单层或多层。根据一个实施方式，栅极绝缘衬垫31可以是通过氧化工艺形成的单个氧化物层。根据一个实施方式，栅极绝缘衬垫31可以顺序地包括氧化物层、氮化物层和氧化物层。例如，在通过氧化工艺形成氧化物层并且在其上沉积氮化物层之后，可以另外执行氧化工艺，形成栅极绝缘衬垫31。
参照图2J，可以形成栅极衬垫32。栅极衬垫32可以形成在栅极绝缘衬垫31上。栅极衬垫32可以包括第一部分32_P1、第二部分32_P2和第三部分32_P3。第一部分32_P1可以围绕层叠结构ST的顶表面。第二部分32_P2可以围绕第二沟道图案27_2。第三部分32_P3可以围绕沟道焊盘29的顶表面。栅极衬垫32可以包括基于栅极绝缘衬垫31的凹陷部分C3的凹陷部分C4。栅极衬垫32可以包括诸如多晶硅、钨或钼的导电材料。
栅极衬垫32可以包括屏障层和金属层。阻挡层可以包括金属氮化物。金属层可以具有单层或多层结构。例如，具有多层结构的金属层可以包括通过各种方法沉积的多个层。根据一个实施方式，栅极衬垫32可以包括通过化学气相沉积(CVD)沉积的第一金属层和通过物理气相沉积(PVD)沉积的第二金属层。栅极衬垫32可以具有均匀的厚度或可变的厚度。根据一个实施方式，第三部分32_P3可以比第二部分32_P2具有更大的厚度。根据一个实施方式，第三部分32_P3的厚度可以与第一部分32_P1的厚度基本相同或不同。
随后，可以在栅极衬垫32上形成间隙填充绝缘层33。间隙填充绝缘层33可以包括诸如氧化物或氮化物的绝缘材料。间隙填充绝缘层33中可以具有空隙V。空隙V可以位于与栅极衬垫GL的凹陷部分C4相对应的位置处。
参照图2K，可以形成穿过间隙填充绝缘层33的沟槽T。沟槽T可以穿过栅极衬垫32的第一部分32_P1。沟槽T可以暴露栅极衬垫32的第二部分32_P2和第三部分32_P3。根据一个实施方式，在掩模图案39形成在间隙填充绝缘层33上之后，可以通过使用掩模图案39作为蚀刻屏障来蚀刻间隙填充绝缘层33，以暴露栅极衬垫32。随后，可以通过使用掩模图案39作为蚀刻屏障来蚀刻栅极衬垫32。可以蚀刻栅极衬垫32的第一部分32_P1，并且可以保留第二部分32_P2。可以基于掩模图案39来蚀刻栅极衬垫32的第三部分32_P3的暴露部分。可以将第三部分32_P3蚀刻到预定厚度或暴露栅极绝缘衬垫31的深度。可以对通过蚀刻栅极衬垫32而暴露的栅极绝缘衬垫31的至少一部分进行蚀刻。可以通过蚀刻栅极绝缘衬垫31而暴露层叠结构ST的顶表面。
可以通过沟槽T限定栅极衬垫32的第一部分侧壁32_P1SW和第二部分侧壁32_P2SW。此外，第二部分侧壁32_P2SW可以从第一部分侧壁32_P1SW突出。
参照图2L，可以在沟槽T中形成隔离绝缘层34。在形成绝缘层以填充沟槽T之后，可以平坦化绝缘层，直到暴露沟道焊盘29的顶表面，从而形成隔离绝缘层34。在平坦化工艺期间，可以蚀刻形成在沟道焊盘29上的栅极绝缘衬垫31、栅极衬垫32和间隙填充绝缘层33。隔离绝缘层34可以穿过间隙填充绝缘层33和栅极衬垫32的第一部分32_P1。隔离绝缘层34可以包括诸如氧化物或氮化物的绝缘材料。
随后，可以利用杂质对第二沟道图案27_2进行掺杂。根据一个实施方式，通过使用杂质注入工艺，可以将杂质注入到第二沟道图案27_2中。结果，可以控制选择晶体管的阈值电压。
参照图2M，可以通过蚀刻栅极衬垫32来形成第三开口OP3。第三开口OP3可以位于栅极绝缘衬垫31和间隙填充绝缘层33之间。可以通过第三开口OP3暴露间隙填充绝缘层33和栅极绝缘衬垫31。第三开口OP3还可以位于栅极绝缘衬垫31和隔离绝缘层34之间。可以通过第三开口OP3暴露栅极绝缘衬垫31和隔离绝缘层34。
随后，可以在第三开口OP3中形成屏障图案35。屏障图案35可以联接到栅极衬垫32。屏障图案35可以围绕栅极绝缘衬垫31。屏障图案35可以在后续工艺期间用作蚀刻停止层，并且可以包括氮化物。
参照图2N，第一材料层21可以由第三材料层36代替。根据一个实施方式，在形成穿过层叠结构ST的狭缝之后，可以通过狭缝利用第三材料层36代替第一材料层21。第三材料层36可以包括诸如掺杂多晶硅、钨、钼或金属的导电材料。结果，可以形成其中第二材料层22和第三材料层36彼此交替层叠的栅极叠层GST。例如，当第一材料层21包括牺牲材料并且第二材料层22包括绝缘材料时，可以在去除第一材料层21之后形成导电层。在另一示例中，当第一材料层21包括导电材料并且第二材料层22包括绝缘材料时，可以对第一材料层21进行硅化以形成金属硅化物层。
在形成层间绝缘层37之后，可以形成第四开口OP4。可以通过蚀刻层间绝缘层37来形成第四开口OP4。第四开口OP4可以穿过层间绝缘层37，并且可以暴露沟道焊盘29。即使当屏障图案35在蚀刻层间绝缘层37的工艺期间由于掩模失准而暴露时，屏障图案35也可以用作蚀刻停止层，并且可以保护栅极衬垫32。可以在第四开口OP4中形成接触插塞38。
根据上述制造方法，可以在第二沟道图案27_2的侧壁上形成具有L形截面的栅极衬垫32。此外，栅极衬垫32可以围绕第二沟道图案27_2的整个侧壁，从而可以形成具有均匀特性的选择晶体管。
图3是示出根据本公开的一个实施方式的半导体装置的布局图。在下文中，将省略上面已经提到的组件的任何重复的详细描述。
参照图3，半导体装置可以包括第一区域R1、第二区域R2和第三区域R3。第一区域R1和第三区域R3可以在第二方向II上彼此相邻，并且第二区域R2可以位于第一区域R1和第三区域R3之间。第二区域R2和第三区域R3可以彼此接触。然而，第二区域R2的第一边缘X1和第三区域R3的第二边缘X2可以彼此分开预定距离。
存储器单元可以位于第一区域R1。根据一个实施方式，存储器串可以位于第一区域R1。存储器串中的每一个可以包括至少一个源极选择晶体管、多个存储器单元和至少一个漏极选择晶体管。第二区域R2可以指栅极衬垫GL的焊盘PD所位于的区域。根据一个实施方式，漏极选择线的焊盘可以位于第二区域R2。字线的焊盘可以位于第三区域R3。根据另一实施方式，字线和漏极选择线的焊盘可以位于第三区域R3。
栅极衬垫GL可以位于第一区域R1和第二区域R2。在沿第一方向I和第一方向II限定的平面中，栅极衬垫GL的第一部分GL_P1可以在第一方向II上延伸。在平面图中，第一部分GL_P1可以具有第一方向I上的宽度和第二方向II上的长度。第一部分GL_P1可以具有均匀的宽度或变化的宽度。第一部分GL_P1的端部可以用作焊盘PD。接触插塞CT可以电联接到焊盘PD。
隔离绝缘层IL可以位于第一区域R1和第二区域R2，并且可以延伸到第三区域R3。在沿第一方向I和第一方向II限定的平面中，隔离绝缘层IL可以在第二方向II上延伸。在平面图中，隔离绝缘层IL中的每一个可以具有第一方向I上的宽度和第二方向II上的长度。隔离绝缘层IL可以具有基本相同的宽度，或者可以具有彼此不同的宽度。根据一个实施方式，第二隔离绝缘层IL2可以比第一隔离绝缘层IL1具有更大的宽度。可以在第二隔离绝缘层IL2中形成狭缝结构SL。狭缝结构SL可以包括绝缘材料、源极接触结构或其组合。
隔离绝缘层IL中的每一个可以具有均匀的宽度或变化的宽度。可以在隔离绝缘层IL内具有相对较大宽度的部分处形成支撑体SP。支撑体SP可以穿过隔离绝缘层IL和层叠结构ST，或者可以穿过隔离绝缘层IL和栅极叠层GST。支撑体SP可以包括绝缘材料、半导体材料、导电材料或其组合。
沟道结构CH可以位于第一区域R1。沟道结构CH中的一些可以是虚设沟道结构CH_D。根据一个实施方式，在沟道结构CH当中，与第二区域R2相邻的沟道结构可以是虚设沟道结构CH_D。虚设沟道结构CH_D可以与隔离绝缘层IL交叠。
图4A、图5A、图6A、图7A、图8A、图4B、图5B、图6B、图7B、图8B和图8C是示出根据本公开的一个实施方式的制造半导体装置的方法的图。图4A、图5A、图6A、图7A和图8A可以对应于图3的B-B’截面。图4B、图5B、图6B、图7B和图8B可以对应于图3的C-C’截面。在下文中，将省略上面已经提到的组件的任何重复的详细描述。
参照图4A和图4B，可以形成层叠结构ST。层叠结构ST可以包括交替层叠在彼此顶部上的第一材料层41和第二材料层42。随后，可以在层叠结构ST上形成牺牲结构SC。牺牲结构SC可包括第一牺牲层43、第二牺牲层44、第三牺牲层45或其组合。
随后，可以形成初步沟道结构P_CH。初步沟道结构P_CH可以包括第一沟道层47_1。初步沟道结构P_CH还可以包括存储器层46、绝缘芯48、沟道焊盘49或其组合。存储器层46可以包括阻挡层46A、数据存储层46B、隧穿层46C或其组合。
随后，在第一掩模图案(未示出)形成在牺牲结构SC上之后，可以通过使用第一掩模图案作为蚀刻屏障来蚀刻层叠结构ST。参照图3，第一掩模图案可以覆盖第一区域R1和第二区域R2，并且可以暴露第三区域R3。第一掩模图案可以与第三区域R3的第二边缘X2对齐。随后，可以去除第一掩模图案。
随后，可以以阶梯式的方式图案化第三区域R3。根据一个实施方式，可以在层叠结构ST上形成掩模图案，该掩模图案暴露形成有焊盘的部分。随后，可以交替执行使用掩模图案作为蚀刻屏障的蚀刻工艺和减少掩模图案的工艺。结果，可以暴露第一材料层41中的每一个。可以将第一材料层41中的每一个的暴露部分定义为焊盘。
参照图5A和图5B，可以分别在各第一材料层41上形成第一材料图案51。结果，可以增加第一材料层41中的每一个的焊盘的厚度。随后，可以形成层间绝缘层52。
随后，在形成第二掩模图案53之后，可以通过使用第二掩模图案53作为蚀刻屏障来蚀刻第三牺牲层45。参照图3，第二掩模图案53可以覆盖第三区域R3，并且可以暴露第一区域R1和第二区域R2。第二掩模图案53可以与第一边缘X1对齐。结果，在第一区域R1中，可以蚀刻第三牺牲层45，并且可以暴露第二牺牲层44。可以在第一边缘X1和第二边缘X2之间蚀刻第三牺牲层45，并且可以将第三牺牲层45图案化为具有倾斜的侧壁。根据一个实施方式，第三牺牲层45的侧壁可以具有凹形形状。
参照图6A和图6B，可以蚀刻存储器层46以形成存储器图案46P。存储器图案46P可以包括阻挡图案46AA、数据存储图案46BA、隧穿图案46CA或其组合。可以通过蚀刻第一沟道层47_1来形成第一沟道图案47_1A。随后，可以蚀刻绝缘芯48。在该工艺中，在第一区域R1中，可以蚀刻第二牺牲层44，并且可以暴露第一牺牲层43。
参照图7A和图7B，可以形成第二沟道图案47_2、栅极绝缘衬垫61和栅极衬垫62。栅极衬垫62可以包括第一栅极衬垫62A和第二栅极衬垫62B。第一栅极衬垫62A可以形成在栅极绝缘衬垫61上。第一栅极衬垫62A可以包括第一部分62A_P1、第二部分62A_P2和第三部分62A_P3。第一栅极衬垫62A可以具有均匀的厚度或变化的厚度。第二栅极衬垫62B可以形成在第一栅极衬垫62A上。第二栅极衬垫62B可以具有均匀的厚度或变化的厚度。
可以通过相同的方式或不同的方式形成第一栅极衬垫62A和第二栅极衬垫62B。根据一个实施方式，第一栅极衬垫62A可以是通过CVD法沉积的钨层，并且可以具有基本均匀的厚度。第二栅极衬垫62B可以是通过PVD法沉积的钨层，并且可以具有局部不同的厚度。
当通过PVD法形成第二栅极衬垫62B时，栅极衬垫材料可以主要沉积在第一栅极衬垫62A的第三部分62A_P3上。栅极衬垫材料可以沉积在第二部分62A_P2上而比第三部分62A_P3上的栅极衬垫材料具有更小的厚度。栅极衬垫材料还可以沉积在第一部分62A_P1上。栅极衬垫材料可以沉积在第一部分62A_P1上，从而与第三部分62A_P3上的栅极衬垫材料具有基本相同的厚度，或者比第三部分62A_P3上的栅极衬垫材料具有更小的厚度。
当通过PVD法形成第二栅极衬垫62B时，参照图3，栅极衬垫材料可以在沟道结构CH之间沉积到相对较小的厚度。栅极衬垫GL的第一部分GL_P1可以包括在第二方向II上延伸的边缘，并且栅极衬垫材料可以以比在另一区域更大的厚度沉积在边缘上。此外，栅极衬垫62可以包括电联接到接触插塞CT的焊盘PD。焊盘PD可以以相对较大的厚度沉积有栅极衬垫材料。因此，当形成接触孔以形成接触插塞CT时，可以确保蚀刻裕量。当形成接触孔时，可以通过使用通过PVD法形成的第二栅极衬垫62B作为蚀刻停止层来确保蚀刻选择性。
随后，可以在栅极衬垫62上形成间隙填充绝缘层63。在形成保护层64之后，可以形成层间绝缘层65。根据一个实施方式，在保护层64上形成绝缘材料之后，可以平坦化绝缘材料以形成层间绝缘层65。当平坦化绝缘材料时，保护层64可以用作平坦化停止层。根据一个实施方式，保护层64可以包括氮化物。
在第一边缘X1和第二边缘X2之间，栅极绝缘衬垫61、栅极衬垫62、间隙填充绝缘层63和保护层64可以沿着第三牺牲层45的凹形侧壁形成。
参照图8A至图8C，可以形成第三掩模图案66。可以设置第三掩模图案66以图案化栅极衬垫62。可以通过经由使用第三掩模图案66作为蚀刻屏障而蚀刻间隙填充绝缘层63和栅极衬垫62来形成沟槽T。由于栅极衬垫62在沟道结构CH的顶表面上具有相对较大的厚度，所以当形成沟槽T时，栅极衬垫62可以防止沟道结构CH被暴露或损坏。因为第二栅极衬垫62B比第一栅极衬垫62A的第二部分62A_P2突出得更远，所以当形成沟槽T时，第二栅极衬垫62B可以防止第二部分62A_P2被蚀刻。
可以在第一边缘X1和第二边缘X2之间蚀刻层间绝缘层65、保护层64、间隙填充绝缘层63、栅极衬垫62和栅极绝缘衬垫61的至少一部分。可以蚀刻栅极衬垫62，并且由于第三牺牲层45的凹形侧壁，与第三牺牲层45具有垂直侧壁的情况相反，可以累积更少的残留物。因此，可以防止由保留在第三牺牲层45的侧壁上的栅极衬垫材料引起的桥接(bridge)。
此外，尽管图8A至图8C中未示出，但是可以形成隔离绝缘层，并且第一材料层41和第一材料图案51可以由第三材料层代替。在第一边缘X1和第二边缘X2之间，第三牺牲层45可以由第四材料层代替。第四材料层可以包括绝缘材料。可以执行平坦化工艺以暴露沟道焊盘49，并且可以形成联接到沟道焊盘49的接触插塞。此外，可以形成联接到栅极衬垫62的焊盘的接触插塞。
根据上述制造方法，通过经由不同的沉积方法形成第一栅极衬垫62A和第二栅极衬垫62B，可以形成具有可变厚度的栅极衬垫62。因此，当形成沟槽T时，可以保护沟道结构CH或第二部分62A_P2。此外，当形成联接到栅极衬垫62的焊盘的接触插塞时，可以确保蚀刻裕量。
图9是示出根据本公开的一个实施方式的存储器系统1000的图。
参照图9，存储器系统1000可以包括被配置为存储数据的存储器装置1200以及被配置为执行存储器装置1200和主机2000之间的通信的控制器1100。
主机2000可以是被配置为在存储器系统1000中存储数据或者从存储器系统1000中获取数据的装置或系统。主机2000可以产生对各种操作的请求，并且将产生的请求输出到存储器系统1000。这些请求可以包括针对编程操作的编程请求、针对读取操作的读取请求以及针对擦除操作的擦除请求。主机2000可通过使用例如以下接口协议中的至少一种来与存储器系统1000通信：外围组件互连Express(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串行附接SCSI(SAS)、非易失性存储器Express(NVMe)、通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和集成驱动电子装置(IDE)。
主机2000可以包括计算机、便携式数字装置、平板电脑、数码相机、数字音频播放器、电视机、无线通信装置或蜂窝电话中的至少一种。然而，所公开技术的实施方式不限于此。
控制器1100可以控制存储器系统1000的整体操作。控制器1100可以响应于主机2000的请求而控制存储器装置1200。控制器1100可以在主机2000的请求下控制存储器装置1200执行编程操作、读取操作和擦除操作。另选地，控制器1100可以在不存在来自主机2000的请求的情况下执行后台操作，以提高存储器系统1000的性能。
为了控制存储器装置1200的操作，控制器1100可以向存储器装置1200传输控制信号和数据信号。控制信号和数据信号可以通过不同的输入线/输出线传输到存储器装置1200。数据信号可以包括命令、地址或数据。控制信号可用于区分输入数据信号的时段。
存储器装置1200可以响应于控制器1100的控制而执行编程操作、读取操作和擦除操作。存储器装置1200可以是当电源被阻断时丢失数据的易失性存储器，或者是在没有电源时保留数据的非易失性存储器。存储器装置1200可以具有上面参照图1A至图1E描述的结构。此外，存储器装置1200可以是通过上面参照图2A至图8C描述的方法制造的半导体装置。根据一个实施方式，半导体装置可以包括：栅极叠层，其包括彼此交替层叠的导电层和绝缘层；沟道层，其穿过栅极叠层并且突出到栅极叠层的顶表面上方；栅极衬垫，其包括围绕栅极叠层的顶表面的第一部分和从第一部分突出并且围绕沟道层的第二部分；以及隔离绝缘层，其层叠在栅极叠层上并且穿过栅极衬垫的第一部分，其中，第二部分中的至少一个可以比第一部分更远地突出到隔离绝缘层中。
图10是示出根据本公开的一个实施方式的存储器系统30000的图。
参照图10，可以将存储器系统30000结合到蜂窝电话、智能电话、平板电脑、个人计算机(PC)、个人数字助理(PDA)或无线通信装置中。存储器系统30000可以包括存储器装置2200和控制存储器装置2200的操作的控制器2100。
控制器2100可以响应于处理器3100的控制而控制存储器装置2200的数据访问操作(例如，存储器装置2200的编程操作、擦除操作或读取操作)。
响应于控制器2100的控制，编程到存储器装置2200中的数据可以通过显示器3200输出。
无线电收发器3300可以通过天线ANT交换无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号改变为可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且将处理后的信号传输到控制器2100或显示器3200。控制器2100可以将由处理器3100处理的信号传输到存储器装置2200中。此外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号，并且通过天线ANT将无线电信号输出到外部装置。用于控制主机的操作的控制信号或要由处理器3100处理的数据可以由输入装置3400输入，并且输入装置3400可以包括例如触摸板和计算机鼠标的指点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得从控制器2100输出的数据、从无线电收发器3300输出的数据或者从输入装置3400输出的数据可以通过显示器3200输出。
根据一个实施方式，能够控制存储器装置2200的操作的控制器2100可以实现为处理器3100的一部分，或者实现为与处理器3100分离的芯片。
图11是示出根据本公开的一个实施方式的存储器系统40000的图。
参照图11，可以将存储器系统40000结合到个人计算机(PC)、平板PC、电子书、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器中。
存储器系统40000可以包括存储器装置2200和控制存储器装置2200的数据处理操作的控制器2100。
处理器4100可以根据通过输入装置4200输入的数据，通过显示器4300来输出存储在存储器装置2200中的数据。输入装置4200的示例可以包括例如触摸板或计算机鼠标的指点装置、小键盘或键盘。
处理器4100可以控制存储器系统40000的整体操作，并且控制控制器2100的操作。根据一个实施方式，能够控制存储器装置2200的操作的控制器2100可以实现为处理器4100的一部分，或者实现为与处理器4100分离的芯片。
图12是示出根据本公开的一个实施方式的存储器系统50000的框图。
参照图12，可以将存储器系统50000结合到图像处理器中，图像处理器例如为数码相机、附接有数字相机的蜂窝电话、附接有数字相机的智能电话或者附接有数字相机的台式PC。
存储器系统50000可以包括存储器装置2200和控制器2100，控制器2100控制存储器装置2200的数据处理操作，例如编程操作、擦除操作或读取操作。
存储器系统50000的图像传感器5200可以将光学图像转换成数字信号。可以将转换的数字信号传输到处理器5100或控制器2100。响应于处理器5100的控制，转换的数字信号可以通过显示器5300输出，或者通过控制器2100存储在存储器装置2200中。此外，响应于处理器5100或控制器2100的控制，存储在存储器装置2200中的数据可以通过显示器5300输出。
根据一个实施方式，能够控制存储器装置2200的操作的控制器2100可以形成为处理器5100的一部分，或者与处理器5100分离的芯片。
图13是示出根据本公开的一个实施方式的存储器系统70000的图。
参照图13，存储器系统70000可以包括存储卡或智能卡。存储器系统70000可以包括存储器装置2200、控制器2100和卡接口7100。
控制器2100可以控制存储器装置2200和卡接口7100之间的数据交换。根据一个实施方式，卡接口7100可以是但不限于安全数字(SD)卡接口或多媒体卡(MMC)接口。
卡接口7100可以根据主机60000的协议对主机60000和控制器2100之间的数据交换进行接口连接。根据一个实施方式，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可以指能够支持主机60000使用的协议的硬件、安装在硬件中的软件或信号传输方法。
当存储器系统70000连接到主机60000(例如，PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒)的主机接口6200时，主机接口6200可以响应于微处理器6100的控制，通过卡接口7100和控制器2100执行与存储器装置2200的数据通信。
根据本公开，通过三维层叠存储器单元，可以提高半导体装置的集成密度。此外，可以提供具有稳定的结构和提高的可靠性的半导体装置。
相关申请的交叉引用
本申请要求于2021年1月21日在韩国知识产权局提交的韩国专利申请No.10-2021-0008768的优先权，其全部公开内容通过引用结合于此。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
栅极叠层，所述栅极叠层具有彼此交替层叠的导电层和绝缘层；
沟道层，所述沟道层穿过所述栅极叠层，所述沟道层突出超过所述栅极叠层的顶表面；
栅极衬垫，所述栅极衬垫具有围绕所述栅极叠层的顶表面的第一部分和从所述第一部分突出并且围绕各个沟道层的第二部分；以及
隔离绝缘层，所述隔离绝缘层形成在所述栅极叠层上并且穿过所述栅极衬垫的所述第一部分，
其中，所述第二部分当中的至少一个第二部分比所述第一部分更远地突出到所述隔离绝缘层中。
2.根据权利要求1所述的半导体装置，其中，所述至少一个第二部分邻近所述隔离绝缘层，并且所述隔离绝缘层围绕所述至少一个第二部分的侧壁的一部分。
3.根据权利要求1所述的半导体装置，其中，所述沟道层中的每一个包括：
第一沟道图案，所述第一沟道图案穿过所述栅极叠层；以及
第二沟道图案，所述第二沟道图案联接到所述第一沟道图案，所述第二沟道图案突出到所述栅极叠层的顶表面上方。
4.根据权利要求3所述的半导体装置，其中，所述栅极衬垫围绕所述第二沟道图案的侧壁。
5.根据权利要求3所述的半导体装置，所述半导体装置还包括绝缘芯，所述绝缘芯具有形成在所述第一沟道图案中的第一部分和形成在所述第二沟道图案中的第二部分，其中，所述第二部分比所述第一部分具有更小的宽度。
6.根据权利要求1所述的半导体装置，所述半导体装置还包括插置在所述栅极衬垫和所述沟道层之间并且插置在所述栅极衬垫和所述栅极叠层之间的栅极绝缘衬垫。
7.根据权利要求6所述的半导体装置，其中，所述隔离绝缘层穿过所述栅极绝缘衬垫。
8.根据权利要求1所述的半导体装置，其中，所述隔离绝缘图案的侧壁包括分别围绕所述第二部分的凹陷部分，以及在所述第二部分之间突出的突出部分。
9.一种半导体装置，所述半导体装置包括：
栅极叠层，所述栅极叠层具有彼此交替层叠的导电层和绝缘层；
第一沟道图案，所述第一沟道图案穿过所述栅极叠层；
第二沟道图案，所述第二沟道图案联接到所述第一沟道图案，所述第二沟道图案突出到所述栅极叠层的顶表面上方；
绝缘芯，所述绝缘芯形成在所述第一沟道图案中，所述绝缘芯延伸到所述第二沟道图案中；
栅极衬垫，所述栅极衬垫具有围绕所述栅极叠层的顶表面的第一部分和围绕所述第二沟道图案的侧壁的一部分的第二部分；以及
屏障图案，所述屏障图案联接到所述栅极衬垫，所述屏障图案围绕所述第二沟道图案的侧壁的其余部分。
10.根据权利要求9所述的半导体装置，其中，所述绝缘芯的形成在所述第二沟道图案中的部分比所述绝缘芯的形成在所述第一沟道图案中的部分具有更小的宽度。
11.根据权利要求9所述的半导体装置，所述半导体装置还包括形成在所述栅极叠层上的隔离绝缘层，所述隔离绝缘层穿过所述栅极衬垫的所述第一部分。
12.根据权利要求9所述的半导体装置，所述半导体装置还包括插置在所述栅极衬垫和所述栅极叠层之间并且插置在所述栅极衬垫和所述第二沟道图案之间的栅极绝缘衬垫，所述栅极绝缘衬垫在所述屏障图案和所述第二沟道图案之间延伸。
13.一种制造半导体装置的方法，所述方法包括以下步骤：
形成层叠结构，所述层叠结构具有彼此交替层叠的第一材料层和第二材料层；
形成初步沟道结构，所述初步沟道结构具有第一沟道图案和绝缘芯，所述第一沟道图案穿过所述层叠结构，所述绝缘芯具有位于所述第一沟道图案中的第一部分和联接到所述第一部分的第二部分，所述第二部分突出到所述层叠结构的顶表面上方；
形成围绕所述绝缘芯的沟道结构，所述沟道结构包括联接到所述第一沟道图案的第二沟道图案；
形成栅极衬垫，所述栅极衬垫具有围绕所述层叠结构的顶表面的第一部分和围绕所述第二沟道图案的第二部分；
在所述栅极衬垫上形成间隙填充绝缘层；以及
形成穿过所述间隙填充绝缘层和所述栅极衬垫的第一部分的隔离绝缘层。
14.根据权利要求13所述的方法，其中，形成所述初步沟道结构的步骤包括以下步骤：
在所述层叠结构上形成牺牲结构；
形成穿过所述牺牲结构和所述层叠结构的第一开口；
在所述第一开口中形成第一沟道层；
在所述第一沟道层中形成绝缘芯；
移除所述牺牲结构以暴露所述初步沟道结构；以及
通过蚀刻所述第一沟道层而形成所述第一沟道图案。
15.根据权利要求14所述的方法，其中，形成所述绝缘芯的步骤包括以下步骤：
在所述第一沟道层中形成绝缘芯层；
通过蚀刻所述绝缘芯层的一部分而形成第二开口；
在所述第二开口中形成绝缘间隔物；以及
在所述绝缘间隔物中形成沟道焊盘。
16.根据权利要求13所述的方法，所述方法还包括以下步骤：蚀刻所述绝缘芯的第二部分，使得所述绝缘芯的第二部分比所述绝缘芯的第一部分具有更小的宽度。
17.根据权利要求13所述的方法，所述方法还包括以下步骤：在形成所述栅极衬垫之前，形成围绕所述层叠结构的顶表面和所述第二沟道图案的栅极绝缘衬垫。
18.根据权利要求13所述的方法，其中，形成所述隔离绝缘结构的步骤包括以下步骤：
形成穿过所述栅极衬垫的第一部分的沟槽，所述沟槽暴露所述栅极衬垫的第二部分；以及
在所述沟槽中形成所述隔离绝缘层。
19.根据权利要求13所述的方法，所述方法还包括以下步骤：
通过蚀刻所述栅极衬垫在所述第二沟道图案和所述间隙填充绝缘层之间形成第三开口；以及
在所述第三开口中形成屏障图案。
20.根据权利要求13所述的方法，所述方法还包括以下步骤：在形成所述隔离绝缘层之后，利用第三材料层代替所述第一材料层。
CN202110912743.6A 2021-01-21 2021-08-10 半导体装置和半导体装置的制造方法 Pending CN114823695A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0008768 2021-01-21
KR1020210008768A KR20220105878A (ko) 2021-01-21 2021-01-21 반도체 장치 및 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN114823695A true CN114823695A (zh) 2022-07-29

Family

ID=82405383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110912743.6A Pending CN114823695A (zh) 2021-01-21 2021-08-10 半导体装置和半导体装置的制造方法

Country Status (3)

Country Link
US (1) US11956960B2 (zh)
KR (1) KR20220105878A (zh)
CN (1) CN114823695A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716857B2 (en) * 2021-06-17 2023-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor memory device and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182942B1 (ko) 2011-05-24 2012-09-13 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US9859420B1 (en) * 2016-08-18 2018-01-02 International Business Machines Corporation Tapered vertical FET having III-V channel
US9859166B1 (en) * 2017-01-24 2018-01-02 International Business Machines Corporation Vertical field effect transistor having U-shaped top spacer
KR102376993B1 (ko) 2017-07-11 2022-03-22 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
US10297610B2 (en) * 2017-07-18 2019-05-21 Sandisk Technologies Llc Three-dimensional memory device having on-pitch drain select gate electrodes and method of making the same
US10804287B2 (en) 2017-08-28 2020-10-13 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
US11121149B2 (en) 2018-08-08 2021-09-14 Sandisk Technologies Llc Three-dimensional memory device containing direct contact drain-select-level semiconductor channel portions and methods of making the same
US11107827B2 (en) * 2019-02-28 2021-08-31 International Business Machines Corporation Integration of split gate metal-oxide-nitride-oxide-semiconductor memory with vertical FET
US10756110B1 (en) * 2019-04-10 2020-08-25 Sandisk Technologies Llc Method of forming seamless drain-select-level electrodes for a three-dimensional memory device and structures formed by the same
KR20210035465A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 실리사이드를 갖는 스트링 선택 라인 게이트 전극을 포함하는 3차원 메모리 소자

Also Published As

Publication number Publication date
US20220231044A1 (en) 2022-07-21
US11956960B2 (en) 2024-04-09
KR20220105878A (ko) 2022-07-28

Similar Documents

Publication Publication Date Title
CN109427805B (zh) 半导体器件及其制造方法
CN108933141B (zh) 半导体器件及其制造方法
US11812612B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20230238437A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN114823695A (zh) 半导体装置和半导体装置的制造方法
US11495473B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20220102372A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20220173117A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20230301092A1 (en) Semiconductor device and manufacturing method of the semiconductor device
US20220149071A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20220344366A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20220293629A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20220189983A1 (en) Semiconductor device and method of manufacturing the same
US20220172985A1 (en) Method of manufacturing semiconductor device
US20230301091A1 (en) Semiconductor device and manufacturing method of the semiconductor device
US20220302248A1 (en) Semiconductor device
CN114725200A (zh) 半导体装置和制造半导体装置的方法
KR20230060937A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20110266627A1 (en) Semiconductor device
CN114334803A (zh) 半导体装置和制造半导体装置的方法
CN114864586A (zh) 半导体装置和制造半导体装置的方法
CN112786601A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination