CN114823315A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN114823315A
CN114823315A CN202210434954.8A CN202210434954A CN114823315A CN 114823315 A CN114823315 A CN 114823315A CN 202210434954 A CN202210434954 A CN 202210434954A CN 114823315 A CN114823315 A CN 114823315A
Authority
CN
China
Prior art keywords
layer
window
scribing
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210434954.8A
Other languages
English (en)
Inventor
陈宏�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202210434954.8A priority Critical patent/CN114823315A/zh
Publication of CN114823315A publication Critical patent/CN114823315A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Abstract

本发明提供一种半导体器件及其制作方法。包括：提供衬底，衬底上形成有介质层，衬底包括芯片功能区和切割道区。利用同一光罩对介质层执行光刻工艺，形成位于切割道区的划片凹槽和位于芯片功能区的窗口，窗口暴露出部分顶层金属层作为焊盘。形成隔离层，隔离层至少覆盖划片凹槽的侧壁。本发明利用同一光罩，形成划片凹槽和窗口，节省了一道光罩。在切割道区形成划片凹槽，使切割的切口更小；沿着划片凹槽的深度方向切割半导体器件以完成划片，尽可能避免划片时机械应力损伤到芯片功能区，降低了划片时由于切割机械应力产生芯片崩边及芯片破损的概率。隔离层至少覆盖划片凹槽的侧壁，防止介质层中的元素扩散造成污染。

Description

半导体器件及其制作方法
技术领域
本发明属于集成电路制造技术领域，具体涉及一种半导体器件及其制作方法。
背景技术
在集成电路制造过程中，芯片的批量生产以晶圆为基本加工单位，多个芯片集成于同一片晶圆上，晶圆一般为硅衬底晶圆，芯片和芯片之间形成有切割道区，在晶圆制作完成后，通过在切割道区切割将芯片分离来获得单粒芯片。划片系统利用高速旋转的锯条进行划片，将机械力直接作用在晶圆表面，在晶圆被切割部分易产生应力损伤。锯条进行芯片切割时容易由于应力产生芯片崩边及芯片破损，进而降低产品良率。
发明内容
本发明提供一种半导体器件及其制作方法，利用同一光罩，形成划片凹槽和窗口，节省了一道光罩。在切割道区形成划片凹槽，使切割的切口更小，降低了划片时由于切割机械应力产生芯片崩边及芯片破损的概率。所述隔离层至少覆盖所述划片凹槽的侧壁，防止介质层中的元素扩散造成污染。
本发明提供一种半导体器件的制作方法，包括：
提供衬底，所述衬底上形成有介质层，所述衬底包括芯片功能区和切割道区，所述芯片功能区的所述介质层中嵌设有至少一层金属层；
利用同一光罩对所述介质层执行光刻工艺，形成位于所述切割道区的划片凹槽和位于所述芯片功能区的窗口，所述窗口暴露出所述至少一层金属层中的部分顶层金属层作为焊盘；其中，所述光罩中形成有对应所述划片凹槽和所述窗口的图形；
形成隔离层，所述隔离层至少覆盖所述划片凹槽的侧壁。
进一步的，所述介质层上还形成有钝化层，所述光刻工艺中，依次刻蚀所述钝化层和所述介质层形成所述划片凹槽和所述窗口。
进一步的，所述衬底上设置有若干阵列排布的所述芯片功能区，相邻的所述芯片功能区之间具有所述切割道区，所述划片凹槽设置在所述切割道区中。
进一步的，所述衬底上设置有若干行和若干列的所述芯片功能区，行方向和列方向垂直，沿所述行方向和所述列方向分布的所述切割道区的宽度均为70μm～90μm。
进一步的，在所述行方向分布的所述切割道区的中间区域和所述列方向分布的所述切割道区的中间区域均形成所述划片凹槽，所述划片凹槽交叉呈网格状。
进一步的，所述划片凹槽为条状，所述划片凹槽的宽度为20μm～30μm。
进一步的，所述介质层的材质包括含氟硅玻璃，所述隔离层的材质包括氧化层和/或氮化硅层。
进一步的，形成所述隔离层具体包括：
形成隔离材料层，所述隔离材料层覆盖所述划片凹槽的侧壁和底部以及所述窗口的侧壁和底部，还覆盖所述钝化层的表面；
刻蚀去除位于所述划片凹槽的底部、所述窗口的底部以及所述钝化层的表面的所述隔离材料层，剩余的位于所述划片凹槽的侧壁和所述窗口的侧壁的所述隔离材料层作为所述隔离层。
本发明还提供一种半导体器件，包括：
衬底，所述衬底上形成有介质层，所述衬底包括芯片功能区和切割道区，所述芯片功能区的所述介质层中嵌设有至少一层金属层；
划片凹槽和窗口，所述划片凹槽设置在所述切割道区中，所述窗口设置在所述芯片功能区中，所述窗口暴露出所述至少一层金属层中的部分顶层金属层作为焊盘；
隔离层，所述隔离层至少覆盖所述划片凹槽的侧壁。
进一步的，所述衬底上设置有若干行和若干列的所述芯片功能区，相邻的所述芯片功能区之间具有切割道区，在行方向分布的所述切割道区的中间区域和列方向分布的所述切割道区的中间区域均形成有所述划片凹槽，所述划片凹槽交叉呈网格状。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种半导体器件及其制作方法。制作方法包括：提供衬底，所述衬底上形成有介质层，所述衬底包括芯片功能区和切割道区。利用同一光罩对所述介质层执行光刻工艺，形成位于所述切割道区的划片凹槽和位于所述芯片功能区的窗口，所述窗口暴露出所述至少一层金属层中的部分顶层金属层作为焊盘。形成隔离层，所述隔离层至少覆盖所述划片凹槽的侧壁。本发明利用同一光罩，形成划片凹槽和窗口，节省了一道光罩。在切割道区形成划片凹槽，使切割的切口更小；划片的时候，沿着划片凹槽的深度方向切割半导体器件以完成划片，划片凹槽与芯片功能区之间还有间隔，尽可能避免划片时机械应力损伤到芯片功能区，降低了划片时由于切割机械应力产生芯片崩边及芯片破损的概率。所述隔离层至少覆盖所述划片凹槽的侧壁，防止介质层中的元素扩散造成污染。
附图说明
图1为一种半导体器件形成划片凹槽后的剖面示意图。
图2为一种半导体器件形成窗口后的剖面示意图。
图3为本发明实施例的半导体器件的制作方法流程示意图。
图4为本发明实施例的半导体器件的俯视图。
图5为本发明实施例的半导体器件光刻后对应图4中AA’处的剖面示意图。
图6为本发明实施例的半导体器件形成隔离材料层后的剖面示意图。
图7为本发明实施例的半导体器件形成隔离层后的剖面示意图。
其中，附图标记如下：
10-衬底；11-介质层；12-插塞；13-钝化层；V1-划片凹槽；K1-窗口；
20-衬底；21-介质层；22-插塞；23-钝化层；24-隔离材料层；V2-划片凹槽；K2-窗口；P-焊盘；
M1-第一金属层；M2-第二金属层；M3-第三金属层；Mt-顶层金属层；S-切割道区；C-芯片功能区。
具体实施方式
如背景技术所述，划片系统的锯条进行芯片切割时容易由于应力产生芯片崩边及芯片破损，进而降低产品良率。基于此，尝试在切割道区形成划片凹槽，形成划片凹槽需要制作对应划片凹槽的光罩，增加了工艺成本。
具体的，如图1所示，一种半导体器件包括衬底10和位于衬底10上的介质层11。半导体器件包括芯片功能区C和切割道区S，芯片功能区C的介质层层11中嵌设有若干层金属层，若干层金属层之间通过插塞12电连接。切割道区S中需要形成划片凹槽V1，具体在第一光罩(未示出)中形成对应划片凹槽V1的图形，使用第一光罩对切割道区S进行光刻工艺形成划片凹槽V1。接着，如图2所示，形成钝化层13，所述钝化层13覆盖划片凹槽V1的侧壁和底部以及介质层11的上表面。接着，通过光刻工艺形成窗口K1，顶层金属层Mt被窗口K1暴露出的部分作为焊盘。形成窗口K1的光刻工艺需要使用第二光罩，在第二光罩(未示出)中形成对应窗口K1的图形。采用此方法形成的半导体器件，形成划片凹槽V1和窗口K1需要使用两个光罩，增加了工艺成本，还不是很理想。
基于上述研究，本发明实施例提供了一种半导体器件及其制作方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了便于描述，本申请一些实施例可以使用诸如“在…上方”、“在…之下”、“顶部”、“下方”等空间相对术语，以描述如实施例各附图所示的一个元件或部件与另一个(或另一些)元件或部件之间的关系。应当理解的是，除了附图中描述的方位之外，空间相对术语还旨在包括装置在使用或操作中的不同方位。例如若附图中的装置被翻转，则被描述为在其它元件或部件“下方”或“之下”的元件或部件，随后将被定位为在其它元件或部件“上方”或“之上”。下文中的术语“第一”、“第二”、等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。
本发明实施例提供了一种半导体器件的制作方法，如图3所示，包括：
步骤S1、提供衬底，所述衬底上形成有介质层，所述衬底包括芯片功能区和切割道区，所述芯片功能区的所述介质层中嵌设有至少一层金属层；
步骤S2、利用同一光罩对所述介质层执行光刻工艺，形成位于所述切割道区的划片凹槽和位于所述芯片功能区的窗口，所述窗口暴露出所述至少一层金属层中的部分顶层金属层作为焊盘；其中，所述光罩中形成有对应所述划片凹槽和所述窗口的图形；
步骤S3、形成隔离层，所述隔离层至少覆盖所述划片凹槽的侧壁。
下面结合图4至图7详细介绍本发明实施例的半导体器件的制作方法的各步骤。
图4为本发明实施例的半导体器件的俯视图。图5为本发明实施例的半导体器件光刻后对应图4中AA’处的剖面示意图。如图4和图5所示，提供衬底20，所述衬底20上形成有介质层21和钝化层23。所述衬底20包括芯片功能区C和切割道区S，芯片功能区C的介质层层21中嵌设有至少一层金属层，示例性的，嵌设有自下而上的第一金属层M1、第二金属层M2、第三金属层M3以及顶层金属层Mt。介质层层21中嵌设的金属层的层数不做限制，根据实际情况设置，若干层金属层之间通过插塞22电连接。插塞22为上下两层金属层之间的介质层中的通孔中填充的导电层。
利用同一光罩对所述钝化层23和所述介质层21执行光刻工艺，形成位于所述切割道区S的划片凹槽V2和位于所述芯片功能区C的窗口K2，所述窗口K2暴露出所述至少一层金属层中的部分顶层金属层Mt作为焊盘P；其中，所述光罩中形成有对应所述划片凹槽V2和所述窗口K2的图形。具体的，利用光罩将划片凹槽V2和所述窗口K2的图形转移到钝化层23表层的光阻(光刻胶)上，再以光阻为掩膜刻蚀钝化层23和所述介质层21，以形成划片凹槽V2和窗口K2。
示例性的，所述衬底20上设置有若干阵列排布的芯片功能区C，例如若干行和若干列的芯片功能区C呈阵列分布,行方向和列方向垂直。相邻的芯片功能区C之间具有切割道区S，所述划片凹槽V2设置在所述切割道区S中。行方向分布的切割道区的宽度例如为70μm～90μm，列方向分布的切割道区的宽度例如也为70μm～90μm，在行方向分布的切割道区中间区域形成划片凹槽V2，在列方向分布的切割道区中间区域形成划片凹槽V2，行方向和列方向形成的划片凹槽V2的宽度均可为20μm～30μm。例如行方向形成的划片凹槽V2和列方向形成的划片凹槽V2交叉呈网格状。
本发明实施例的半导体器件利用同一光罩对所述钝化层23和所述介质层21执行光刻工艺，形成位于所述切割道区S的划片凹槽V2和位于所述芯片功能区C的窗口K2，节省了一道光罩。
图6为本发明实施例的半导体器件形成隔离材料层后的剖面示意图。图7为本发明实施例的半导体器件形成隔离层后的剖面示意图。如图6和图7所示，形成所述隔离层具体包括：形成隔离材料层24，所述隔离材料层24覆盖所述划片凹槽V2的侧壁和底部以及所述窗口K2的侧壁和底部，还覆盖所述钝化层23的表面；刻蚀去除位于所述划片凹槽V2的底部、所述窗口K2的底部以及所述钝化层23的表面的所述隔离材料层24，剩余的位于所述划片凹槽V2的侧壁和所述窗口K2的侧壁的所述隔离材料层24作为所述隔离层。所述隔离层暴露出部分顶层金属层Mt作为焊盘P。隔离层24的材质包括氧化层和/或氮化硅层。
切割道区S的划片凹槽V2暴露出介质层21，介质层21的材质例如包括含氟硅玻璃(FSG)，可采用用高密度等离子体化学气相沉积方法淀积FSG形成。划片凹槽V2暴露出介质层21，介质层21中的氟元素扩散(溢出)会与暴露出的焊盘P发生反应，氟元素污染焊盘P会影响焊盘P的质量。所述隔离层至少覆盖所述划片凹槽V2的侧壁，防止介质层21中的氟元素扩散。
常规半导体器件在切割道区设置testkey(测试单元)，切割道区内testkey以外的区域通常由氧化硅形成。而本发明实施例在切割道区S形成划片凹槽V2，划片凹槽V2的宽度小于切割道区S的宽度，所述划片凹槽的宽度大于切割锯条的宽度；如此一来，切割芯片(划片)时，控制切割锯条沿着划片凹槽V2的深度方向切割半导体器件以完成划片。本发明使切割的切口更小(窄)；而且划片的时候，划片凹槽V2与芯片功能区C之间还有间隔，尽可能避免划片时机械应力损伤到芯片功能区C，亦即崩边不容易崩到芯片功能区C里面，即使崩边的话，绷边的裂口也比较小。本发明有效降低了划片时由于切割机械应力产生芯片崩边及芯片破损的概率，进而提高了产品良率。
本发明还提供一种半导体器件，如图4和图7所示，包括：
衬底20，所述衬底20上形成有介质层21，所述衬底20包括芯片功能区C和切割道区S，所述芯片功能区C的所述介质层21中嵌设有至少一层金属层；
划片凹槽V2和窗口K2，所述划片凹槽V2设置在所述切割道区S中，所述窗口K2设置在所述芯片功能区C中，所述窗口K2暴露出所述至少一层金属层中的部分顶层金属层作为焊盘P；
隔离层，所述隔离层至少覆盖所述划片凹槽V2的侧壁。
具体的，所述衬底20上设置有若干行和若干列的所述芯片功能区C，相邻的所述芯片功能区C之间具有切割道区S，在行方向分布的所述切割道区S的中间区域和列方向分布的所述切割道区S的中间区域均形成有所述划片凹槽V2，所述划片凹槽V2交叉呈网格状。
综上所述，本发明提供一种半导体器件及其制作方法。制作方法包括：提供衬底，所述衬底上形成有介质层，所述衬底包括芯片功能区和切割道区。利用同一光罩对所述介质层执行光刻工艺，形成位于所述切割道区的划片凹槽和位于所述芯片功能区的窗口，所述窗口暴露出所述至少一层金属层中的部分顶层金属层作为焊盘。形成隔离层，所述隔离层至少覆盖所述划片凹槽的侧壁。本发明利用同一光罩，形成划片凹槽和窗口，节省了一道光罩。在切割道区形成划片凹槽，使切割的切口更小；划片的时候，沿着划片凹槽的深度方向切割半导体器件以完成划片，划片凹槽与芯片功能区之间还有间隔，尽可能避免划片时机械应力损伤到芯片功能区，降低了划片时由于切割机械应力产生芯片崩边及芯片破损的概率。所述隔离层至少覆盖所述划片凹槽的侧壁，防止介质层中的元素扩散造成污染。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
提供衬底，所述衬底上形成有介质层，所述衬底包括芯片功能区和切割道区，所述芯片功能区的所述介质层中嵌设有至少一层金属层；
利用同一光罩对所述介质层执行光刻工艺，形成位于所述切割道区的划片凹槽和位于所述芯片功能区的窗口，所述窗口暴露出所述至少一层金属层中的部分顶层金属层作为焊盘；其中，所述光罩中形成有对应所述划片凹槽和所述窗口的图形；
形成隔离层，所述隔离层至少覆盖所述划片凹槽的侧壁。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述介质层上还形成有钝化层，所述光刻工艺中，依次刻蚀所述钝化层和所述介质层形成所述划片凹槽和所述窗口。
3.如权利要求1所述的半导体器件的制作方法，其特征在于，所述衬底上设置有若干阵列排布的所述芯片功能区，相邻的所述芯片功能区之间具有所述切割道区，所述划片凹槽设置在所述切割道区中。
4.如权利要求3所述的半导体器件的制作方法，其特征在于，所述衬底上设置有若干行和若干列的所述芯片功能区，行方向和列方向垂直，沿所述行方向和所述列方向分布的所述切割道区的宽度均为70μm～90μm。
5.如权利要求4所述的半导体器件的制作方法，其特征在于，在所述行方向分布的所述切割道区的中间区域和所述列方向分布的所述切割道区的中间区域均形成所述划片凹槽，所述划片凹槽交叉呈网格状。
6.如权利要求1所述的半导体器件的制作方法，其特征在于，所述划片凹槽为条状，所述划片凹槽的宽度为20μm～30μm。
7.如权利要求1至6任意一项所述的半导体器件的制作方法，其特征在于，所述介质层的材质包括含氟硅玻璃，所述隔离层的材质包括氧化层和/或氮化硅层。
8.如权利要求2所述的半导体器件的制作方法，其特征在于，形成所述隔离层具体包括：
形成隔离材料层，所述隔离材料层覆盖所述划片凹槽的侧壁和底部以及所述窗口的侧壁和底部，还覆盖所述钝化层的表面；
刻蚀去除位于所述划片凹槽的底部、所述窗口的底部以及所述钝化层的表面的所述隔离材料层，剩余的位于所述划片凹槽的侧壁和所述窗口的侧壁的所述隔离材料层作为所述隔离层。
9.一种半导体器件，其特征在于，包括：
衬底，所述衬底上形成有介质层，所述衬底包括芯片功能区和切割道区，所述芯片功能区的所述介质层中嵌设有至少一层金属层；
划片凹槽和窗口，所述划片凹槽设置在所述切割道区中，所述窗口设置在所述芯片功能区中，所述窗口暴露出所述至少一层金属层中的部分顶层金属层作为焊盘；
隔离层，所述隔离层至少覆盖所述划片凹槽的侧壁。
10.如权利要求9所述的半导体器件，其特征在于，所述衬底上设置有若干行和若干列的所述芯片功能区，相邻的所述芯片功能区之间具有切割道区，在行方向分布的所述切割道区的中间区域和列方向分布的所述切割道区的中间区域均形成有所述划片凹槽，所述划片凹槽交叉呈网格状。
CN202210434954.8A 2022-04-24 2022-04-24 半导体器件及其制作方法 Pending CN114823315A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210434954.8A CN114823315A (zh) 2022-04-24 2022-04-24 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210434954.8A CN114823315A (zh) 2022-04-24 2022-04-24 半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN114823315A true CN114823315A (zh) 2022-07-29

Family

ID=82507173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210434954.8A Pending CN114823315A (zh) 2022-04-24 2022-04-24 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN114823315A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621302A (zh) * 2022-10-31 2023-01-17 上海功成半导体科技有限公司 半导体器件及其制备方法
WO2024077827A1 (zh) * 2022-10-13 2024-04-18 长鑫存储技术有限公司 半导体结构制备方法及半导体结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024077827A1 (zh) * 2022-10-13 2024-04-18 长鑫存储技术有限公司 半导体结构制备方法及半导体结构
CN115621302A (zh) * 2022-10-31 2023-01-17 上海功成半导体科技有限公司 半导体器件及其制备方法
CN115621302B (zh) * 2022-10-31 2023-08-11 上海功成半导体科技有限公司 半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
CN114823315A (zh) 半导体器件及其制作方法
US5136354A (en) Semiconductor device wafer with interlayer insulating film covering the scribe lines
US4364078A (en) Edge barrier of polysilicon and metal for integrated circuit chips
JP5011843B2 (ja) 半導体装置
TW201428946A (zh) 影像感測晶片封裝體及其製作方法
US6881649B2 (en) Method of making device chips collectively from common material substrate
US4073055A (en) Method for manufacturing semiconductor devices
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
WO2023060810A1 (zh) 半导体结构及其制备方法
US8969869B2 (en) Integrated circuit wafer and integrated circuit die
US4997793A (en) Method of improving cleaving of diode arrays
KR100205321B1 (ko) 크랙방지 패턴을 갖는 반도체소자의 제조방법
US7388256B2 (en) Semiconductor device and a method of manufacturing the same
WO2010147028A1 (ja) 複数の半導体チップを製造する方法
JPS6226839A (ja) 半導体基板
JPH02308551A (ja) 半導体ウェーハ
US5053836A (en) Cleaving of diode arrays with scribing channels
JPH1022236A (ja) 半導体装置およびその製造方法
JP2003258049A (ja) 半導体装置の製造方法
CN215988702U (zh) 一种晶圆
WO2023137846A1 (zh) 半导体结构及其制作方法
KR100850585B1 (ko) 액정표시장치의 제조방법
KR100267775B1 (ko) 반도체소자의 제조방법
KR20070051087A (ko) 크랙방지용 홈을 구비한 반도체 웨이퍼 및 반도체 웨이퍼절단방법
KR20070005841A (ko) 마스크와 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination