CN114792736A - 一种基于半金属/半导体异质结构的肖特基二极管 - Google Patents

一种基于半金属/半导体异质结构的肖特基二极管 Download PDF

Info

Publication number
CN114792736A
CN114792736A CN202210193038.XA CN202210193038A CN114792736A CN 114792736 A CN114792736 A CN 114792736A CN 202210193038 A CN202210193038 A CN 202210193038A CN 114792736 A CN114792736 A CN 114792736A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
semiconductor
metal
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210193038.XA
Other languages
English (en)
Inventor
芦红
谢景龙
马庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Duowei Testing Technology Hangzhou Co ltd
Nanjing Leibang Semiconductor Technology Co ltd
Original Assignee
Duowei Testing Technology Hangzhou Co ltd
Nanjing Leibang Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Duowei Testing Technology Hangzhou Co ltd, Nanjing Leibang Semiconductor Technology Co ltd filed Critical Duowei Testing Technology Hangzhou Co ltd
Priority to CN202210193038.XA priority Critical patent/CN114792736A/zh
Publication of CN114792736A publication Critical patent/CN114792736A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365Planar doping, e.g. atomic-plane doping, delta-doping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于半金属/半导体异质结构的肖特基二极管,涉及半导体器件技术领域,包括衬底、电极接触层、底部电极、第一半导体层、δ掺杂层、第二半导体层、第三半导体层、半金属层、保护层和顶部电极,第一半导体层、δ掺杂层、第二半导体层、第三半导体层、半金属层和保护层依次层叠在电极接触层上,底部电极为电极接触层上的独立台面结构,其中,底部电极和电极接触层之间形成欧姆接触,保护层与半金属层之间形成欧姆接触,第三半导体层与半金属层之间形成肖特基接触,第一半导体层和第二半导体层是由IIIA族和VA族元素组成的化合物所形成的半导体层,δ掺杂层为δ掺杂Si层或δ掺杂Be层。本发明提供的一种基于半金属/半导体异质结构的肖特基二极管,其中由二维电子气形成的导电沟道结构可以有效增强正向导通能力,抑制反向漏电流,提高击穿电压。

Description

一种基于半金属/半导体异质结构的肖特基二极管
技术领域
本发明涉及半导体器件领域,具体涉及一种基于半金属/半导体异质结构的肖特基二极管。
背景技术
肖特基二极管具有开关频率高、开关损耗小、正向压降低等优点,广泛应用于低功耗、高速集成电路和微波通信电路中,例如:开关电源、变频器、驱动器、整流二极管、保护二极管、检波二极管等。
现有的肖特基二极管是通过金属与半导体的接触而构成,金属材料通常选用金、铝、钼和镍等,半导体通常为硅、砷化镓和氮化镓等。由于金属和半导体两种材料的性质差异,导致肖特基二极管中金属层与半导体层之间界面的热稳定性较差,伴随形成位错等缺陷、发生界面扩散和界面反应,从而降低肖特基结的界面质量,在高电场下热电子发射或电子隧穿效应会使得反向漏电增大,降低肖特基二极管器件的反向耐压特性。文献“闫大为, 吴静,闫晓红,等.晶格匹配InAlN/GaN异质结构肖特基接触反向电流的电压与温度依赖关 系[J].物理学报,2021,70(07):299-305.”指出:位错是肖特基二极管器件反向漏电流的主要输运通道,而非肖特基效应。因此,肖特基二极管中金属/半导体的异质界面接触结构,亟待进一步技术手段的改善。
肖特基二极管与普通的PN结不同,肖特基势垒高度低于PN结势垒高度,因此,其正向导通电压和正向压降VF都比PN结低(约只有一般硅二极管的一半),同时降低了功率的消耗。肖特基二极管是一种多数载流子导电器件,不存在少数载流子寿命和反向恢复的问题,其反向恢复时间只是肖特基势垒电容的充、放电时间,远小于PN结二极管的反向恢复时间,故开关速度非常快,开关损耗也特别小,尤其适合于高频应用,但是由于肖特基二极管的反向势垒较薄,并且在其表面极易发生击穿,所以反向击穿电压比较低(实际应用的肖特基二极管反向击穿电压大多在100 V以下)。因此,提升肖特基二极管的耐压特性以及瞬态高压过冲可靠性,对扩展其在高速开关电源、平板/等离子电视、电焊机及移动通信基站等领域的应用是十分必要的。
发明内容
鉴于以上所述现有技术的不足,本发明提供一种基于半金属/半导体异质结构的肖特基二极管,使用半金属层替代传统的金属层,用于解决现有技术中肖特基二极管的金属/半导体界面热稳定性差、界面晶格失配大、位错等缺陷密度高的问题,同时半导体层/δ掺杂层/半导体层异质结所形成的二维电子气能够在降低肖特基二极管开启电压的同时降低反向漏电流,从而提升反向击穿电压,降低功耗。
为了实现上述目的,本发明提供一种基于半金属/半导体异质结构的肖特基二极管,包括衬底、电极接触层、底部电极、第一半导体层、δ掺杂层、第二半导体层、第三半导体层、半金属层、保护层和顶部电极,第一半导体层、δ掺杂层、第二半导体层、第三半导体层、半金属层和保护层依次层叠在电极接触层之上,底部电极为电极接触层上的独立台面结构,其中,底部电极和电极接触层之间形成欧姆接触,保护层与半金属层之间形成欧姆接触,第三半导体层和半金属层之间形成肖特基结,第一半导体层和第二半导体层是由IIIA族和VA族元素组成的化合物所形成的半导体层,δ掺杂层为δ掺杂Si层或δ掺杂Be层。
优选地,δ掺杂层的厚度不大于1纳米。
优选地,第一半导体层和第二半导体层的厚度之和为100~500纳米,厚度比为9:1~7:3。
优选地,第三半导体层是由IIIA族和VA族元素组成的化合物所形成的半导体层,厚度为200~300纳米。
优选地,第一半导体层、第二半导体层或第三半导体层是掺杂的半导体层。
优选地,半金属层是由稀土元素和VA族元素组成的化合物所形成的层,厚度为50~150纳米。
优选地,电极接触层包括半导体缓冲层和/或掺杂半导体层。
优选地,保护层为低功函数金属层,厚度为50~80纳米。
优选地,电极接触层、第一半导体层、δ掺杂层、第二半导体层、第三半导体层、半金属层和保护层依次以外延方式生长在衬底之上。
优选地,外延的方法包括分子束外延(MBE)技术与金属有机化学气相沉积(MOVPE)技术。
本发明的技术效果和优势:
本发明提供的一种基于半金属/半导体异质结构的肖特基二极管,利用δ掺杂层中的Si或Be原子替换半导体层的IIIA族原子,形成多电子或多空穴状态,从而使第一半导体层和第二半导体层的能带发生弯曲,最终由于电子的隧穿或迁移在第二半导体层和第三半导体层的异质结界面处形成二维电子气。同理,由于空穴的隧穿或迁移会在第二半导体层和第三半导体层的异质结界面处形成二维空穴气。二维电子气结构不仅能够降低本发明中肖特基二极管的开启电压,还能够减小反向漏电流,从而提升反向击穿电压。本发明使用具有半金属性质的材料替代传统金属层,并且使之与半导体层接触,构建半金属/半导体肖特基结,在保持肖特基势垒的同时降低了晶格失配以及界面缺陷密度,并且本发明的半金属可以浸润IIIA族-VA族化合物半导体层的表面,易形成兼容性好、热稳定性高的半金属/半导体界面,降低肖特基二极管器件的反向漏电流。本发明设计合理、简单、实用性强,且制备方法简单,便于实施,该结构可应用于各种肖特基二极管芯片制造。
附图说明
为了更清楚的阐释本发明的技术方案,展示以下实施例中所需要使用的附图,应当理解,附图仅展示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明中一种基于半金属/半导体异质结构的肖特基二极管的器件结构剖面示意图。
图2为本发明另一种基于半金属/半导体异质结构的肖特基二极管的器件结构剖面示意图。
图3为本发明实施例1中肖特基结和二维电子气结构部分的能带示意图。
具体实施方式
以下通过附图和特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明提供了一种基于半金属/半导体异质结构的肖特基二极管,如图1所示,其自下而上依次包括衬底01、电极接触层02、底部电极03、第一半导体层04、δ掺杂层05、第二半导体层06、第三半导体层07、半金属层(08)、保护层09和顶部电极10,其中第一半导体层04、δ掺杂层05、第二半导体层06、第三半导体层07、半金属层08、保护层09和顶部电极10依次层叠在电极接触层02上,底部电极03为电极接触层02上的独立台面结构。底部电极03和电极接触层02之间形成欧姆接触,保护层09与半金属层08之间形成欧姆接触,第三半导体层07和半金属层08之间形成肖特基结。第一半导体层04和第二半导体层06是由IIIA族和VA族元素组成的化合物所形成的半导体层,而δ掺杂层为δ掺杂Si层或δ掺杂Be层。在本发明中,第一半导体层04、δ掺杂层05、第二半导体层06和第三半导体层07之间形成二维电子气结构,δ掺杂层05的作用是利用Si或Be原子替换半导体层的IIIA族原子,形成一种多电子或多空穴状态,从而使第一半导体层04和第二半导体层06的能带发生弯曲,最终由于电子的隧穿或迁移在第二半导体层06和第三半导体层07的异质结界面处形成二维电子气。同理,由于空穴的隧穿或迁移会在第二半导体层06和第三半导体层07的异质结界面处形成二维空穴气。二维电子/空穴气结构提供了更多的载流子,能够显著降低本发明中肖特基二极管的开启电压,同时,第三半导体层07更高的能垒有利于减小反向漏电流,从而提高反向击穿电压。
δ掺杂层05的厚度不大于1纳米,而第一半导体层04 和第二半导体层06的厚度之和为100~500纳米,其厚度比为9:1~7:3。
在本发明中,第三半导体层优选是由IIIA族和VA族元素组成的化合物所形成的半导体层,厚度为200~300纳米。形成第一半导体层、第二半导体层和第三半导体层的IIIA族和VA族元素组成的化合物(本发明中简称为IIIA-VA化合物)中,IIIA族元素包括Al、Ga和In,VA族元素包括P、As、Sb和Bi。优选的,IIIA-VA化合物优选包括AlAs、AlSb、GaAs、GaSb、InAs和InSb,或者包括由至少两种这些化合物(即AlAs、AlSb、GaAs、GaSb、InAs和InSb)形成的多元化合物或数字合金(digital alloy),多元化合物和数字合金的化学式可以为In1-x- yGaxAlyAs(0<x<1,0<y<1)或AlxGa1-xSb(0<x<1)。在本发明中,数字合金具体是指由若干种极薄的半导体层组成的超晶格,例如AlSb和GaSb,这两种材料以几个原子层的厚度交替设置,整体可以看作一种具有均匀组分的合金,若AlSb的厚度为a,GaSb的厚度为b,x=a/(a+b),则其化学式为AlxGa1-xSb。
第一半导体层、第二半导体层或第三半导体层可以是掺杂的半导体层,掺杂源优选包括Si、Te、Be或C,掺杂源的含量优选不高于5×1017cm-3。适当的掺杂可以减小器件的电阻,降低工作电压和功耗。
在本发明中,半金属层是由稀土元素和VA族元素组成的化合物所形成的层,厚度为50~150纳米。稀土元素和VA族元素组成的化合物(本发明中简称为RE-VA化合物)中,稀土元素(RE)优选包括Er、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Y或Sc,更优选为Er、Gd或Sm;VA族元素优选包括P、As、Sb或Bi,更优选为As或Sb;具体的, RE-VA化合物优选包括ErAs、ErSb、GdAs、GdSb、SmAs、SmSb、HoAs、HoSb、EuAs、EuSb、YbAs或YbSb,更优选为ErAs或ErSb。
在本发明中,第三半导体层07和半金属层08之间形成肖特基二极管结构,半金属ErAs层代替传统肖特基二极管中金属层,在保持能够形成肖特基势垒的同时降低了晶格失配以及界面缺陷密度,并且半金属层重的RE-VA化合物可以浸润由IIIA-VA化合物组成的第三半导体层的表面,易形成兼容性好、热稳定性高的半金属/半导体界面。而高质量的外延薄膜和界面,有利于降低肖特基二极管器件的反向漏电流。
在本发明中,衬底01为半导体单晶衬底,应当具有与器件结构材料近似的晶格常数、热膨胀系数等,保证得到高质量的单晶外延薄膜。优选IIIA族和VA族元素组成的化合物,其中,IIIA族元素包括铝、镓和铟,VA族元素包括磷、砷和锑。具体地,半导体衬底可以是商用的2英寸至6英寸的GaAs衬底、InP衬底、GaSb衬底、InAs衬底等。
在本发明中,保护层为低功函数金属层,厚度为50~80纳米,金属优选Al、W、Ta等。可以有效的保护半金属层,防止氧化、扩散等损害肖特基二极管的性能。
电极接触层02为层叠在其上的器件提供导电功能,可包括半导体缓冲层11和/或重掺杂半导体层12,如图2所示。重掺杂半导体层中掺杂源的浓度要高于1018 cm-3量级,掺杂源所用元素为Si、Be、C等。一方面外延得到重掺杂半导体层可以作为缓冲层,隔绝单晶衬底中的缺陷对外延薄膜质量的影响,最终影响器件性能;另一方面,重掺杂半导体层可以有效地导电,作为电信号传输的通道层,保证肖特基二极管能够实现相应的功能。
在本发明中,电极接触层02、第一半导体层04、δ掺杂层05、第二半导体层06、第三半导体层07、半金属层08和保护层09依次以外延方式生长在衬底01之上。外延方法优选为分子束外延和金属有机化学气相外延,可以保证外延薄膜的质量和准确控制掺杂浓度等。
本发明中,顶部电极10和底部电极03的材料包括Au、Ni-Ge-Au合金、Al-Au合金,和Ti-Pt-Au合金既具备优异的导电能力,同时与电极接触层可以形成良好的欧姆接触。电极材料的制备优选为电子束蒸镀,可以获得均匀平整的电极层,有利于得到高性能的半金属/半导体异质结构的肖特基二极管。蒸镀方法包括但不限于真空热蒸发镀膜和电子束蒸镀技术。底部电极03可采用光刻的方法在外延结构中确定电极位置,采用本领域技术人员熟知的干法刻蚀或者湿法刻蚀的方法将材料刻蚀到达电极接触层02的深度,本领域技术人员可以根据实际需要确定刻蚀过程中各相关参数。底部电极和顶部电极厚度为200~1000纳米。
实施例1:
(1)对(001)晶面的GaAs衬底进行去氧化层处理,GaAs衬底的表面温度为600 ℃,处理时间为15 min;
(2)采用分子束外延法,于580 ℃条件下,外延生长厚度为100 nm的重掺杂GaAs层做为电极接触层,掺杂源为Si,所述重掺杂GaAs层中掺杂源的含量为1×1018 cm-3
(3)采用分子束外延法,于580 ℃条件下,在重掺杂GaAs层上方外延生长450 nm的Si掺杂的Al0.3Ga0.7As层,生长速率为1 μm/h,掺杂浓度为2×1017 cm-3
(4)在As压保护下,外延生长30秒的δ掺杂Si层,其中,Si源炉的温度为1280 ℃;
(5)采用分子束外延法,于580 ℃条件下,外延生长厚度为50 nm的Si掺杂的Al0.3Ga0.7As层,生长速率为1 μm/hr,掺杂浓度为2×1017 cm-3
(6)采用分子束外延法,于580 ℃条件下,在Al0.3Ga0.7As层上方外延200 nm的半导体Si掺杂GaAs层,掺杂源的含量为1×1017 cm-3,生长速率为0.7 μm/hr;
(7)将生长温度降低到460 ℃,采用分子束外延法,在所述半导体GaAs层上方外延生长半金属ErAs层,厚度为80 nm,生长速率为200 nm/hr;
(8)将生长温度降低到50 ℃,采用分子束外延法,在半金属ErAs层上方外延生长金属Al保护层,厚度为50 nm,生长速率为100 nm/hr,外延生长部分完成;
(9)采用光刻的方法,湿法刻蚀步骤(8)得到的外延结构,暴露出重掺杂GaAs层为止;
(10)采用电子束蒸镀的方法在重掺杂GaAs层以及顶部保护层上方制备200纳米厚的Ni-Ge-Au合金电极。
图3为本实施例中一种基于半金属/半导体异质结构的肖特基二极管的能带结构示意图。由于半导体GaAs与Al0.3Ga0.7As能带高度的不同,利用δ掺杂Si技术形成GaAs/Al0.3Ga0.7As异质结构的二维电子气。半金属ErAs层与半导体GaAs层接触导致GaAs的能带弯曲,电子由半导体GaAs中向ErAs层运动,随后形成一个从半导体指向半金属的内建电场,半金属中的电子也会产生从ErAs层向半导体GaAs层的漂移运动,当电子的扩散运动和漂移运动达到相对平衡时,便形成了ErAs/GaAs半金属/半导体肖特基势垒。
本实施例的N型肖特基二极管,理想因子约为1,噪声等效功率约fW/Hz1/2量级,具有超高灵敏度的探测性能。
实施例2:
(1)对(001)晶面的GaSb衬底进行去氧化层处理,GaSb衬底的表面温度为560 ℃,处理时间为10 min;
(2)采用分子束外延法,于530 ℃条件下,在GaSb衬底层上外延生长100 nm的GaSb缓冲层;
(3)采用分子束外延法,于530 ℃条件下,在GaSb缓冲层上外延生长厚度为450 nm的Al0.3Ga0.7Sb层,生长速率为1 μm/hr;
(4)在Sb压保护下,外延生长30秒的δ掺杂Be层,其中,Be源炉的温度为1280 ℃;
(5)采用分子束外延法,于530 ℃条件下,外延生长厚度为50 nm的Al0.3Ga0.7Sb层,生长速率为1 μm/hr;
(6)采用分子束外延法,于530 ℃条件下,外延生长厚度为200 nm的本征GaSb层,生长速率为0.7 μm/hr;
(7)将生长温度降低到460 ℃,采用分子束外延法,在所述半导体GaSb层上方外延生长半金属ErSb层,厚度为80 nm,生长速率为200 nm/hr;
(8)将生长温度降低到50 ℃,采用分子束外延法,在半金属ErSb层上方外延生长金属Al保护层,厚度为50 nm,生长速率为100 nm/hr,外延生长部分完成;
(9)采用光刻的方法,湿法刻蚀步骤(8)得到的外延结构,暴露出GaSb虚拟衬底层为止;
(10)采用电子束蒸镀的方法在GaSb虚拟衬底层以及顶部保护层上方制备200纳米厚的Ti-Pt-Au合金电极。
本实施例的P型肖特基二极管,其理想因子约为1.05,噪声等效功率约为亚pW/Hz1 /2量级,具备较好的探测性能。
实施例3:
(1)对(001)晶面的GaAs衬底进行去氧化层处理,GaAs衬底的表面温度为580 ℃,处理时间为10 min;
(2)采用分子束外延法,于580 ℃条件下,外延生长厚度为50 nm的GaAs缓冲层11;
(3)采用分子束外延法,于530 ℃条件下,外延生长厚度为500 nm的Be掺杂GaSb层作为虚拟衬底层,所生长的GaSb虚拟衬底层12中载流子浓度大于2×1018 cm-3
(4)采用分子束外延法,于530 ℃条件下,在GaSb虚拟衬底层上外延生长厚度为450 nm的Al0.3Ga0.7Sb层,生长速率为1 μm/hr;
(5)在Sb压保护下,外延生长30秒的δ掺杂Be层,其中,Be源炉的温度为880 ℃;
(6)采用分子束外延法,于530 ℃条件下,外延生长厚度为50 nm的Al0.3Ga0.7Sb层,生长速率为1 μm/hr;
(7)采用分子束外延法,于530 ℃条件下,外延生长厚度为200 nm的本征GaSb层,生长速率为0.7 μm/hr;
(8)将生长温度降低到460 ℃,采用分子束外延法,在所述半导体GaSb层上方外延生长半金属ErSb层,厚度为80 nm,生长速率为200 nm/hr;
(9)将生长温度降低到50 ℃,采用分子束外延法,在半金属ErSb层上方外延生长金属Al保护层,厚度为50 nm,生长速率为100 nm/hr,外延生长部分完成;
(10)采用光刻的方法,湿法刻蚀步骤(9)得到的外延结构,暴露出GaSb虚拟衬底层为止;
(11)采用电子束蒸镀的方法在GaSb虚拟衬底层以及顶部保护层上方制备200纳米厚的Ti-Pt-Au合金电极。
本实施例的P型肖特基二极管,其理想因子约为1.15,噪声等效功率约为pW/Hz1/2量级,具备较好的探测性能。
除非另外限定,本发明所使用的技术和科学术语具有作为本发明所属领域的普通技术人员通常所理解的相同的含义。在非限定性实施例中例示了本发明的实施方式。在上述公开的实施例的基础上,本领域技术人员能想到的各种变型,也应视为本发明的保护范围。

Claims (10)

1.一种基于半金属/半导体异质结构的肖特基二极管,其特征在于,包括衬底、电极接触层、底部电极、第一半导体层、δ掺杂层、第二半导体层、第三半导体层、半金属层、保护层和顶部电极,所述第一半导体层、所述δ掺杂层、所述第二半导体层、所述第三半导体层、所述半金属层和所述保护层依次层叠在所述电极接触层之上,所述底部电极为所述电极接触层上的独立台面结构,其中,所述底部电极和所述电极接触层之间形成欧姆接触,所述保护层与所述半金属层之间形成欧姆接触,所述第三半导体层和所述半金属层之间形成肖特基结,所述第一半导体层和所述第二半导体层是由IIIA族和VA族元素组成的化合物所形成的半导体层,所述δ掺杂层为δ掺杂Si层或δ掺杂Be层。
2.根据权利要求1所述的肖特基二极管,其特征在于,所述δ掺杂层的厚度不大于1纳米。
3.根据权利要求1所述的肖特基二极管,其特征在于,所述第一半导体层和所述第二半导体层的厚度之和为100~500纳米,厚度比为9:1~7:3。
4.根据权利要求1所述的肖特基二极管,其特征在于,所述第三半导体层是由IIIA族和VA族元素组成的化合物所形成的半导体层,厚度为200~300纳米。
5.根据权利要求1所述的肖特基二极管,其特征在于,所述第一半导体层、所述第二半导体层或所述第三半导体层是掺杂的半导体层。
6.根据权利要求1所述的肖特基二极管,其特征在于,所述半金属层是由稀土元素和VA族元素组成的化合物所形成的层,厚度为50~150纳米。
7.根据权利要求1所述的肖特基二极管,其特征在于,所述电极接触层包括半导体缓冲层和/或掺杂半导体层。
8.根据权利要求1所述的肖特基二极管,其特征在于,所述保护层为低功函数金属层,厚度为50~80纳米。
9.根据权利要求1所述的肖特基二极管,其特征在于,所述电极接触层、所述第一半导体层、所述δ掺杂层、所述第二半导体层、所述第三半导体层、所述半金属层和所述保护层依次以外延方式生长在所述衬底之上。
10.根据权利要求9所述的肖特基二极管,其特征在于,所述外延的方法包括分子束外延(MBE)与金属有机化学气相沉积(MOVPE)技术生长。
CN202210193038.XA 2022-03-01 2022-03-01 一种基于半金属/半导体异质结构的肖特基二极管 Pending CN114792736A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210193038.XA CN114792736A (zh) 2022-03-01 2022-03-01 一种基于半金属/半导体异质结构的肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210193038.XA CN114792736A (zh) 2022-03-01 2022-03-01 一种基于半金属/半导体异质结构的肖特基二极管

Publications (1)

Publication Number Publication Date
CN114792736A true CN114792736A (zh) 2022-07-26

Family

ID=82459727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210193038.XA Pending CN114792736A (zh) 2022-03-01 2022-03-01 一种基于半金属/半导体异质结构的肖特基二极管

Country Status (1)

Country Link
CN (1) CN114792736A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975645A (zh) * 2022-05-14 2022-08-30 南京大学 一种稀土掺杂iii-v族半导体结构及其光电探测器结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975645A (zh) * 2022-05-14 2022-08-30 南京大学 一种稀土掺杂iii-v族半导体结构及其光电探测器结构
CN114975645B (zh) * 2022-05-14 2024-03-19 南京大学 一种稀土掺杂iii-v族半导体结构及其光电探测器结构

Similar Documents

Publication Publication Date Title
US10158009B2 (en) Method of making a graphene base transistor with reduced collector area
US9184266B2 (en) Transistor having graphene base
CN109920857B (zh) 一种肖特基二极管及其制备方法
Qi et al. High breakdown single-crystal GaN pn diodes by molecular beam epitaxy
US9564491B2 (en) Semiconductor device
KR102011761B1 (ko) 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드
KR102011762B1 (ko) 부분 리세스된 양극을 갖는 GaN계 쇼트키 다이오드
WO2009119248A1 (ja) 半導体装置
Cho et al. Fabrication of AlGaAs/GaAs/diamond heterojunctions for diamond-collector HBTs
US20130119437A1 (en) Semiconductor device
Duschl et al. Epitaxially grown Si/SiGe interband tunneling diodes with high room-temperature peak-to-valley ratio
JP3708114B2 (ja) バリスティック半導体素子
CN114792736A (zh) 一种基于半金属/半导体异质结构的肖特基二极管
TWI464877B (zh) 具有高效率之氮化物系異質結構場效電晶體
WO2020192569A1 (en) Schottky-type heterojunction structure, method of making the same and schottky barrier diode device including the same
Fleet et al. Schottky barrier height in Fe/GaAs films
CN216902957U (zh) 一种基于半金属/半导体异质结构的肖特基二极管
Li et al. Blue electroluminescence from ZnO based heterojunction diodes with CdZnO active layers
KR20190140603A (ko) 헤테로 접합 바이폴라 트랜지스터
JP2003133320A (ja) 薄膜半導体エピタキシャル基板及びその製造方法
CN118352394A (zh) 一种SiC/GaN垂直FinFET器件及制备方法
CN115346873A (zh) 碳化硅异构结常闭型高电子迁移率晶体管及其制备方法
CN115621327A (zh) 基于自组装Ni纳米岛的JBS功率二极管及其制备方法
CN114864656A (zh) 氮化镓肖特基二极管
CN112400237A (zh) 具有金刚石集电极和电流隧穿层的p-n二极管和p-n-p异质结双极晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination