CN114785337A - 一种微控制器中输入/输出阻抗可配置的gpio口电路结构 - Google Patents

一种微控制器中输入/输出阻抗可配置的gpio口电路结构 Download PDF

Info

Publication number
CN114785337A
CN114785337A CN202210408867.5A CN202210408867A CN114785337A CN 114785337 A CN114785337 A CN 114785337A CN 202210408867 A CN202210408867 A CN 202210408867A CN 114785337 A CN114785337 A CN 114785337A
Authority
CN
China
Prior art keywords
resistor
switch
esd
gpio port
port circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210408867.5A
Other languages
English (en)
Inventor
张宗航
兰亚峰
傅建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Key System and Integrated Circuit Co Ltd
Original Assignee
China Key System and Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Key System and Integrated Circuit Co Ltd filed Critical China Key System and Integrated Circuit Co Ltd
Priority to CN202210408867.5A priority Critical patent/CN114785337A/zh
Publication of CN114785337A publication Critical patent/CN114785337A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种微控制器中输入/输出阻抗可配置的GPIO口电路结构，属于半导体领域，包括一般GPIO口电路和I/O口节点，一般GPIO口电路和I/O口节点之间设置有一排开关阵列和一排电阻阵列。电阻阵列包括电阻R1～Rn，电阻R1～Rn全部串联到一起，并且I/O口节点与电阻R1的一端相连。开关阵列包括开关S0～Sn，所有开关的一端接到一起并与一般GPIO口电路相连；开关S0的另一端与I/O口节点接到一起，开关S1的另一端接到电阻R1和电阻R2之间，开关S2的另一端接到电阻R2和电阻R3之间，...，开关Sn的另一端接到电阻Rn的另一端。本发明可以拓展通用GPIO口的功能，为微控制器芯片外围的硬件电路设计以及软件调试提供更多的选择，同时也能降低整个硬件系统的成本。

Description

一种微控制器中输入/输出阻抗可配置的GPIO口电路结构
技术领域
本发明涉及半导体技术领域，特别涉及一种微控制器中输入/输出阻抗可配置的GPIO口电路结构。
背景技术
在集成电路领域，微控制器是一个很重要的门类，应用遍布电机控制、消费类电子、游戏设备、楼宇安全、门禁控制、工业控制、智能家电、医疗设备等各个领域。同时在很多领域，竞争异常激烈，尤其是消费类电子领域，对成本和开发周期都非常敏感。
微控制器的具体应用中，在GPIO口输入或者输出端往往需要串接一定阻抗的电阻。比如：如果要进行高速信号通信，往往需要在微控制器的输出端串接匹配电阻，以减小反射、增强信号稳定性。再比如，按键输入、ADC检测输入的应用，需要在微控制器的输入端串接一个电阻来防止输入信号抖动干扰。目前市场上的微控制器的GPIO都无法在芯片内部配置输入输出阻抗。因此在设计硬件板卡的时候，就需要在芯片外围添加所需要的电阻。这样一来不仅增加了物料成本，而且还额外增加了布板面积和布板难度从而影响开发效率。还有一种情况，某些经验欠缺的应用工程师，可能在高速信号输出端以及按键输入和ADC输入通路并没有预留电阻的位置，虽然大部分情况下并不一定会有问题，但是一旦有问题，就需要改版解决，这样便会导致开发周期变长。
发明内容
本发明的目的在于提供一种微控制器中输入/输出阻抗可配置的GPIO口电路结构，能够拓展通用GPIO口的功能，为微控制器外围的硬件电路设计以及软件调试提供更多的选择，同时也能降低整个硬件系统的成本。
为解决上述技术问题，本发明提供了一种微控制器中输入/输出阻抗可配置的GPIO口电路结构，包括一般GPIO口电路和I/O口节点，
所述一般GPIO口电路和所述I/O口节点之间设置有一排开关阵列和一排电阻阵列。
可选的，所述电阻阵列包括电阻R1～Rn，所述电阻R1～Rn全部串联到一起，并且所述I/O口节点与电阻R1的一端相连。
可选的，所述开关阵列包括开关S0～Sn，所有开关的一端接到一起并与所述一般GPIO口电路相连；开关S0的另一端与所述I/O口节点接到一起，开关S1的另一端接到电阻R1和电阻R2之间，开关S2的另一端接到电阻R2和电阻R3之间，...，开关Sn-1的另一端接到电阻Rn-1和电阻Rn之间，开关Sn的另一端接到电阻Rn的另一端。
可选的，所述一般GPIO口电路包括输出控制模块、斯密特触发器、PMOS管、NMOS管、上拉电阻、下拉电阻、开关Su、开关Sd、ESD上管和ESD下管；其中，
ESD上管的正极和ESD下管的负极相连；开关Su的一端连接在ESD上管的正极和ESD下管的负极之间，另一端通过上拉电阻接VCC；开关Sd的一端连接在ESD上管的正极和ESD下管的负极之间，另一端通过下拉电阻接VSS；
斯密特触发器的输入端连接在ESD上管的正极和ESD下管的负极之间，输出端输出数字信号；
PMOS管、NMOS管的栅端均连接输出控制模块。
可选的，所述ESD上管的负极接VCC，所述ESD下管的正极接VSS。
可选的，所述I/O口节点连接在ESD上管的正极和ESD下管的负极之间。
在本发明提供的微控制器中输入/输出阻抗可配置的GPIO口电路结构中，包括一般GPIO口电路和I/O口节点，所述一般GPIO口电路和所述I/O口节点之间设置有一排开关阵列和一排电阻阵列，其中开关阵列中的开关可以由寄存器进行配置，通过打开或关闭不同的开关，在一般GPIO口电路和I/O口节点之间通路上便会串接不同阻值的电阻，由此便可以实现输入或者输出阻抗可以配置的目的。本发明能够拓展通用GPIO口的功能，为微控制器芯片外围的硬件电路设计以及软件调试提供更多的选择，同时也能降低整个硬件系统的成本。
附图说明
图1是本发明提供的一般GPIO口电路结构示意图；
图2是本发明提供的一种微控制器中输入/输出阻抗可配置的GPIO口电路结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种微控制器中输入/输出阻抗可配置的GPIO口电路结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种应用于微控制器的输入/输出阻抗可配置的GPIO口电路结构，包括一般GPIO口电路和I/O口节点，所述一般GPIO口电路的结构如图1所示，包括输出控制模块、斯密特触发器、PMOS管、NMOS管、上拉电阻、下拉电阻、开关Su、开关Sd、ESD上管和ESD下管；其中，ESD上管的正极和ESD下管的负极相连；开关Su的一端连接在ESD上管的正极和ESD下管的负极之间，另一端通过上拉电阻接VCC；开关Sd的一端连接在ESD上管的正极和ESD下管的负极之间，另一端通过下拉电阻接VSS；斯密特触发器的输入端连接在ESD上管的正极和ESD下管的负极之间，输出端输出数字信号；PMOS管、NMOS管的栅端均连接输出控制模块。
本发明提供的一种应用于微控制器的输入/输出阻抗可配置的GPIO口电路结构如图2所示，包括：
一般GPIO口电路1、开关阵列2(包括开关S0～Sn)、电阻阵列3(包括电阻R1～Rn)、I/O口节点4；一排开关阵列2和一排电阻阵列3设置在一般GPIO口电路1和I/O口节点4之间。
所述电阻阵列3包括电阻R1～Rn，所述电阻R1～Rn全部串联到一起；并且所述I/O口节点4与电阻R1的一端相连。
所述开关阵列2包括开关S0～Sn，所有开关的一端接到一起并与一般GPIO口电路1相连；开关S0的另一端与I/O口节点4接到一起，开关S1的另一端接到电阻R1和电阻R2之间，开关S2的另一端接到电阻R2和电阻R3之间，...，开关Sn-1的另一端接到电阻Rn-1和电阻Rn之间，开关Sn的另一端接到电阻Rn的另一端。
本发明的具体工作原理如下：
对于微控制器芯片的设计，其中GPIO口的设计是一个很重要的模块，一般的GPIO口都会设计很多种模式，不同的模式通过微控制器内部的寄存器来进行配置。比如GPIO口可以配置成上拉或者下拉，可以配置成输入或者输出，其中的输入还可以配置成数字输入或者模拟输入等等。本发明中，在一般GPIO口电路基础上增加一排开关阵列以及一排电阻阵列。其中开关阵列中的开关可以由寄存器进行配置，通过打开或关闭不同的开关，在一般GPIO口电路和I/O口节点之间通路上便会串接不同阻值的电阻。假设电阻阵列中的所有电阻R1～Rn都相等，阻值记为R，所述开关阵列中的开关同一时刻保证只有一个开关导通，记某一时刻导通的开关为Sx，其中0≤x≤n。由图2所示电路结构示意图可以得到，此刻在所述一般GPIO口电路和所述I/O口节点之间通路上串接的电阻阻值等于x*R。由此便可以实现输入或者输出阻抗可以配置的目的。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (6)

1.一种微控制器中输入/输出阻抗可配置的GPIO口电路结构，包括一般GPIO口电路和I/O口节点，其特征在于，
所述一般GPIO口电路和所述I/O口节点之间设置有一排开关阵列和一排电阻阵列。
2.如权利要求1所述的微控制器中输入/输出阻抗可配置的GPIO口电路结构，其特征在于，所述电阻阵列包括电阻R1～Rn，所述电阻R1～Rn全部串联到一起，并且所述I/O口节点与电阻R1的一端相连。
3.如权利要求2所述的微控制器中输入/输出阻抗可配置的GPIO口电路结构，其特征在于，所述开关阵列包括开关S0～Sn，所有开关的一端接到一起并与所述一般GPIO口电路相连；开关S0的另一端与所述I/O口节点接到一起，开关S1的另一端接到电阻R1和电阻R2之间，开关S2的另一端接到电阻R2和电阻R3之间，...，开关Sn-1的另一端接到电阻Rn-1和电阻Rn之间，开关Sn的另一端接到电阻Rn的另一端。
4.如权利要求1所述的微控制器中输入/输出阻抗可配置的GPIO口电路结构，其特征在于，所述一般GPIO口电路包括输出控制模块、斯密特触发器、PMOS管、NMOS管、上拉电阻、下拉电阻、开关Su、开关Sd、ESD上管和ESD下管；其中，
ESD上管的正极和ESD下管的负极相连；开关Su的一端连接在ESD上管的正极和ESD下管的负极之间，另一端通过上拉电阻接VCC；开关Sd的一端连接在ESD上管的正极和ESD下管的负极之间，另一端通过下拉电阻接VSS；
斯密特触发器的输入端连接在ESD上管的正极和ESD下管的负极之间，输出端输出数字信号；
PMOS管、NMOS管的栅端均连接输出控制模块。
5.如权利要求4所述的微控制器中输入/输出阻抗可配置的GPIO口电路结构，其特征在于，所述ESD上管的负极接VCC，所述ESD下管的正极接VSS。
6.如权利要求4所述的微控制器中输入/输出阻抗可配置的GPIO口电路结构，其特征在于，所述I/O口节点连接在ESD上管的正极和ESD下管的负极之间。
CN202210408867.5A 2022-04-19 2022-04-19 一种微控制器中输入/输出阻抗可配置的gpio口电路结构 Pending CN114785337A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210408867.5A CN114785337A (zh) 2022-04-19 2022-04-19 一种微控制器中输入/输出阻抗可配置的gpio口电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210408867.5A CN114785337A (zh) 2022-04-19 2022-04-19 一种微控制器中输入/输出阻抗可配置的gpio口电路结构

Publications (1)

Publication Number Publication Date
CN114785337A true CN114785337A (zh) 2022-07-22

Family

ID=82431811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210408867.5A Pending CN114785337A (zh) 2022-04-19 2022-04-19 一种微控制器中输入/输出阻抗可配置的gpio口电路结构

Country Status (1)

Country Link
CN (1) CN114785337A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117498288A (zh) * 2023-11-16 2024-02-02 安徽曦合微电子有限公司 电压稳定电路和芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117498288A (zh) * 2023-11-16 2024-02-02 安徽曦合微电子有限公司 电压稳定电路和芯片

Similar Documents

Publication Publication Date Title
CN101154944B (zh) 执行驱动及接收操作的输入输出缓冲器
US10915298B1 (en) Current mode multiply-accumulate for compute in memory binarized neural networks
GB2156614A (en) A switching circuit
US7859310B2 (en) Semiconductor integrated circuit
CN114785337A (zh) 一种微控制器中输入/输出阻抗可配置的gpio口电路结构
JP2623918B2 (ja) 出力バッファ回路
JPH1174776A (ja) プログラマブル・インピーダンス回路
KR20210088433A (ko) 전압 추적 회로
US5977663A (en) Dynamic threshold gates with embedded registration
CN116718901B (zh) 一种反熔丝fpga高速测试电路
US20150061727A1 (en) Analog Signal Compatible CMOS Switch as an Integrated Peripheral to a Standard Microcontroller
US5463386A (en) Electrical matrix keyboard scanning circuit
CN110058092B (zh) 天线检测电路、芯片及终端设备
EP1265362B1 (en) Tri-state multiplexer
CN113341780A (zh) 用于诸如微控制器之类的低成本集成电路的模式选择电路
JP2003533069A (ja) 電力をパッドを介して集積回路に供給するための回路構成
Ohtsuka et al. Analysis by FPD for Neuron CMOS Variable Logic Circuits with FG Calibration
US20030076144A1 (en) Schmitt trigger circuit consuming low power
CN111427825A (zh) 一种串口电平转换电路
CN111224644A (zh) 一种低功耗的d触发器
US7307295B2 (en) Method and an apparatus for a hard-coded bit value changeable in any layer of metal
CN107817378B (zh) 使用在io上的电压检测电路
JPS6385852A (ja) バス回路
KR100262094B1 (ko) 고속 프리-스칼라용 다이나믹 d-플립플롭 회로
US20020089354A1 (en) Apparatus and method of providing a four input logic function

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination