CN114744030A - 一种半导体栅极结构及其制备方法 - Google Patents

一种半导体栅极结构及其制备方法 Download PDF

Info

Publication number
CN114744030A
CN114744030A CN202110020527.0A CN202110020527A CN114744030A CN 114744030 A CN114744030 A CN 114744030A CN 202110020527 A CN202110020527 A CN 202110020527A CN 114744030 A CN114744030 A CN 114744030A
Authority
CN
China
Prior art keywords
barrier layer
layer
metal
semiconductor
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110020527.0A
Other languages
English (en)
Inventor
金玄永
郭挑远
徐康元
高建峰
项金娟
杨涛
李俊峰
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202110020527.0A priority Critical patent/CN114744030A/zh
Publication of CN114744030A publication Critical patent/CN114744030A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体栅极结构及其制备方法。一种半导体栅极结构，包括：半导体衬底，所述半导体衬底上设有栅极沟槽，所述栅极沟槽内依次沉积有介质层、阻挡层和金属层；其中，所述阻挡层为无定形的金属氮化物。一种半导体栅极结构的制备方法，包括：在半导体衬底上刻蚀栅极沟槽；在所述栅极沟槽的底壁和侧壁沉积介质层；采用ALD或PEALD方法在所述栅极沟槽的底壁和侧壁沉积阻挡层，形成于所述介质层的表面；所述阻挡层为无定形的金属氮化物；然后在所述栅极沟槽内填充金属。本发明采用无定形的金属氮化物作为阻挡层，可以实现阻挡层更薄、占用空间更小，从而为金属填充留出更多的空间以及更自由的工艺余地，降低了金属填充工艺难度。

Description

一种半导体栅极结构及其制备方法
技术领域
本发明涉及半导体器件领域，特别涉及一种半导体栅极结构及其制备方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)作为一种公知的半导体存储装置，目前被广泛使用于各种电子设备中。动态随机存取存储器(DRAM)由许多重复的存储单元(cell)组成，每一个存储单元主要由一个晶体管与一个由晶体管所操控的电容器所构成，且存储单元会排列成阵列形式，每一个存储单元通过字线(word line，简写为WL))与位线(bit line，简写为BL))彼此电性连接。
为提高动态随机存取存储器(DRAM)的集成度并加快元件的操作速度，以及符合消费者对于小型化电子装置的需求，近来DRAM中的晶体管通道区长度的设计有持续缩短的趋势，但如此一来晶体管会产生严重的短通道效应(short channel effect)以及导通电流(on current)下降等问题。已知的一种解决方法是将DRAM中的水平方向的晶体管结构改为垂直方向的掩埋沟道阵列晶体管(Buried Channel Array Transistor，BCAT)的结构，这种具有BCAT的DRAM中栅极的结构如图1所示，包括：半导体衬底101，所述半导体衬底101具有有源区域和隔离区域102，有源区设有晶体管，晶体管包括呈纵长的U形的栅极沟槽，栅极沟槽内依次沉积介质层103、阻挡层104和金属层105后形成栅极；在这样的栅极结构中电流需要绕路沿着栅极沟槽的U形结构流过，因此实际有效的沟道长度变长，这就缩小了各个存储单元中BCAT晶体管所占的面积，同时可以抑制短沟道效应。在栅极中，阻挡层用于阻挡金属层中的金属离子向介质层或半导体衬底中扩散，还能提高介质层与金属之间的粘附力。然而增加了阻挡层，金属层所占有效面积随之减少，导致器件(例如字线)电阻增大，尤其是目前10nm级DRAM中的栅极沟槽宽度都在
Figure BDA0002888361380000011
以下、高度
Figure BDA0002888361380000012
以下，利用现有技术在这种尺寸沟槽中沉积的阻挡层厚度一般为
Figure BDA0002888361380000013
左右，留给金属的缝隙宽度不足
Figure BDA0002888361380000014
非常狭小。要在如此狭小的空间内沉积低电阻的金属工艺难度太大，至少要分两个阶段进行：第一阶段先采用WF6、WCl3等钨源，以及H2、SiH4、B2H6等还原气体形成轻薄均匀的形核层(nucleation)；第二阶段利用H2还原钨源的方式形成大块(bulk)钨层，并且需要微调工艺以尽可能使高电阻的形核层更薄，低电阻的大块钨更厚。然而利用如此高难度的工艺得到的栅极电阻降低幅度仍有限。
为此，提出本发明。
发明内容
本发明的主要目的在于提供一种半导体栅极结构，该结构采用无定形的金属氮化物作为阻挡层，可以实现阻挡层更薄、占用空间更小，从而为金属填充留出更多的空间以及更自由的工艺余地，降低了金属填充工艺难度。
本发明的第二目的在于提供上述半导体栅极结构的制备方法，该方法采用ALD或PEALD方法可以得到无定形的金属氮化物，从而解决金属填充工艺选择余地小的问题。
为了实现以上目的，本发明提供了以下技术方案。
一种半导体栅极结构，包括：
半导体衬底，
所述半导体衬底上设有栅极沟槽，所述栅极沟槽内依次沉积有介质层、阻挡层和金属层；其中，所述阻挡层为无定形的金属氮化物。
一种半导体栅极结构的制备方法，包括：
在半导体衬底上刻蚀栅极沟槽；
在所述栅极沟槽的底壁和侧壁沉积介质层；
采用ALD或PEALD方法在所述栅极沟槽的底壁和侧壁沉积阻挡层，形成于所述介质层的表面；所述阻挡层为无定形的金属氮化物；
然后在所述栅极沟槽内填充金属。
与现有技术相比，本发明达到了以下技术效果：
(1)由于无定形的金属氮化物沉积时能实现更薄的膜厚，因此，本发明选用其作为阻挡层可以为栅极中的金属层留出更大空间，更大空间能满足更自由的工艺实施；因此，本发明与现有栅极相比对金属沉积难度降低，也更容易降低位线等结构的电阻。
(2)本发明采用ALD或PEALD工艺得到了无定形的金属氮化物，所用设备皆为现有，因此方法操作简单。
(3)本发明所提供的栅极结构及其制备方法使用范围广，可用于含有任意掩埋式栅极的半导体器件中，包括但不限于典型的SRAM、DRAM、SDRAM、NAND Flash等，并且适用于更窄小的栅极沟槽结构，尤其是宽度
Figure BDA0002888361380000031
以下、深度
Figure BDA0002888361380000032
以下的栅极沟槽。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1为现有技术提供一种栅极结构；
图2为本发明提供的一种栅极结构。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
如图2所示的DRAM栅极结构，该栅极位于半导体衬底201上的栅极沟槽内。栅极所在的半导体衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulk silicon)、锗、锗硅、砷化镓或者绝缘体上锗等。所述半导体衬底中可以定义有用于形成BCAT的至少一个有源区和隔离区202，以及用于将所述有源区与周边环境隔离开的浅沟槽隔离结构；所述有源区可以是鳍片式的立体结构，也可以是平面结构；所述有源区用于设置晶体管等有源结构。
栅极沟槽内的填充物包括在沟槽底壁和侧壁沉积的介质层203、阻挡层204，以及在沟槽内填充的金属层205。
介质层203用于栅极和半导体衬底的绝缘隔离，通常为高K介质材料，包括但不限于氧化硅、Ta2O5、TiO2、TiN、Al2O3、Pr2O3、La2O3、LaAlO3、HfO2、ZrO2或其它组分的金属氧化物等。
阻挡层204的厚度(或占据空间)对金属层205的工艺实施和器件电阻非常关键；若阻挡层204厚度过大，则金属层205的工艺实施自由空间小，且器件电阻增大。因此减小阻挡层204的厚度很重要，本发明与现有栅极结构的主要区别就在于阻挡层的材料及厚度。本发明的阻挡层204选用无定形的金属氮化物(包括但不限于TiAlN、TaCN、TaSiN、TiN或TaN等金属氮化物)，这种材料沉积时厚度可以控制在
Figure BDA0002888361380000041
以下，例如
Figure BDA0002888361380000042
与现有技术中
Figure BDA0002888361380000043
厚的阻挡层(如图1所示)相比，本发明膜厚至少降低了67％，这为金属层留出了更多的工艺实施空间，无需分“沉积金属形核层+沉积金属大块层”两个沉积阶段，一次性沉积金属得到的栅极也可以达到与现有产品相同的电特性，甚至本发明更优异。即使本发明采用“沉积金属形核层+沉积金属大块层”两个沉积阶段形成钨，也可以实现高电阻形核层的厚度更低，低电阻大块金属厚度更大，从而降低电阻。
为了获得轻薄均匀的无定形金属氮化物，可采用ALD或PEALD手段沉积，沉积过程中调整气体供应量、供应频率、温度等工艺条件获得所需的膜厚。ALD或PEALD沉积时优选金属有机化合物。可采用的金属前驱体包括但不限于四异丙醇钛(TTiP)、四(二甲氨基)钛(TDMAT)、四(二乙氨基)钛(TDEAT)、以及四(乙基甲基氨基)钛(TEMAT)、三(二乙胺基)叔丁胺基钽(TBTDET)、三(甲乙胺基)叔丁胺基钽(TBTEMT)中的至少一种，相应地与其反应的还原气体包括但不限于NH3、N2、H2中的至少一种，供应反应气体时或间隙可采用He、Ar等作为载气或稀释气体。
在无定形金属氮化物的沉积过程中也可以进行等离子处理，也可以任选掺杂、氮化、氧化、退火等处理，以改善膜质，优选至少进行等离子处理，等离子处理采用的气体源包括但不限于NH3、N2、H2、He、Ar、N2O或者含有以上元素的气体。
当等离子处理与沉积同步进行时，优选采用如下的流程：依次轮流供应金属前驱体、供应还原气体和等离子体处理，即一个沉积循环内，第一步供应金属前驱体，第二步供应还原气体，第三步等离子体处理，反复以上沉积循环获得所需膜厚的阻挡层。具体的等离子处理可采用远程或直接法，驱动源任选AC或RF。
金属205层可以是包括W、Cu、Ni、Co、Ti和Ta等金属中的至少一种。
本发明提供了以下优选实施例。
制作10nm级DRAM中埋入阵列式栅极(BCAT)：
第一步，形成栅极沟槽于半导体衬底中；例如栅极沟槽的宽度可以低于
Figure BDA0002888361380000051
深度为
Figure BDA0002888361380000052
左右；半导体衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅、体硅、锗、锗硅、砷化镓或者绝缘体上锗等。所述半导体衬底中可以定义有用于形成BCAT的至少一个有源区以及用于将所述有源区与周边环境隔离开的浅沟槽隔离结构，所述有源区可以是鳍片式的立体结构，也可以是平面结构。当待制作的半导体栅极结构为存储器的字线时，浅沟槽隔离结构可以将所有的有源区隔离成阵列排布，以制作存储器的存储阵列。
第二步，在栅极沟槽内形成栅介质层；介质层的形成方法包括但不限于LPCVD、RTCVD、PECVD或热氧化法，采用氧化硅、Ta2O5、TiO2、TiN、Al2O3、Pr2O3、La2O3、LaAlO3、HfO2、ZrO2或其他金属氧化物。
第三步，沉积阻挡层于所述栅极沟槽的侧壁和底壁上；采用ALD或PEALD手段沉积，同时进行等离子处理。以氮化钛为例，钛前驱体采用TDMAT、TDEAT、TBTDET或TBTEMT，还原气体采用NH3、N2、H2，等离子处理采用NH3、N2、H2、He、Ar或N2O。每个沉积循环内：第一步供应金属前驱体，第二步供应还原气体，第三步等离子体处理，如此反复，直至阻挡层膜厚达到
Figure BDA0002888361380000061
左右。
第四步，填充金属栅极于所述栅极沟槽中，所述金属栅极的填充厚度为充满沟槽(如图所示)，或者达到所述栅极沟槽的大部分深度(未示出该情况)。金属层可以是包括W、Cu、Ni、Co、Ti和Ta等金属中的至少一种。以W为例，先采用WF6、WCl3等钨源，以及H2、SiH4、B2H6等还原气体形成轻薄均匀的形核层(nucleation)，在这个过程中微调工艺以尽可能使高电阻的形核层更薄；然后利用H2还原钨源的方式形成大块(bulk)钨层。
第五步，后续工艺：例如掺杂、退火等处理，以改善前述沉积的膜质；还可以继续在金属层上方形成绝缘层，以隔离栅极与其他结构；还可以继续形成源漏极、电极连接等工序完成晶体管的制作。
接下来制作电容器结构(包括制作电容孔、上下电极、介质等)，电容器与晶体管互连，完成DRAM存储单元的制作。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (12)

1.一种半导体栅极结构，其特征在于，包括：
半导体衬底，
所述半导体衬底包括有源区，所述有源区设有栅极沟槽，所述栅极沟槽内依次沉积有介质层、阻挡层和金属层；
其中，所述阻挡层为无定形的金属氮化物。
2.根据权利要求1所述的半导体栅极结构，其特征在于，所述金属氮化物包括氮化钛或氮化钽。
3.根据权利要求1所述的半导体栅极结构，其特征在于，所述阻挡层的厚度为
Figure FDA0002888361370000011
4.根据权利要求1所述的半导体栅极结构，其特征在于，栅极沟槽的宽度在
Figure FDA0002888361370000012
以下，深度在
Figure FDA0002888361370000013
以下。
5.根据权利要求1所述的半导体栅极结构，其特征在于，所述金属层为钨。
6.一种半导体栅极结构的制备方法，其特征在于，包括：
在半导体衬底形成有源区，在有源区刻蚀栅极沟槽；
在所述栅极沟槽的底壁和侧壁沉积介质层；
采用ALD或PEALD方法在所述栅极沟槽的底壁和侧壁沉积阻挡层，形成于所述介质层的表面；所述阻挡层为无定形的金属氮化物；
然后在所述栅极沟槽内填充金属。
7.根据权利要求6所述的制备方法，其特征在于，沉积所述阻挡层时采用的金属前驱体为金属有机物。
8.根据权利要求7所述的制备方法，其特征在于，沉积所述阻挡层时采用的金属前驱体为四异丙醇钛、四(二甲氨基)钛、四(二乙氨基)钛、以及四(乙基甲基氨基)钛、三(二乙胺基)叔丁胺基钽、三(甲乙胺基)叔丁胺基钽中的至少一种。
9.根据权利要求6所述的制备方法，其特征在于，沉积所述阻挡层时采用的还原气体为NH3、N2、H2中的至少一种。
10.根据权利要求6所述的制备方法，其特征在于，在沉积所述阻挡层时还进行等离子处理。
11.根据权利要求10所述的制备方法，其特征在于，所述等离子处理采用的气体源为NH3、N2、H2、He、Ar、N2O中的至少一种。
12.根据权利要求10所述的制备方法，其特征在于，沉积所述阻挡层时，交替循环以下操作：供应金属前驱体、供应还原气体和等离子体处理。
CN202110020527.0A 2021-01-07 2021-01-07 一种半导体栅极结构及其制备方法 Pending CN114744030A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110020527.0A CN114744030A (zh) 2021-01-07 2021-01-07 一种半导体栅极结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110020527.0A CN114744030A (zh) 2021-01-07 2021-01-07 一种半导体栅极结构及其制备方法

Publications (1)

Publication Number Publication Date
CN114744030A true CN114744030A (zh) 2022-07-12

Family

ID=82274256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110020527.0A Pending CN114744030A (zh) 2021-01-07 2021-01-07 一种半导体栅极结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114744030A (zh)

Similar Documents

Publication Publication Date Title
US11552082B2 (en) Reducing gate induced drain leakage in DRAM wordline
US11410813B2 (en) Semiconductor device with a booster layer and method for fabricating the same
US20230057319A1 (en) Semiconductor device and method for fabricating the same
US20030123216A1 (en) Deposition of tungsten for the formation of conformal tungsten silicide
KR100655139B1 (ko) 캐패시터 제조 방법
KR20110040470A (ko) 금속 실리사이드층을 포함하는 반도체 소자
US20120001267A1 (en) Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure
US7691743B2 (en) Semiconductor device having a capacitance element and method of manufacturing the same
KR20110124142A (ko) 매우 얇은 반도체-온-절연체를 위한 임베디드 디램
JP2006161163A (ja) チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法
JP2006324363A (ja) キャパシタおよびその製造方法
JP2011060825A (ja) 半導体装置及びその製造方法
US20120149193A1 (en) Method for manufacturing a semiconductor memory device
US20140048859A1 (en) Semiconductor device and method of manufacturing thereof
CN103050407A (zh) 嵌入式晶体管
US9613800B2 (en) Methods of manufacturing semiconductor devices including an oxide layer
US10978551B2 (en) Surface area enhancement for stacked metal-insulator-metal (MIM) capacitor
US20130207171A1 (en) Semiconductor device having capacitor including high-k dielectric
CN113862635A (zh) 形成材料层的方法、半导体装置和制造半导体装置的方法
JP2014135311A (ja) 半導体装置
US8679938B2 (en) Shallow trench isolation for device including deep trench capacitors
JP2022533201A (ja) Ｖ－ｎａｎｄワード線スタック用ライナ
KR20170120443A (ko) 텅스텐 박막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
JP2024521251A (ja) Ｄｒａｍワード線の間隙充填性能を向上させること
CN114744030A (zh) 一种半导体栅极结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination