CN114744004A - 一种新型封装结构及其制造方法 - Google Patents
一种新型封装结构及其制造方法 Download PDFInfo
- Publication number
- CN114744004A CN114744004A CN202110015602.4A CN202110015602A CN114744004A CN 114744004 A CN114744004 A CN 114744004A CN 202110015602 A CN202110015602 A CN 202110015602A CN 114744004 A CN114744004 A CN 114744004A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- packaging
- packaging layer
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 14
- 239000005022 packaging material Substances 0.000 claims description 9
- 238000005507 spraying Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 238000005253 cladding Methods 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims description 2
- 239000000741 silica gel Substances 0.000 claims description 2
- 229910002027 silica gel Inorganic materials 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- 238000003466 welding Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000499 gel Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
本发明涉及一种新型封装结构及其制作方法，包括芯片，所述芯片的外表面包覆有外封装层，所述外封装层包括设置在芯片顶面的顶部封装层以及设置在芯片侧面的侧部封装层，其特征在于：所述侧部封装层的底面高于芯片的底面。本发明优点是：外封装层中位于芯片侧面的侧部封装层底面高于芯片的底面2μm，在芯片焊接时，由于芯片底面外围没有其他材料，熔融的锡膏能够更好的连接基板与芯片结合，焊接后推拉力不受影响，芯片不易脱落。
Description
技术领域
本发明涉及一LED封装结构，特别涉及一种焊接后推拉力高的新型封装结构，还涉及该封装结构的制造方法。
背景技术
芯片级封装(CSP，Chip Scale Package)，这种封装方式是最近几年基于倒装芯片技术的发展应运而生的，在2015年之后出现商业化量产。封装技术的发展具体可参考文献：王杰田，LED封装技术的现状与发展[J]，科技创新与应用，2017(12)：42。
CSP光源是指采用CSP封装技术的一类LED器件，其核心是CSP光源采用荧光粉或荧光胶体膜包裹住倒装芯片结构，免除了传统LED光源的大部分封装步骤和结构，使得封装体尺寸减小至原来的1/5到1/10。但是，常规CSP光源技术往往是将晶圆切割裂片后，通过对发光芯片分选重排后再进行荧光粉或荧光胶体压膜以及喷涂等后续工艺，形成的CSP外封装层最下沿底面与芯片的电极底面在同一平面上，这样的封装结构会在后续的CSP封装体贴装过程中导致焊接推拉力下降，严重影响CSP封装器件的工作可靠性。
发明内容
本发明要解决的技术问题是提供一种焊接后推拉力高的新型封装结构，还提供一种制造该新型封装结构的方法。
为解决上述技术问题，本发明的技术方案为：一种新型封装结构，包括芯片，所述芯片的外表面包覆有外封装层，所述外封装层包括设置在芯片顶面的顶部封装层以及设置在芯片侧面的侧部封装层，其创新点在于：所述芯片侧面中至少一侧的侧部封装层底面高于芯片的底面2μm，且不高于芯片高度的一半。
优选的，芯片的底面设置有向下突出底面的电极，所述外封装层的底面与侧面以及芯片的底面与侧面底部均被包覆有反射层，所述反射层中心底部具有两个电极露出的电极通道。
优选的，所述芯片的底部外围设置有紧贴芯片侧壁的牺牲层，该牺牲层的高度不高于芯片高度的一半；所述外封装层的侧部封装层设置在牺牲层的上表面。
优选的，所述牺牲层的厚度自芯片中心向外侧逐渐减小。
还提供一种制作上述新型封装结构的方法，其创新点在于：所述方法为：
S1：首先对制作芯片的晶圆进行划片、裂片，再进行扩膜，使得晶圆分裂成若干个独立的芯片，且相邻的芯片之间存在一个间隙；
S2：然后进行倒膜，将各芯片间隔排布在一个底板上形成一个芯片阵列；
S3：通过喷涂、点胶或印刷的方式，在芯片阵列中各相邻芯片之间的间隙中填充紧贴芯片侧面的牺牲层并烘干，控制烘干后的牺牲层厚度不小于2μm，且不高于芯片高度的一半；
S4：再在整个芯片阵列的表面整体喷涂封装材料，使得封装材料填充在牺牲层上表面的相邻芯片之间以及芯片上表面，并对封装材料进行固化形成外封装层；
S5：再次进行倒膜，使得外封装层的表面贴于另一底板上，露出芯片阵列底部的牺牲层，并通过化学清洗的方式去除掉牺牲层；
S6：对芯片阵列进行切割，得到的芯片外侧壁中上部以及顶部包覆有外封装层的封装结构。
进一步的，所述牺牲层的材料为硅胶或聚酰亚胺。
进一步的，所述牺牲层位于芯片的两个侧面，或位于芯片的四个侧面。
进一步的，所述制作方法还包括
S7：芯片的底面具有向下突出的电极，将至少一颗芯片作为芯片单元焊接在基板上，使得芯片的底面与基板之间以及外封装层的底面与基板之间留有一个填充缝隙；
S8：在填充间隙以及外封装层的侧面外围填充反射材料，并进行固化，得到具有反射层的封装结构。
本发明的优点在于：
常规技术中，外封装层中位于芯片侧面的侧部封装层底面与芯片的底面在同一平面，这种封装结构会导致在后续封装体贴装时芯片电极正下方的锡膏焊料被整体挤压外溢至芯片侧面的侧部封装层底面。这样带来的不利影响就是，极大地降低了芯片封装体的焊接推拉力，降低器件工作的可靠性。而本发明专利的技术方案为外封装层中位于芯片侧面的侧部封装层底面高于芯片的底面，在芯片焊接时，由于芯片底面外围没有其他材料，熔融的锡膏能够更好的连接基板与芯片结合，焊接后推拉力不受影响，芯片不易脱落。另外，采用本发明封装结构的制备方法，具备工艺技术方法简单、成本低廉、适用于大规模量产。
附图说明
图1为本发明实施例一的新型封装结构。
图2为本发明实施例二的新型封装结构。
图3为本发明实施例三的新型封装结构。
图4为本发明实施例四中步骤S1的示意图。
图5为本发明实施例四中步骤S3填充牺牲层的正面示意图。
图6为本发明实施例四中填充牺牲层时第一种方式的俯视示意图。
图7为本发明实施例四中填充牺牲层时第二种方式的俯视示意图。
图8为本发明实施例四中步骤S4制作外封装层示意图。
图9为本发明实施例四中步骤S5去除牺牲层示意图一。
图10为本发明实施例四中步骤S5去除牺牲层示意图二。
图11为本发明实施例四中步骤S6切割示意图。
图12为本发明实施例五中步骤S7示意图。
图13为本发明实施例五中步骤S8填充反射材料示意图。
具体实施方式
实施例一
如图1所示，本发明的新型封装结构，包括芯片1，该芯片1可以是正装芯片也可以是倒装芯片，在芯片1的外表面包覆有外封装层2，外封装层2包括设置在芯片1顶面的顶部封装层以及设置在芯片侧面的侧部封装层，其中，至少一侧的侧部封装层底面2a高于芯片1的底面2μm，且不高于芯片1高度的一半。
采用本发明实施例一中的封装结构与传统封装结构焊接至基板上对比如下：
传统CSP封装结构：采用的芯片规格长760μm、宽330μm、高150μm、外封装层的顶部封装层厚度230μm、侧部封装层厚度120μm。
本发明样品一：采用的芯片规格长760μm、宽330μm、高150μm、外封装层的顶部封装层厚度230μm、侧部封装层厚度20μm，且芯片四侧的侧部封装层底面2a比芯片1的底面高2μm。
本发明样品二：采用的芯片规格长760μm、宽330μm、高150μm、外封装层的顶部封装层厚度230μm、侧部封装层厚度120μm，且芯片四侧的侧部封装层底面2a比芯片1的底面高60μm。
焊料均选择锡膏。
实施例二
图2示出了本发明封装结构的另一种结构，其包括芯片1，在芯片1的底部外围设置有紧贴芯片1侧壁的牺牲层3，该牺牲层3的高度不高于芯片高度的一半，牺牲层3的底面与芯片1底面齐平或低于芯片底面。作为本实施例更具体的实施：牺牲层3的厚度不局限于是均匀的，其可以自芯片1中心向外侧逐渐减小。
在牺牲层3的上表面设置有包覆住芯片1外表面的外封装层2，该外封装层2包括设置在芯片1顶面的顶部封装层以及设置在芯片侧面的侧部封装层，侧部封装层向下一直延伸至牺牲层的上表面。
实施例三
如图3所示，本实施例中，包括芯片1，在芯片1的外表面包覆有外封装层2，外封装层2包括设置在芯片1顶面的顶部封装层以及设置在芯片侧面的侧部封装层，其中，侧部封装层的底面2a不低于芯片1的底面2μm，且不高于芯片1高度的一半。
本实施例中，芯片1的底面设置有向下突出底面的电极4，外封装层2的底面与侧面以及芯片的底面与侧面底部均被包覆有反射层5，反射层5中心底部具有两个电极露出的电极通道。反射层上表面不高于外封装层2上表面，不低于侧部封装层的底面2a。
采用本发明实施例三中的封装结构与传统封装结构的性能参数对比：
传统CSP封装结构：采用的芯片规格长760μm、宽330μm、高150μm、外封装层的顶部封装层厚度230μm、侧部封装层厚度120μm。
本发明样品四：采用的芯片规格长760μm、宽330μm、高150μm、外封装层的顶部封装层厚度230μm、侧部封装层厚度120μm，且芯片四侧的侧部封装层底面2a比芯片1的底面高60μm。反射层5高度与芯片上表面齐平。
实施例四
本实施例公开了一种制作实施例一种新型封装结构的方法，具体方法为：
S1：首先对制作芯片1的晶圆进行划片、裂片，再进行扩膜，如图4所示，使得晶圆分裂成若干个独立的芯片1，且相邻的芯片1之间存在一个间隙；
S2：然后进行倒膜，将各芯片1间隔排布在一个底板上形成一个芯片阵列；
S3：通过喷涂、点胶或印刷的方式，如图5所示，在芯片阵列中各相邻芯片1之间的间隙中填充紧贴芯片侧面的牺牲层3并烘干，控制烘干后的牺牲层厚度不小于2μm，且不高于芯片高度的一半；本实施例中，牺牲层3的材料为硅胶或聚酰亚胺。
需要强调的是：对于填充在间隙中的牺牲层，可以是位于芯片外围的四个侧面的，也可以仅仅位于芯片的两个对称的侧面，甚至只位于一个侧面，参见图6、7。
S4：如图8所示，再在整个芯片阵列的表面整体喷涂封装材料，使得封装材料填充在牺牲层3上表面的相邻芯片1之间以及芯片1上表面，并对封装材料进行固化形成外封装层2；
S5：如图9、10所示，再次进行倒膜，使得外封装层2的表面贴于另一底板上，露出芯片阵列底部的牺牲层3，并通过化学清洗的方式去除掉牺牲层3；
S6：如图11所示，对芯片阵列进行切割，得到的芯片1外侧壁中上部以及顶部包覆有外封装层2的封装结构。由于切割后需要扩膜，其需要在切割前或切割后进行倒膜，其为本领域公知技术，这里不再赘述。
实施例五
作为实施例四制作方法的更进一步的实施方式，在采用上述实施例四中方法制作的封装结构进行应用时，例如汽车车灯照明模组中，可采用底面具有向下突出的电极的芯片结构，并在步骤S6后，进行如下制作：
S7：如图12所示，将若干颗底面具有向下突出电极结构的芯片1作为芯片单元焊接在基板6上，使得芯片1的底面与基板6之间以及外封装层2的底面与基板1之间留有一个填充缝隙；
S8：如图13所示，在填充间隙以及外封装层2的侧面外围填充反射材料，并进行固化，得到具有反射层5的整体封装结构。
Claims (8)
1.一种新型封装结构，包括芯片，所述芯片的外表面包覆有外封装层，所述外封装层包括设置在芯片顶面的顶部封装层以及设置在芯片侧面的侧部封装层，其特征在于：所述芯片侧面中至少一侧的侧部封装层底面高于芯片的底面2μm，且不高于芯片高度的一半。
2.根据权利要求1所述的新型封装结构，其特征在于：
所述芯片的底面设置有向下突出底面的电极，所述外封装层的底面与侧面以及芯片的底面与侧面底部均被包覆有反射层，所述反射层中心底部具有两个电极露出的电极通道。
3.根据权利要求1所述的新型封装结构，其特征在于：
所述芯片的底部外围设置有紧贴芯片侧壁的牺牲层，该牺牲层的高度不高于芯片高度的一半；
所述外封装层的侧部封装层设置在牺牲层的上表面。
4.根据权利要求3所述的新型封装结构，其特征在于：
所述牺牲层的厚度自芯片中心向外侧逐渐减小。
5.一种制作权利要求1所述新型封装结构的方法，其特征在于：所述方法为：
S1：首先对制作芯片的晶圆进行划片、裂片，再进行扩膜，使得晶圆分裂成若干个独立的芯片，且相邻的芯片之间存在一个间隙；
S2：然后进行倒膜，将各芯片间隔排布在一个底板上形成一个芯片阵列；
S3：通过喷涂、点胶或印刷的方式，在芯片阵列中各相邻芯片之间的间隙中填充紧贴芯片侧面的牺牲层并烘干，控制烘干后的牺牲层厚度不小于2μm，且不高于芯片高度的一半；
S4：再在整个芯片阵列的表面整体喷涂封装材料，使得封装材料填充在牺牲层上表面的相邻芯片之间以及芯片上表面，并对封装材料进行固化形成外封装层；
S5：再次进行倒膜，使得外封装层的表面贴于另一底板上，露出芯片阵列底部的牺牲层，并通过化学清洗的方式去除掉牺牲层；
S6：对芯片阵列进行切割，得到的芯片外侧壁中上部以及顶部包覆有外封装层的封装结构。
6.根据权利要求5所述的制作新型封装结构的方法，其特征在于：
所述牺牲层的材料为硅胶或聚酰亚胺。
7.根据权利要求5所述的制作新型封装结构的方法，其特征在于：
所述牺牲层位于芯片的两个侧面，或位于芯片的四个侧面。
8.根据权利要求5所述的制作新型封装结构的方法，其特征在于：
所述制作方法还包括
S7：芯片的底面具有向下突出的电极，将至少一颗芯片作为芯片单元焊接在基板上，使得芯片的底面与基板之间以及外封装层的底面与基板之间留有一个填充缝隙；
S8：在填充间隙以及外封装层的侧面外围填充反射材料，并进行固化，得到具有反射层的封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110015602.4A CN114744004A (zh) | 2021-01-07 | 2021-01-07 | 一种新型封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110015602.4A CN114744004A (zh) | 2021-01-07 | 2021-01-07 | 一种新型封装结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114744004A true CN114744004A (zh) | 2022-07-12 |
Family
ID=82273807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110015602.4A Pending CN114744004A (zh) | 2021-01-07 | 2021-01-07 | 一种新型封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114744004A (zh) |
-
2021
- 2021-01-07 CN CN202110015602.4A patent/CN114744004A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5220603B2 (ja) | 分配された封止剤を用いた半導体発光デバイスをパッケージする方法 | |
| CN205472637U (zh) | 微机电系统封装基板 | |
| KR20010012828A (ko) | 집적회로 패키지 및 제조방법 | |
| US20200365788A1 (en) | Wafer-level chip-scale packaging structure and method of preparing same | |
| CN101123286A (zh) | 发光二极管封装结构和方法 | |
| CN1797728A (zh) | 晶圆级芯片尺寸封装的填胶结构及其方法 | |
| KR20070045461A (ko) | 발광 다이오드 및 그 제조 방법 | |
| CN106058020A (zh) | 碗状结构芯片级封装发光装置及其制造方法 | |
| CN111785710B (zh) | Led灯珠及其制备方法 | |
| CN105161436B (zh) | 倒装芯片的封装方法 | |
| JP2002368028A (ja) | 半導体パッケージ及びその製造方法 | |
| CN1606151A (zh) | 晶片级封装方法及结构 | |
| CN114744004A (zh) | 一种新型封装结构及其制造方法 | |
| CN219534513U (zh) | 一种芯片封装子结构、双芯片封装结构及多芯片封装结构 | |
| CN217085467U (zh) | 一种Mini LED背光源、背光模组 | |
| CN117153994A (zh) | MiniLED显示模组的制备方法 | |
| CN100505194C (zh) | 无胶带黏晶方式的集成电路封装方法 | |
| CN200962417Y (zh) | 封装盖板与芯片封装结构 | |
| CN108807303B (zh) | 一种单面出光的晶圆级芯片级csp封装结构及其制备方法 | |
| CN205303419U (zh) | 一种大面积平行堆栈式封装结构 | |
| CN218918900U (zh) | 一种光学传感器封装结构 | |
| CN209977759U (zh) | 用于背光的cob灯条及背光板 | |
| CN114280845B (zh) | 一种Mini LED背光源、背光模组及其制作方法 | |
| CN113437198B (zh) | 一种深紫外led封装方法 | |
| JPH08316504A (ja) | 光学部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |