CN108807303B - 一种单面出光的晶圆级芯片级csp封装结构及其制备方法 - Google Patents
一种单面出光的晶圆级芯片级csp封装结构及其制备方法 Download PDFInfo
- Publication number
- CN108807303B CN108807303B CN201810474108.2A CN201810474108A CN108807303B CN 108807303 B CN108807303 B CN 108807303B CN 201810474108 A CN201810474108 A CN 201810474108A CN 108807303 B CN108807303 B CN 108807303B
- Authority
- CN
- China
- Prior art keywords
- wafer
- concentration
- chip
- emitting
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Abstract
本发明涉及一种单面出光的晶圆级芯片级CSP封装结构及其制备方法,包括一芯片,在芯片出光面上设置第一浓度荧光层,形成封装体A;在封装体A四个侧面设有由绝缘颗粒汇聚形成的反光墙形成封装体B;在封装体B的顶面和侧面设有第二浓度荧光层,形成单面出光的晶圆级芯片级封装结构;第一浓度荧光层中的荧光粉浓度记作w1,第二浓度荧光层中的荧光粉浓度记作w2,则w1>w2。本发明的优点在于:本发明中的单面出光晶圆级芯片级CSP封装结构,引出芯片侧面出光从而提高产品光效,工艺相对简单,可以提高发光芯片散热性能、降低器件制备成本以及提高器件可靠性和均一性。
Description
技术领域
本发明属于半导体封装技术领域,特别涉及一种单面出光的晶圆级芯片级CSP封装结构及其制备方法。
背景技术
发光二极管(LED)具有体积小、使用寿命长节能环保、响应速度快和坚固耐用等优点,广泛应用于汽车和室内照明、交通信号灯、屏幕显示和液晶背光等邻域,是替代传统光源的理想光源。发光二极管的封装结构通常包括荧光粉。所述荧光粉通常混合在封装胶中,用以改变发光二极管所发出光的颜色。
传统的LED大多采用正装结构,采用银胶或白胶将芯片固定在基板上,通过引线与电器连接。但其电极和引线会遮光,造成光效降低,同时蓝宝石导热系数较小,导致器件的散热性能不佳,故正装LED不适用于中大功率的LED器件。
现有的LED应用中,所谓CSP光源是指一类LED器件,其核心是CSP光源采用荧光粉或荧光胶体膜包裹住倒装芯片结构。因此免除了传统LED光源的大部分封装步骤和结构,使得封装体尺寸大大减小。但是,目前CSP光源封装技术往往是将晶圆切割裂片后,通过对发光芯片分选重排后再进行荧光粉或荧光胶体压膜等后续工艺。这样的工序因为荧光粉或荧光胶体层较厚,造成发光芯片散热较差,成本上升;发光芯片在裂片后间距较小,这就对再次切割分离覆盖荧光粉或荧光胶体的发光芯片有较大的精度要求。另外,由于芯片的侧面出光与顶面出光经过的荧光粉厚度不一致,也会造成出光不纯、光效降低等问题,这些问题都会造成器件成本增加,器件的可靠性与均一性大大下降。
因此,研发一种能够提高芯片光效与出光均一性、降低器件制备成本的单面出光WLCSP封装结构及其制备方法是非常有必要的。
发明内容
本发明要解决的技术问题是提供一种能够提高芯片光效与出光均一性、降低器件制备成本的单面出光晶圆级芯片级CSP封装结构及其制备方法。
为解决上述技术问题,本发明的技术方案为:一种单面出光的晶圆级芯片级CSP封装结构,其创新点在于:包括一芯片;在所述芯片出光面上设置的第一浓度荧光层,形成封装体A;在所述封装体A四个侧面设有由氧化铝绝缘颗粒汇聚形成的反光墙形成封装体B;在所述封装体B的顶面和侧面设有第二浓度荧光层,形成单面出光的晶圆级芯片级封装结构;所述第一浓度荧光层中的荧光粉浓度记作w1,第二浓度荧光层中的荧光粉浓度记作w2,则w1>w2。
进一步地,所述第一浓度荧光层和第二浓度荧光层的荧光层是由荧光粉或荧光胶体或两者的混合物形成的。
进一步地,所述第一浓度荧光层中荧光粉质量占比为50~90%,较高浓度的荧光粉使得第一荧光粉层基本对可见光不透明,所述第二浓度荧光层中荧光粉质量占比为0~40%,较低的浓度使得第二荧光层对可见光呈现透明或半透明状态。
进一步地,所述反光墙由不导电的氧化铝颗粒构成,底端较厚,完全覆盖芯片底端;顶端较薄,略高于芯片但不高于第一荧光粉层。
一种上述的单面出光的晶圆级芯片级CSP封装结构的制备方法,其创新点在于:所述制备方法包括如下步骤:
(1)晶圆片进行抽测;
(2)对步骤(1)抽测合格的晶圆片进行步骤2.1或步骤2.2,
所述步骤2.1具体为对步骤(1)抽测合格的晶圆片进行贴膜,并对贴膜后的晶圆片切割和裂片,裂片后在整个晶圆片上直接形成第一浓度荧光层;
所述步骤2.2具体为在步骤(1)抽测合格的晶圆片上直接形成第一浓度荧光层,然后进行贴膜,并对贴膜后的晶圆片切割和裂片;
(3)对覆盖有第一浓度荧光层的晶圆片进行扩膜,形成具有第一浓度荧光薄膜层的封装体A;
(4)对扩膜后的晶圆片烘烤固化;
(5)烘烤固化后,对晶圆片内的芯片测试分选重排并置于一浅槽中,槽底端不透水;
(6)向槽中注入氧化铝颗粒悬浊液,其中混有适量粘合剂,液面刚好到达第一荧光层顶面但不浸没;
(7)当反光颗粒大部分沉降后,放入烤箱烘烤,在液面张力的作用下,形成顶部较薄底部较厚的氧化铝颗粒反光墙,得到封装体B,反光墙的具体形状与厚度通过氧化铝颗粒悬浊液的配比、沉降时间、烘干条件来调节;
(8)对封装体B的上表面进行清洁,去除可能粘附在第一层荧光粉顶面的氧化铝反射颗粒;
(9)在已形成侧面反光墙的芯片上制作呈半透明或透明状的第二浓度荧光层;
(10)对覆盖有第二浓度荧光层的芯片进行烘烤固化,烘烤固化后对芯片再次裂片,形成单面出光的晶圆级芯片级CSP封装结构,测试分选后的合格产品包装入库。
进一步地,在步骤(3)晶圆片进行扩膜前,第一浓度荧光层处于非固化状态。
进一步地,所述第一浓度荧光薄膜层的厚度≤150μm。
进一步地,所述的氧化铝颗粒反光墙底端厚度为50-2000μm,顶端厚度为10-50微米。
进一步地,所述第二浓度荧光层的顶层厚度为10~1000μm,侧壁厚度为10~2000μm。
进一步地,形成第二浓度荧光层后,相邻芯片间距大于芯片尺寸0.5倍。
本发明的优点在于:
(1)本发明单面出光晶圆级芯片级CSP封装结构,在第一浓度荧光层形成之后在芯片侧面制备氧化铝颗粒反光墙,可以避免芯片侧面出光造成光效下降、光色不均等问题,使得出光更为集中,提高光效;
(2)本发明单面出光晶圆级芯片级CSP封装结构,第一浓度荧光层所采用的荧光粉浓度较高,所形成的荧光层单面、厚度薄、致密度高与发光芯片尺寸相近,有利于发光芯片散热,并降低胶体龟裂发生,提升LED芯片光效;第二浓度荧光层所采用的荧光粉浓度较低,所形成的第二浓度荧光层呈半透明甚至透明状,有利于后期工艺流程中获得相邻发光芯片较大间距,降低分离覆盖荧光粉或荧光胶体的发光芯片的精度要求,从而提高器件的可靠性和均一性;
(3)本发明单面出光晶圆级芯片级CSP封装结构的制备方法:本发明封装技术采用分别在晶圆级与芯片级先后两次形成荧光层,且荧光层表面致密;其中,在第一次形成荧光层后,对发光芯片进行扩膜、烘烤固化、测试重排等工艺流程,第二次对发光芯片喷涂荧光粉后对荧光胶体层进行切割分裂等后续工艺,工艺流程简单且稳定,器件良率大大提高;
(4)本发明单面出光晶圆级芯片级CSP封装结构的制备方法,其中,扩膜前所形成荧光层处于非固化态,更有利于芯片分离,便于后续芯片测试重排等工艺进行。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明单面出光晶圆级芯片级CSP封装结构单颗成品芯片侧视图。
图2为本发明单面出光晶圆级芯片级CSP封装结构制备方法中外延片第一次切割后的顶视示意图。
图3为本发明单面出光晶圆级芯片级CSP封装结构制备方法中喷涂第一浓度荧光层后的顶视示意图。
图4为本发明单面出光晶圆级芯片级CSP封装结构制备方法中第一次裂片后的得到的封装体A顶视示意图。
图5为本发明单面出光晶圆级芯片级CSP封装结构制备方法中第一次裂片后得到的封装体A侧视示意图。
图6为本发明单面出光晶圆级芯片级CSP封装结构制备方法中第一次裂片重排后灌入氧化铝反射颗粒悬浊液侧视示意图。
图7为本发明单面出光晶圆级芯片级CSP封装结构制备方法中氧化铝反射颗粒悬浊液沉降并被烘烤后的侧视示意图。
图8为本发明单面出光晶圆级芯片级CSP封装结构制备方法中第二次喷粉后的侧视示意图。
图9为本发明单面出光晶圆级芯片级CSP封装结构制备方法中第二次裂片后的侧视示意图。
图10为各示意图中不同图案的结构对应示意图。
在摘要附图中,数字1代表第一浓度荧光粉,数字2代表第二浓度荧光层,数字3代表氧化铝颗粒反光墙,数字4代表发光芯片,数字5代表芯片的金属电极。
具体实施方式
下面的实施例可以使本专业的技术人员更全面地理解本发明,但并不因此将本发明限制在所述的实施例范围之中。
实施例
本实施例单面出光晶圆级芯片级CSP封装结构,如图1所示,包括一芯片4以及设置于芯片4上的接触电极5,在芯片4出光面上设置的第一浓度荧光层1,形成封装体A;在封装体A四个侧面设有由氧化铝绝缘颗粒汇聚形成的反光墙3形成封装体B;在封装体B的顶面和侧面设有第二浓度荧光层2,形成单面出光的晶圆级芯片级封装结构;所述第一浓度荧光层中的荧光粉浓度记作w1,第二浓度荧光层中的荧光粉浓度记作w2,则w1>w2;本实施例中,第一浓度荧光层2和第二浓度荧光层3的荧光层是由荧光胶体形成的,且第一浓度荧光层2中荧光粉质量占比为50~90%,第二浓度荧光层3中荧光粉质量占比为0~40%;第一浓度荧光层2的厚度≤150μm,第二浓度荧光层3的顶层厚度为10~1000μm,侧壁厚度为10~2000μm,氧化铝颗粒反光墙3底端厚度为50-2000μm,顶端厚度为10-50微米。
本实施例单面出光晶圆级芯片级CSP封装结构是通过以下步骤制备而成的:
(1)晶圆片进行抽测;
(2)如图2-4所示,对步骤(1)抽测合格的晶圆片进行贴膜,并对贴膜后的晶圆片切割和裂片,裂片后,在整个晶圆片上喷涂荧光粉质量占比为50~90%的荧光胶,在整个晶圆片上直接形成第一浓度荧光层1;
(3)对覆盖有第一浓度荧光层1的晶圆片进行扩膜,扩膜前,第一浓度荧光层1处于非固化状态,扩膜后,如图5所示,形成具有第一浓度荧光薄膜层的封装体A;
(4)对扩膜后的晶圆片烘烤固化,烘烤固化温度为30℃~200℃,烘烤固化时间为3~12h;
(5)烘烤固化后,对晶圆片内的芯片测试分选重排并置于一浅槽中,槽底端不透水;
(6)如图6所示,向槽中注入氧化铝颗粒悬浊液,其中混有适量粘合剂,液面刚好到达第一荧光层顶面但不浸没;
(7)如图7所示,当反光颗粒大部分沉降后,放入烤箱烘烤,在液面张力的作用下,形成底端厚度为50-2000μm,顶端厚度为10-50微米的氧化铝颗粒反光墙3,得到封装体B;
(8)对封装体B的上表面进行清洁,去除可能粘附在第一层荧光粉顶面的氧化铝反射颗粒;
(9)如图8所示,在已形成侧面反光墙3的芯片上喷涂荧光粉质量占比为0~40%的荧光胶,形成顶层厚度为10~1000μm,侧壁厚度为10~2000μm,且呈半透明或透明状的第二浓度荧光层2,形成第二浓度荧光层2后,相邻芯片间距大于芯片尺寸0.5倍;
(10)对覆盖有第二浓度荧光层的芯片进行烘烤固化,烘烤固化温度为30℃~200℃,烘烤固化时间为3~12h;如图9所示,烘烤固化后对芯片再次裂片,形成单面出光的晶圆级芯片级CSP封装结构,测试分选后的合格产品包装入库。
以上显示和描述了本发明的基本原理和主要特征以及本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (7)
1.一种单面出光的晶圆级芯片级CSP封装结构的制备方法,其特征在于:所述制备方法包括如下步骤:
(1)晶圆片进行抽测;
(2)对步骤(1)抽测合格的晶圆片进行步骤2 .1或步骤2 .2,
所述步骤2 .1具体为对步骤(1)抽测合格的晶圆片进行贴膜,并对贴膜后的晶圆片切割和裂片,裂片后在整个晶圆片上直接形成第一浓度荧光层;
所述步骤2 .2具体为在步骤(1)抽测合格的晶圆片上直接形成第一浓度荧光层,然后进行贴膜,并对贴膜后的晶圆片切割和裂片;
(3)对覆盖有第一浓度荧光层的晶圆片进行扩膜,形成具有第一浓度荧光薄膜层的封装体A;
(4)对扩膜后的晶圆片烘烤固化;
(5)烘烤固化后,对晶圆片内的芯片测试分选重排并置于一浅槽中,槽底端不透水;
(6)向槽中注入氧化铝颗粒悬浊液,其中混有适量粘合剂,液面刚好到达第一荧光层顶
面但不浸没;
(7)当反光颗粒大部分沉降后,放入烤箱烘烤,在液面张力的作用下,形成顶部较薄底部较厚的氧化铝颗粒反光墙,得到封装体B,反光墙的具体形状与厚度通过氧化铝颗粒悬浊液的配比、沉降时间、烘干条件来调节;
(8)对封装体B的上表面进行清洁,去除可能粘附在第一层荧光粉顶面的氧化铝反射颗粒;
(9)在已形成侧面反光墙的芯片上制作呈半透明或透明状的第二浓度荧光层;
(10)对覆盖有第二浓度荧光层的芯片进行烘烤固化,烘烤固化后对芯片再次裂片,形成单面出光的晶圆级芯片级CSP封装结构,测试分选后的合格产品包装入库。
2.根据权利要求1所述的单面出光WLCSP封装结构的制备方法,其特征在于:在步骤(3)晶圆片进行扩膜前,第一浓度荧光层处于非固化状态。
3.根据权利要求1所述的单面出光WLCSP封装结构的制备方法,其特征在于:所述第一浓度荧光薄膜层的厚度≤150μm。
4.根据权利要求1所述的单面出光WLCSP封装结构的制备方法,其特征在于:所述的氧化铝颗粒反光墙底端厚度为50-2000μm,顶端厚度为10-50微米。
5.根据权利要求1所述的单面出光WLCSP封装结构的制备方法,其特征在于:所述第二浓度荧光层的顶层厚度为10~1000μm,侧壁厚度为10~2000μm。
6.根据权利要求1所述的WLCSP封装结构的制备方法,其特征在于:形成第二浓度荧光层后,相邻芯片间距大于芯片尺寸0 .5倍。
7.一种权利要求1所述的单面出光的晶圆级芯片级CSP封装结构的制备方法制备的单面出光的晶圆级芯片级CSP封装结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810474108.2A CN108807303B (zh) | 2018-05-17 | 2018-05-17 | 一种单面出光的晶圆级芯片级csp封装结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810474108.2A CN108807303B (zh) | 2018-05-17 | 2018-05-17 | 一种单面出光的晶圆级芯片级csp封装结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108807303A CN108807303A (zh) | 2018-11-13 |
CN108807303B true CN108807303B (zh) | 2020-07-24 |
Family
ID=64092648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810474108.2A Active CN108807303B (zh) | 2018-05-17 | 2018-05-17 | 一种单面出光的晶圆级芯片级csp封装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108807303B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8957428B2 (en) * | 2008-09-25 | 2015-02-17 | Koninklijke Philips N.V. | Coated light emitting device and method for coating thereof |
KR20100080423A (ko) * | 2008-12-30 | 2010-07-08 | 삼성엘이디 주식회사 | 발광소자 패키지 및 그 제조방법 |
CN102593327A (zh) * | 2012-03-19 | 2012-07-18 | 连云港陆亿建材有限公司 | 圆片级发光二级管倒装封装工艺 |
US9997676B2 (en) * | 2014-05-14 | 2018-06-12 | Genesis Photonics Inc. | Light emitting device and manufacturing method thereof |
CN204497271U (zh) * | 2015-02-06 | 2015-07-22 | 葳天科技股份有限公司 | 发光元件 |
-
2018
- 2018-05-17 CN CN201810474108.2A patent/CN108807303B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108807303A (zh) | 2018-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109980070B (zh) | 一种晶圆级芯片级csp封装结构及其制备方法 | |
CN102723424B (zh) | 一种led用荧光薄片的制备方法 | |
CN102194973B (zh) | 一种紫外led封装结构的晶圆级制造方法 | |
CN101699638A (zh) | 一种荧光粉膜层制作方法及其得到的荧光粉膜层封装方法 | |
CN101123286A (zh) | 发光二极管封装结构和方法 | |
CN101876406A (zh) | 一种大功率led灯的制作工艺 | |
CN101937950A (zh) | 覆晶式氮化镓发光二极管的制造方法 | |
CN111063784A (zh) | Led灯珠制备方法 | |
CN104465895A (zh) | Led芯片及其制作方法 | |
CN105280781A (zh) | 一种倒装白光led器件及其制作方法 | |
CN111785710B (zh) | Led灯珠及其制备方法 | |
CN203859114U (zh) | 一种使用荧光粉模块激发的led光源结构 | |
CN108807303B (zh) | 一种单面出光的晶圆级芯片级csp封装结构及其制备方法 | |
CN108365071A (zh) | 一种具有扩展电极的芯片级封装结构 | |
CN102637810A (zh) | Led封装结构及封装成型方法 | |
CN202712176U (zh) | 使用透明氧化物基板的led封接结构 | |
CN111952292A (zh) | 发光装置及其制备方法 | |
Cheng et al. | White LEDs with high optical consistency packaged using 3D ceramic substrate | |
CN216054770U (zh) | Led发光装置 | |
TWI476956B (zh) | 半導體發光元件及其製作方法 | |
WO2015021776A1 (zh) | 一种白光led芯片及其生产方法 | |
CN203377265U (zh) | 一种led封装结构 | |
CN202797075U (zh) | 垂直结构白光led芯片 | |
CN109216511A (zh) | P面出光的薄膜led芯片及其制造方法 | |
CN202712266U (zh) | 荧光透明陶瓷led封接结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210430 Address after: 226500 No.1, Nanyan, Haiyang South Road, Chengnan street, Rugao City, Nantong City, Jiangsu Province Patentee after: Dura Chip (Suzhou) Ltd. Address before: 226500 No. 999, Wanshou South Road, Chengnan street, Rugao City, Nantong City, Jiangsu Province Patentee before: JIANGSU RUGAO THIRD GENERATION SEMICONDUCTOR INDUSTRY RESEARCH INSTITUTE Co.,Ltd. |