CN114731382A - 可缩放像素大小图像传感器 - Google Patents

可缩放像素大小图像传感器 Download PDF

Info

Publication number
CN114731382A
CN114731382A CN202080080704.8A CN202080080704A CN114731382A CN 114731382 A CN114731382 A CN 114731382A CN 202080080704 A CN202080080704 A CN 202080080704A CN 114731382 A CN114731382 A CN 114731382A
Authority
CN
China
Prior art keywords
reset
transistor
readout
pixel
floating diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080080704.8A
Other languages
English (en)
Inventor
马嘉驹
M·吉达什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jigajott Technology Co ltd
Original Assignee
Jigajott Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jigajott Technology Co ltd filed Critical Jigajott Technology Co ltd
Publication of CN114731382A publication Critical patent/CN114731382A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

通过对与相应光电检测元件相关联的像素内传输门和耦合在针对光电检测元件的相应簇的传输门与共享复位节点之间的分档晶体管的读出时间控制，集成电路像素阵列内的光电检测元件能够动态地配置为至少三个均匀纵横比、大小缩放的像素覆盖区中的任何一个。

Description

可缩放像素大小图像传感器
相关申请的交叉引用
本申请要求于2019年11月20日提交的美国临时申请号62/938,203的优先权，并将其引入作为参考。
技术领域
本公开中涉及集成电路图像传感器。
附图说明
在附图中，通过示例而非限制的方式示出了本文所公开的各种实施例，在附图中相似的附图标记表示相似的元件，其中：
图1示出了具有大小可缩放像素阵列的图像传感器的一个实施例；
图2示出了由图1的行控制器生成的控制信号的示例性序列，以使能具有最小像素大小和最大转换增益的曝光后相关双采样(CDS)读出；
图3示出了由图1的行控制器生成的控制信号的示例性序列，以在中间像素大小和最大转换增益下使能曝光后CDS读出；
图4示出了在最大像素大小和最大x4-间距转换增益下使能曝光后CDS读出的示例性控制信号序列。
图5示出了在x4-间距(最大像素大小)读出期间可以选择的交替高转换增益和低转换增益，显示了增益相关电容的简化电路模型；
图6示出了连续x4-间距高增益和低增益CDS读出执行，以获得低光敏度(高增益读出)和亮光差异(低增益读出)的益处；
图7示出了x4-间距两相(双增益/双电荷转移)读出的示例性电荷转移图；
图8示出了关于x4-间距(最大大小)像素的备选多增益读出的示例性电荷转移图，其中在任一增益配置的信号状态采样之前执行关于两种增益配置的复位状态采样，并且其中光电荷在连续的电荷转移操作中累积地转移到集合源跟随器电容中；
图9示出了在x2-间距和x1-间距(中间和最小像素大小)读出期间可以选择的九个转换增益的示例性集合；
图10示出了产生具有双(两个不同)转换增益的CDS读出的示例性x2-间距读出控制序列；
图11示出了在高转换收益、中转换收益和低转换增益下产生CDS读出的示例性x2-间距读出控制序列；
图12示出了针对x2(中间)像素配置的一个备选三增益读出序列，其实施基本上参考图8描述的累积电荷转移操作；
图13示出了调制曝光读出序列，其可应用于增加本文公开的像素大小可缩放图像传感器实施例中的动态范围；
图14示出了针对图13所示的调制曝光时间，净输出信号电压电平对增加的光子通量密度的示例图；
图15示出了在单独的子像素的情况下图13的按比例缩放的累积间隔方法；
图16示出了图1的像素阵列架构的摘录，显示了示例性滤色器阵列(CFA)的组成元件和微透镜阵列的组成微透镜，该微透镜阵列可以设置在像素阵列上方以实现色敏光学系统；
图17和18示出了图1的像素单元的备选实施例，其分别具有单个四向共享输出节点和一对双向共享输出节点；
图19A－19G示出了可在图1像素架构内采用的读出序列的非详尽实例；以及
图20示出了具有二进制加权的独立切换的动态转换增益电容的备选像素单元结构，以使能附加电容的编程选择。
具体实施方式
在此处公开的各种实施例中，集成电路像素阵列内的光电检测元件可动态地配置为至少三个均匀纵横比、大小缩放的像素覆盖区中的任何一个。在那些均匀纵横比的实施例和其它实施例中，通过对与相应光电检测元件相关联的像素内传输门和耦合在针对光电检测元件的相应簇的传输门与共享复位节点之间的分档晶体管的读出时间控制，集成电路像素阵列内的光电检测元件能够动态地配置为至少三个均匀纵横比、大小缩放的像素覆盖区中的任何一个-一种布置，其中每个分档晶体管将用于相应光电检测元件簇的浮动扩散节点与共享复位晶体管的PVT-敏感(工艺电压温度敏感)漏极电容屏蔽开(减小给定浮动扩散节点处的净电容并且因此增加转换增益和降低用于小信号电平的读取噪声)。在使能均匀纵横比大小缩放的实施例中，分档晶体管互连的光电检测元件簇具有与每个单独的光电检测元件簇的纵横比和每个单独的光电检测元件的纵横比相匹配(或在标称上匹配)的集合纵横比。因此，读出信号可以专门响应于(i)在单独的光电检测元件内累积的光电荷以实现最小有效像素大小(像素阵列内的最大空间分辨率)，(ii)在光电检测元件簇内集合累积的光电荷以实现更大的有效像素大小，以及(iii)在多个分档晶体管互连的光电检测元件簇内集合累积的光电荷以实现更大的最大有效像素大小(像素阵列内的最小空间分辨率)而被生成。在其它实施例中，在高分辨率读出(即，小于最大有效像素大小的任何读出)期间选择性地激活分档晶体管以实现可变转换增益，包括具有相应转换增益的每次曝光的多个读出。为了进一步扩展可选转换增益的范围和/或分辨率，一个或多个附加的电容元件可以经由(多个)动态转换增益晶体管耦合到共享复位节点(与复位晶体管并联或串联)。在多个实施例中，附加的晶体管开关电容是可编程地可缩放的，以使能可选转换增益的运行时间校准。在其它实施例中，对于扩展动态范围的光电检测元件的子集执行光电荷清除/转存操作。下面进一步详细讨论这些和其它特征和实施例。
图1示出了图像传感器100的实施例，图像传感器100具有大小可缩放像素阵列101、滤色器阵列103(覆盖在大小可缩放像素阵列上)、行信号发生器105和列读出电路107。参考示意图110和相应的布局图112，每个大小可缩放的“像素单元”120包括设置在像素单元的相应象限中的四个光电检测元件簇115。给定簇内的四个光电检测元件中的每个光电检测元件(由“SWn”表示，其中SW指光电检测元件的光电荷存储阱，而“n”指光电检测元件索引，范围从1到16)经由相应的传输门(TGn)耦合到针对簇的共享浮动扩散节点(FD1针对左上簇，FD2针对右上簇，FD3针对左下簇并且FD4针对右下簇)，并且每簇浮动扩散节点经由相应的分档晶体管117耦合到共用/共享复位节点120。在所示的实施例中，每个分档晶体管由相应的每像素行分档信号(BIN1、BIN2、BIN3、BIN4)控制，尽管在备选实施例中单个分档信号可以控制所有四个分档晶体管。每个光电检测元件簇和相关传输门的浮动扩散节点耦合到相应的放大器晶体管121，放大器晶体管121通过读取选择晶体管123驱动相应的每簇输出线(即OUT1、OUT2、OUT3、OUT4)。如阴影区域130所示，每个单独的光电检测元件连同其传输门(TG)和TG-互连的浮动扩散节点，读出电路(由晶体管121、123实现)，分档晶体管117，复位节点120，复位晶体管125(以及可选的动态转换增益电容127和晶体管129)在这里被称为子像素，并且共享同一浮动扩散节点(FD)和读出电路的一组子像素在这里被称为共享-FD的子像素簇(或简称为子像素簇)。
在图1的实施例中，每簇输出线(OUT1－OUT4)由各自的电流源偏置，以将四个放大器晶体管121中的每一个作为各自的源极跟随器(SF)来操作，其中放大器晶体管(“源极跟随器晶体管”)的源极端的电压跟随放大器晶体管的栅极处的电压。可在备选的实施例或(和/或以编程方式选择的)配置(例如，以编程方式选择的配置)中实现共源放大方案或其它方案。类似地，每一个光电检测元件(从操作的角度来看，由“SW”表示为光电电荷存储阱)通过图1实施例中的子衍射极限(SDL)钉扎光电二极管(PPD)来实现，钉扎光电二极管是对于通过滤色器阵列的重叠元件的光的波长，具有比艾里斑更小的覆盖区(即，布局面积)的钉扎光电二极管。在备选实施例中，单独的光电探测元件的大小可以大于或标称等于衍射极限。而且，虽然在这里给出的各种实施例中假定光电检测元件是钉扎光电二极管(钉扎PD)，但是在所有情况下可以采用任何其他可行的光电检测元件。
仍然参考图1的示意图和布局图110和112，传输门和分档晶体管使得有可能针对单独的读出选择任何四-PD簇内的任何单个光电二极管(PD)作为像素单元内的最小有效像素大小－即，接通对应于单个光电二极管的传输门以使能到簇浮动扩散节点(FD)的光电荷转移，并且借此在簇输出线上产生在标称上匹配(具有可能的DC偏移)簇FD上的电压的信号。通过接通给定簇内的所有传输门(在读出间隔内同时或交错)来选择具有与最小有效像素大小标称相同的纵横比的中间有效像素大小，以将来自四个簇状光电二极管的光电荷转移到其共享浮动扩散(即“分档”来自簇FD内的相同簇状光电二极管的光电荷)以产生对应的x4 PD像素信号。最大有效像素大小也具有与最小覆盖区像素标称相同的纵横比(并且因此纵横比也匹配中间像素)，可通过对四个中间像素(即，四个簇的每一个)的输出进行电荷分档来选择最大有效像素大小，即，在给定读出间隔期间接通像素单元120内的所有传输门(TG1－TG16)并且还接通四个分档晶体管117以将四个簇浮动扩散节点(FD1－FD4)电耦合到彼此。
因为分档晶体管117(即，由各个信号BIN1－BIN4控制的晶体管，并且因此在这里有时被称为信号名称)在图1的输出每簇实施例中针对小大小像素读出和中间大小像素读出保持断开，给定簇内的四个小像素(即，单-PD像素或子像素)中的任何一个可与其它三个簇(即，各个簇内的四个小像素经由各个读出电路并发地读出)中的任何一个小像素同时读出，并且四个中间大小(4－PD)像素同样可以经由各个读出电路并发地读出。相反，所有四个分档晶体管针对最大大小(16－PD)像素读出被接通，使得相同的电荷分档电压被施加到所有四个读出电路(即，存在于所有四个源极跟随器晶体管121的栅极处的相同电压)，并且因此每一个读出电路在被激活(即，通过接通针对读出电路的读取选择晶体管)的情况下应在相应输出线OUT1－OUT4上产生标称相同的输出电压。在多个实施例中，所有四个读出电路的输出可在最大大小像素读出期间由列读出电路(107)采样，以通过单独的像素值的算法组合或选择(例如，在模拟域中，或在电路107内单独的信号的模拟到数字转换之后，在数字域中)生成四个标称相同的像素值。备选地，可在系统开启或生产时间测试期间评估耦合到像素单元120的给定列的四个输出线上生成的信号，以确定针对给定行内的每一个像素单元的最低噪声输出线，存储(例如)可应用于在任务模式操作(即，驱动针对每一个像素单元的输出线中的给定的一个)期间控制针对像素单元的读取选择晶体管和/或每个像素单元的四个输出线中的哪一个被采样的位图。为了减少映射数据开销，可将共享行映射(而非每行的独立映射)应用于像素单元的所有行以选择输出线中的一个以用于最大大小像素读出。在其它实施例中，默认读出电路(例如，驱动OUT1的电路)可在最大大小像素读出期间被选择(读取选择晶体管接通)，其中所有其它读出电路保持未被选择。而且，如下所述，来自给定簇内的所有或任何光电二极管子集的光电荷可以与来自一个、两个或所有其它簇内的所有或任何光电二极管子集的光电荷被分档，从具有分档簇读出的任何未分档簇里并发独立读出。更普遍地，可以在以下分档晶体管配置下并发地生成两个独立的读出信号：
分档晶体管接通 并发独立的读出
0 4
1 4
2 3
3 2
表1
最小、中间和最大像素大小配置(本文中也称为小、中和大像素或像素大小)的均匀纵横比在本文中有时以像素间距来指代，即，跨越像素阵列的行和/或列轴的PD归一化维度，并且因此如图1中140处所示，以1x间距(1PD，最小像素大小)、2x间距(4PD，中间像素大小)或4x间距(16PD，最大像素大小)来指代。此外，虽然在布局视图112中以实质上地正方形的纵横比(即，对于单位纵横比，宽度标称等于高度)描绘了单独的光电二极管，光电二极管可以具有非正方形的纵横比(例如，宽度＝f*高度，其中‘*’描绘为乘法，并且‘f’＝16/9、16/10、3/2、4/3等)，其保持在中间像素(2x间距)和大(4x间距)像素中。此外，在单独的光电二极管内累积的光电荷可以以各种组合分档，除迄今讨论的所有PD每簇或所有PD每像素单元的组合--以下参考图19A－19G所讨论的选项。
仍然参考图1，在给定的子像素簇内的浮动扩散复位是通过相应的分档晶体管实现的－接通针对簇的分档晶体管以将簇－FD耦合到复位节点120，同时也接通复位晶体管125和(在图1实施例中)动态转换增益(DCG)晶体管129。单独的光电二极管的情况也是如此－通过接通相应的传输门与FD一起复位。相对于具有直接耦合到浮动扩散节点的复位晶体管的常规实现方式，这种“间接复位”操作和结构——通过针对子像素簇的分档晶体管将给定子像素簇的浮动扩散节点(以及可选的一个或多个光电二极管)可切换地耦合到簇共享复位电压提供了许多益处。其一，像素单元内的复位晶体管开销相对于常规的复位晶体管每读出结构减少了四倍。而且，当仅一个晶体管(分档晶体管)的源极/漏极耦合到簇FD(不计算簇传输门)时，单独的FD节点上的寄生电容显著减小，相对于具有与浮动扩散节点并行的分档晶体管和复位晶体管连接的常规电荷分档架构显著提升了信噪比并且因此提升了微光性能。换言之，分档晶体管将簇FD与复位晶体管的PVT-敏感寄生电容屏蔽开，实现“分档屏蔽复位”架构，其中分档电流和复位电流(分别在电荷分档和复位操作期间)经由分档晶体管117传导到给定簇FD/从给定簇FD传导。
继续图1，动态转换增益(DCG)晶体管119耦合在电容元件127(例如，由具有共同耦合在偏置电压CAPB的漏极端和源极端的金属氧化物半导体(MOS)晶体管实现。其中CAPB是，例如专用或共享的接地或其它偏置电位)和共享复位节点120之间，并且因此可与一个或多个分档晶体管一起接通或断开，以使能相对于给定的光电荷转移和像素读出施加多个不同的转换增益。更具体地，通过断开簇分档晶体管(例如，解除断言BIN1以将电荷转移到FD1)来实现关于给定簇内的光电荷转移(以及随后经由簇读出电路的读出)的最大转换增益，通过接通针对单独簇的分档晶体管(即，断开所有其它簇的分档晶体管117)同时使DCG晶体管关断来实现逐渐地降低的转换增益——将共享复位节点的寄生电容(CSP)添加到FD1电容以在源极跟随器121的栅极处建立逐渐地增加的电容(即，CSFG＝CSP+CFD，其中CSFG是源极跟随器晶体管121的栅极处的电容，CSP是共享复位节点120的寄生电容以及CFD是浮动扩散电容)，并且通过与BIN1一起接通DCG晶体管而进一步降低的转换增益(即，转换增益与CSFG成反比，其中CSFG＝CSP+CFD+CCAP，并且CCAP是元件127的电容)。如下所述，可以通过接通用于一个、两个或三个其它子像素簇的分档晶体管117(并发接通针对包含(多个)子像素的簇的分档晶体管)而不接通DCG晶体管来实现另外三个不同的转换增益(CGs)，并且可以通过接通一个、两个或三个其它分档晶体管连同DCG晶体管来实现另外三个CG(总共九个不同的CGs)。因此，除了均匀纵横比像素大小缩放之外，像素单元120使能每一个像素读出(小、中间大小或大)来用一个或多个动态选择的转换增益来执行。此外，如下所述，可以动态地调整对给定读出信号有贡献的任何一个或多个光电二极管的有效曝光间隔(光电荷累积间隔)，以提供增强的动态范围(扩展最大可区分照度强度)，并且因此提供另一变化轴。在150处图示了该多变量可操作性，显示了沿运行时变量操作的概念上的正交轴的像素大小缩放，可变应用的转换增益和可变有效曝光间隔。
图2示出了由图1的行控制器(行信号产生器)生成以使能具有最小像素大小(x1间距)和最大转换增益(CG)的曝光后相关双采样(CDS)读出的控制信号的示例性序列。在所描述的示例中(以及下面讨论的其它信号时序图)，控制信号被分成概念上的组，作为整体施加到像素单元(“单元”信号171)，施加到整个子像素簇(簇信号173)或施加到单独的子像素(针对簇1－4，1751－1754的子像素信号)。
图2的读出序列使能并发的CDS读出和针对一行像素单元内的每个子像素生成对应的数字像素值(在具有M列的像素单元的传感器中的16*M数字像素值)，并且针对每行像素单元重复/迭代该读出序列以实现滚动快门读出。行读出开始(在光电荷在相应光电二极管内累积的曝光间隔之后)在181处断言读取选择信号(RS)，以将每簇源极跟随器晶体管的源极端耦合到相应输出线(并且因此使能图1的列读出电路107内的信号采样)。此后不久，所有子像素簇的分档晶体管与DCG晶体管和复位晶体管一起脉动(即，接通然后断开BIN1、BIN2、BIN3、BIN4、RG和DCG，如183处所示)以复位所有浮动扩散节点(和共享复位节点)。在185处捕获复位状态采样(读取每簇浮动扩散节点的复位电平)，接着如187处所示对每一个子像素簇内的选定(单个)的传输门进行脉冲处理(以将光电荷转移从选定的子像素转移到簇FD)，并且接着在189处进行信号状态采样。从信号状态采样中减去复位状态采样(即，在图1的列读出电路107内)以产生CDS(伪差分)数字像素值，该信号状态采样在模拟域中跟随ADC或在数字域中(在两个采样已被单独数字化之后)。在所示的示例中，初始CDS读出序列－复位，复位状态采样，电荷转移和信号状态采样－相对于子像素1、5、9和13并发地实现(经由相应的簇输出线OUT1－OUT4具有复位状态和信号状态采样的每个簇一个子像素)，然后再重复三次(对于子像素2、6、10、14；然后子像素3、7、11、15；再然后子像素4、8、12、16)完成最小像素大小(最大分辨率)读出。
图3示出了由图1的行信号发生器生成的控制信号的示例性序列(即，针对像素单元的每一行重复以影响滚动快门读出的读出序列)，以使能在中间像素大小(x2间距)和最大转换增益的曝光后CDS读出。如所示，在191处的复位操作(以及在读取选择信号断言期间)和193处的复位状态采样之后，如195处所示，对给定簇中的所有四个光电二极管的传输门同时进行脉冲处理(使得对16－PD像素单元内的所有TG进行脉冲处理)以影响簇内电荷分档读出。也就是说，给定簇的每个光电二极管内的累积光电荷被转移到该簇的共享浮动扩散节点(簇内电荷分档)，以经由簇源极跟随器晶体管和读取选择晶体管在输出线OUT1－OUT4的每一个上产生相应的x2-间距输出信号，针对在197处的信号状态采样。图4示出了以最大像素大小(x4间距)和最大x4-间距转换增益使能曝光后CDS读出的示例性控制信号序列。信号序列类似于x2像素间距读出的信号序列，但在整个复位状态采样的电荷转移和信号状态采样操作中四个BIN晶体管被接通，以将四个每簇浮动扩散节点可切换地彼此耦合，并且因此形成统一的像素单元宽度电容，来自所有PD(图1实例中的16个PD)的电荷转移到该像素单元宽度电容。因为四个每簇源极跟随器晶体管的栅极处的信号电平标称相同，可对输出线中预定的一个(或多个)进行采样以获得x4-间距复位状态和信号状态采样。
图5示出了可在x4-间距(最大像素大小)读出期间选择的交替高转换增益和低转换增益，其显示了CG相关电容201的简化电路模型，真值表203，其示出了在x4-间距高处的针对高转换增益和低转换增益的控制信号状态(即，DCG＝0或1分别针对高CG和低CG，而对于两个CG断言BIN1－BIN4以建立大像素大小)，以及像素输出电压(在OUTn上生成的模拟读出信号)对总光电荷累积(像素单元的所有PD内的净累积)的示例性曲线图205。参考电路模型201和真值表203，四个浮动扩散节点(由电容CFD1、CFD2、CFD3、CFD4建模)可切换地彼此耦合(经由BIN1、BIN2、BIN3、BIN4)并且与共享复位节点(CSP)的寄生电容耦合，使得当动态增益控制晶体管断开(DCG＝0)时，输出电路源极跟随器晶体管(CSFG)的栅极端处的净电容在标称上等于CSP+4CFD(假设每簇具有相同浮动扩散电容－在备选实施例中，可有目的地从簇到簇变化的电容)。当DCG晶体管接通时，CSFG增加CDCG，从而达到4CFD+CSP+CDCG。如果转换增益与净电容CSFG成反比(例如，如图5的表203中所示)，则DCG信号的解除断言和断言分别产生相对高的转换增益和相对低的转换增益，并且因此产生如曲线205中所示的相对高的输出电压斜率和相对低的输出电压斜率。在阴影区域207所示的低光范围内(在曲线205内)，高增益信号提供实质上更好的噪声性能(由于较高的转换增益而导致较低的输入参考噪声)，而超出阴影区域207(使高增益输出饱和)的较高照度强度可以由较低增益输出来区分。
图6示出了连续的x4-间距高增益CDS读出和低增益CDS读出，其被执行以获得低光灵敏度(高-CG读出)和亮光微分(低-CG读出)的益处，并且因此将动态范围扩展到超过以单个转换增益可实现的动态范围。在一个实施例中，当源极跟随器晶体管的栅极处的电压电平达到光电二极管钉扎电压时，发生输出饱和，使得在高-CG光电荷转移之后，光电二极管中保持超过将源极跟随器栅极电位升高到钉扎电压的PD-累积光电荷。因此，在不存在使低增益输出(极亮光)饱和的照度水平的情况下，在高增益读出中转移的光电荷和在低增益读出中转移的光电荷构成在先前曝光间隔期间集合在PD内累积的总光电荷的互补部分，使得高-CG读出和低-CG读出可被求和(在模拟或数字域中)以产生具有比用单增益读出可实现的动态范围更高的动态范围的像素输出值。在图7的示例性电荷转移图中示出了该x4-间距双增益/双电荷转移操作。如所示，在亮光曝光(250)期间，在像素单元的钉扎光电二极管(统称为“PPD”)内累积光电荷(Q)。当在高增益配置(DCG＝0)中时，集合源极跟随器栅极电容(即，C1SF＝分档晶体管互连的浮动扩散节点和复位节点寄生电容)在251处复位(预充电到相对高的预定电位，例如VPIX或VDD)，随后在253处进行复位状态采样。在255处，针对促进PPD(例如，图1架构中的PD1－PD16)的传输门被进行脉冲处理以使能电荷转移到C1SF中，该C1SF填充(具有Q的q1分数)直到光电二极管钉扎电压，从而在PPD内留下光电荷q2(q2＝Q－q1)，如256处所示。在257处获得信号状态采样(在253处用复位状态采样完成初始CDS采样操作)之后，DCG被断言以减小转换增益(将源极跟随器电容增加到C2SF＝C1SF+CDCG)，接着是261处C2SF复位，263处复位状态采样，265处剩余电荷转移，以及267处最终信号状态采样(在263处用复位状态采样完成最终CDS采样)。在一个实施例中，初始和最终CDS采样被分别数字化，然后在数字域中相加，以产生x4-间距像素的最终像素值。备选地，可在模拟域中(例如，在采样保持电路、自动调零/积分放大器等内)添加两个CDS采样，并且接着将其数字化以产生最终像素输出值。
在低光照条件下(图7中的270处显示)，初始光电荷转移可完全清空PPD——通过将初始CDS采样(在转换到数字域之前或之后)与对应于电荷转移饱和点的阈值(即VPIN)进行比较确定的条件。在初始光电荷转移完全清空PPD的情况下，由最终电荷转移和CDS采样产生的结果可以在模拟或数字域中被弃置－例如，通过在与初始CDS值相加之前将最终CDS结果清零(或者抑制添加最终CDS结果或者甚至执行最终CDS采样)。
图8示出了关于x4-间距(最大大小)像素的一个备选多增益读出，其中在针对任一增益配置的信号状态采样之前执行关于两个增益配置的复位状态采样，并且其中在连续电荷转移操作中将光电荷累积地转移到集合源极跟随器电容中。更具体地，在曝光间隔结束时，其中光电荷Q在光电二极管的集合组内(即，在PPD内)累积，像素单元被配置为最低增益配置(DCG＝1)，然后复位(脉冲处理BIN1－BIN4和RST信号，同时DCG保持为高)。此后，以逐渐增加的转换增益捕获连续的复位状态采样——在C2SF(301，同时DCG＝1)处捕获复位状态采样，然后在C1SF(303，在将DCG切换至0之后)处捕获复位状态采样，然后，以如305和307所示的逐渐减小的转换增益执行连续的电荷转移/信号状态采样操作(在309处插入转换增益减少)。在产生完全PPD清空(即，q1＝Q，q2＝0)的低光条件下，可单独数字化高CG CDS读出(即，在或者模拟或者数字域中从305处的高-CG信号状态采样中减去303处的高CG复位状态采样)以产生像素输出值，其中可弃置或清零或以其它方式省略低CG读出(由初始复位状态采样和最终信号状态采样形成的CDS)。相反，在较亮的光条件下，可单独数字化低-CG CDS读出(301处的低-CG复位状态采样和307处的低-CG信号状态采样)以产生像素输出值，其中省略高-CG读出。在该累积电荷转移(或连续复位状态采样/信号状态采样)读出方法中，可以评估从高增益读出和低增益读出两者输出的信号，以确定应用哪个(作为最终像素输出值)和弃置哪个。下表示出了一种决策逻辑实现，其中“Thresh1”是比VPIN稍正的电压电平，而“Thresh2”是比VRST稍负的电压电平(注意，在图8的实施例中，VRST比VPIN更正)：
Figure BDA0003651494350000131
表2
仍然参考图8，代替低-CG读出与高-CG读出之间的基于阈值的选择，读出可以被归一化(例如，根据两个增益的比率对一个读出或另一个读出进行缩放)并且接着组合以平滑仅高增益读出与仅低增益读出之间的转变。更普遍地，在本文的所有多增益读出中，在列读出电路(例如，图1的元件107)或其它芯片上电路或芯片外电路内的模拟或数字域中，在不同增益下获得的读出信号/值可归一化(例如，基于在运行时间和/或生产时间校准期间确定的CG比率和/或其它信息)以使能像素输出信号/值的加权组合。
图9示出了可在x2-间距和x1-间距(中间和最小像素大小)读出期间选择的九个转换增益的示例性组。简化的电路模型331示出了可以以各种组合成组以产生不同转换增益的电容(相对于单独的光电二极管显示，但是同样适用于来自给定簇内的两个、三个或所有四个PD的并发光电荷转移)，并且真值表333示出了产生不同转换增益的控制信号状态。表333中的顶部和底部条目(分别指定为CG1和CG9)对应于最大转换增益配置和最小转换增益配置，而极端之间的条目的转换增益可根据CFD(FD电容)、CSP(复位节点寄生)和CDCG(动态增益电容)之间的关系以各种次序分布。在一个实施例中，在图像传感器使能(例如，执行校准操作，其中施加到基于MOS的电容器的源极和漏极的偏置电压和/或可变数目的分量电容元件的开关组合被迭代地调节)期间，动态增益电容可编程地被调节到产生期望增益分布的目标值，包括(例如但不限于)：
*CCDG＝CFD以产生从CG1到CG9的下降的、相对线性的转换增益步长，如335所示；
*CDCG＝CFD/2－CSP以在设置CG1和CG6之间提供0.5*CFD增益步长；
*CDCG＝CFD－CSP通过设置CG1、CG6、CG7、CG8和CG9从CFD到5CFD产生五个标称线性增益步长；或
或到*CDCG＝n*CFD(其中n>1)以使能在从CG1到CG5的高增益范围内具有相对精细的增益步长和在从CG6到CG9的低增益范围内具有相对精细的增益步长的成束增益分布，以及在这两个范围之间具有相对宽的间隙(例如，根据可编程因子'n'的间隙宽度)
图10示出了示例性x2-间距读出控制序列，其产生具有双(两个不同)转换增益的CDS读出——针对四个2x-间距(中间大小)像素中的每一个设置一个双CDS读出，并且因此总共八个连续CDS读出。如所示，每个增益设置处的CDS读出开始于CSFG复位操作(即，并发脉冲RST、DCG和BIN1－BIN4以复位/预充电对应输出线的源极跟随器晶体管的栅极端处的电容(CSFG))。在CSFG复位之后，捕获复位状态采样(351)，随后是光电荷转移(353)，然后是信号状态采样(355)。在高-CG读出(361、363、365、367)中，在电荷转移和信号状态采样期间降低DCG和BIN1－BIN4以产生转换增益CG1，如图9的表333所示。相反，在中间-CG读出(362、364、366、368)中，在电荷转移和信号状态采样期间DCG被降低而BIN1－BIN4被断言，以产生转换增益CG5(根据图9)。
图11示出了示例性的x2-间距读出控制序列，其在高转换增益、中转换增益和低转换增益下产生CDS读出－针对四个2x-间距(中间大小)像素中的每一个设置一个三重CDS读出，从而总共产生12个连续的CDS读出。如图10所示，在每个增益设置处的CDS读出以CSFG复位操作开始，该CSFG复位操作接着是复位状态采样，光电荷转移，然后是信号状态采样。在高-CG读出中，在电荷转移和信号状态采样期间降低DCG和BIN1－BIN4以产生转换增益CG1(根据图9的表333)。在中间-CG读出(在图11中指定为“中间-CG”)中，在电荷转移和信号状态采样期间DCG被降低而BIN1－BIN4被断言，以产生转换增益CG5(根据图9)，并且在低-CG读出中，在电荷转移和信号状态采样操作期间DCG和BIN1－BIN4均被断言以产生转换增益CG9(也显示在图9的表333中)。注意，图10和图11两者中的高增益读出相对于各个子像素簇顺序地执行，因为BIN1－BIN4在读出的光电荷转移和信号状态采样分量期间保持关闭，所以高增益读出可以替代并发地被执行，针对四个子像素簇(将各个簇读出信号驱动到输出线OUT1－OUT4上)。
图12示出了用于x2(中间)像素配置的一个备选三重-CG读出序列，在此情况下实行参考图8通常描述的累积电荷转移操作。也就是说，对于四个x2-间距像素中的每一个，捕获复位状态采样以用于逐渐增加的转换增益配置(如图9的表333中所示的CG1、CG5和CG9)，随后是以逐渐减小的转换增益捕获的连续信号状态采样(即，将光电荷累积地转移到针对目标输出线的源极跟随器晶体管的栅极处的集合电容)。如关于图8中的x4-间距累积电荷转移序列所述，每一个转换增益处的CDS读出可被用于确定将应用三个CDS读出(高CG、中间CG或低CG)中的哪一个以产生像素输出值。此外，给定电荷转移和对应的信号状态采样之间的时间间隔可以不同于所示的时间间隔——例如，在高转换增益的事件之间提供较长的延迟，以允许相对较小、低光信号稳定。
图13示出了可应用于增加本文中所描述的像素大小可缩放图像传感器实施例中的动态范围的经调制曝光读出序列。在所描绘的示例中，x2-间距像素的组成光电二极管内的单调(连续、不间断)光电荷累积在给定曝光间隔内的逐渐较晚时间处开始，从而有效地缩放来自光电二极管的输出信号贡献以使能原本将使x2像素输出饱和的照度处的强度差异。参考具有光电阱SW1－SW4的成簇光电二极管(即，图1像素单元的左上簇内的光电二极管PD1－PD4)，在整个曝光间隔(“exp int”)中在SW1(PD1)内连续累积光电荷，而在曝光间隔的25％、50％和75％分别发散之后，从SW2、SW3和SW4清除(“转存”)光电荷——即，SW2、SW3和SW4内的连续光电荷分别超过总曝光间隔的75％、50％和25％。因此，假设关于PD簇的稳态入射光度在对象曝光间隔(其可以是，例如，秒的1/30th，秒的1/60th，或比这些时间中的任何一个明显更长或更亮)上，在SW2、SW3和SW4内累积的光电荷将分别是在SW1内累积的光电荷的75％、50％和25％。为实现光电荷清除操作而发出的示例性控制信号显示在连续曝光间隔中的25％帧点和75％帧点(分辨在421处和423处)——通过将它们各自的传输门与DCG、RST和BIN1－BIN4一起脉冲处理(以将选定的光电二极管可切换地耦合到复位电位)复位选定的光电二极管(在电荷清除操作421中的PD2、PD6、PD10和PD14，以及在操作423中的PD4、PD8、PD12和PD16)，同时所有其它传输门保持断开。
图13方法(按比例缩放的光电荷累积)的显著结果是SW1－SW4将在不同照度强度(即，在如图14所示的不同光子通量密度)下达到全阱饱和，并且更明确地说，在与其有效光电荷累积间隔成反比的相应照度强度下。因此，从图14的净输出信号电压电平(即，响应来自SW1－SW4的分档电荷在OUT1上生成的信号)对增加的光子通量密度的曲线图中可以看出，像素输出电压在每个PD饱和(达到全阱容量)时表现出拐点(斜率减小)，并且因此其特征分别在于照度范围R1中的初始斜率和照度范围R2、R3和R4中的三个逐渐减小的斜率。在一个实施例中，在系统校准期间确定四个输出信号斜率中的每一个，并且标记从一个斜率到下一个斜率的转变(断点)的像素信号电平。然后在像素读出(和/或读出后处理)期间应用该信息以外推将导致光电二极管没有饱和的信号输出。在一个实施方案中，例如，将数字像素输出与对应于斜率转变点的一组阈值进行比较以暗示四个输出信号范围中的一个(四个照度范围中的一个)，接着确定待添加到原始像素值以产生外推像素输出值的校正值(Δextr——基于目标范围的斜率与范围1斜率之间的差，其中在范围R3或范围R4中的信号的情况下来自所有先前斜率的分段贡献)。
仍参考图13和图14，在x2-间距和x4-间距像素大小配置(即，电荷分档操作)中，当入射场景内容与针对电荷分档PD群中的每一个PD是相同时(即，在x2-间距读出中的成簇2×2PD群内，并且在x4-间距读出中的像素单元的4×4PD内)，经曝光时间调制的读出通常将产生确定性线性化(即，以使能上文所论述的线性外推)。在光学系统的点扩展函数(PSF)小于可选像素大小(例如，小于2×2PD群和/或4×4PD群)的情况下，可以通过动态地扩展光学系统的弥散圆以匹配有效像素大小来实现每像素照度均匀性。因此，在多个实施例中，一个或多个光学低通滤波器(例如，针对大于光学系统的固有弥散圆的每个缩放像素大小的一个)机械地或以其他方式接合在光路中(例如，在主透镜之后，但在任何微透镜覆盖之前)，以将光学系统弥散圆扩展到所选像素大小的维度，并且因此确保电荷分档群内的所有PD受到相同的场景内容和光水平。注意，像素大小选定的弥散圆定制是可选的，因为即使在光学系统弥散圆小于有效像素大小的情况下，通过多积分时间电荷分档获得的高动态范围和较高帧速率也可能具有可接受的成像伪影。
图15示出了在单独的子像素的上下文中的图13的按比例缩放的累积间隔方法——即，以逐渐较晚的间隔针对相应光电二极管执行电荷清除操作，使得连续(有效)电荷累积间隔逐渐缩短曝光间隔的1/n部分，并且因此在该n＝16PD示例中缩短6.25％。如图13所示，累积间隔缩放将(其中入射光子通量密度在整个曝光间隔内保持稳定)使得每个PD在逐渐较晚的时间达到全阱并且因此，在x4-间距读出中(来自所有16个PD光电荷分档的光电荷)产生输出信号，该输出信号以固定(可确定的)照度强度在16个逐渐不同的斜率之间转变(即，如图14所示，但具有缩短的每斜率间隔)。因此，可将一个或多个PD已饱和的任何斜率处的原始像素值外推到将导致PD未饱和的像素值的精确估计，从而扩展图像传感器的动态范围。
图16示出了图1像素阵列架构的摘录，其展示示例性滤色器阵列(CFA)的组成元件和可安置在像素阵列上方以实施色彩敏感光学系统的微透镜阵列的组成微透镜。在所示的实施例中，CFA实现拜耳图案(两个对角绿色CFA元件与一对对角红色/蓝色CFA元件共享中心点)，其中每个CFA元件覆盖给定4－PD簇的光电二极管——即，每16－PD像素单元的完整拜耳图案。在其他实施例中，CFA可以由滤波器元件来实现，该滤波器元件的大小被确定为匹配单独的光电二极管(例如，每个4－PD簇的完整的拜耳图案)或匹配像素单元(对像素单元的所有16个PD进行均匀的颜色滤波)，使波长范围不同于红/绿/蓝(包括红外或其他不可见范围)的光通过，并且具有不同于拜耳马赛克的颜色图案。类似地，单独的微透镜的大小可以为匹配4－PD簇(或整个16－PD像素单元)而不是单独的光电二极管。此外，如参考图13和14所讨论的，一个或多个低通滤光器可参与运行以根据选定的(有效的)像素大小(例如，如491处所示的针对x2-间距像素大小，以及如493处所示的针对x4-间距像素大小)来扩展光学系统的弥散圆，并且因此确保电荷分档群内的所有PD都受到相同的场景内容和亮度水平的影响。
图17和18示出了图1像素单元的备选实施例，其分别具有单个四路共享输出节点(即，耦合到单个输出线501的像素单元)和一对双向共享输出节点(耦合到两个输出线521、522的像素单元)。在图17的实施例中，四个读取选择晶体管(1231－1234)接收相应读取选择信号(RS1，RS2，RS3，RS4)，以使能任何一个簇输出电路在给定时间驱动四路共享输出线。因此，图2所示的x1-间距读出序列将缺少每个读出的四路并行性，而是由相对于16个PD的16个连续CDS读出来代替实现。类似地，对于图3中所示的x2-间距读出序列——4个连续簇(x2-间距)读出而不是4个并行簇读出。图18的双输出通道实施例在图1的每簇输出线与图17的四向共享输出线之间撞击中间接地，从而允许像素单元的左半部分和右半部分内的PD的读出中的并行性(两个输出线可替代地分别耦合到PD簇的顶部对和底部对，其中RS1/RS2信号连接的相应旋转)，并且因此8个连续读出到对x1-间距配置中的所有PD进行采样，并对x2-间距配置中的所有4－PD簇进行2次连续读出以进行采样。虽然在图17和18中示出了源极跟随器放大方案(每个输出线由电流源偏置)，但是在备选实施例中可以实现共源极或其它放大方案。此外，虽然不同的BIN信号(BIN1、BIN2、BIN3、BIN4)被应用于四个分档晶体管，但是在备选的实施例中，共享控制信号可以被耦合到分档晶体管的全部或任何子集——同样适用于图1架构的变体。
图19A到图19G示出了可在图1像素架构内采用的读出序列的非详尽示例，对在给定序列的每一级期间读出的16－PD像素单元内的单独的PD进行遮蔽。因此，图19A示出了由图2的控制序列实现的四级x1-间距读出。图19B示出了两级读出序列，其中在给定读出级中从每一簇读出一行对准的PD对(而非所有四个PD)，在连续级中在PD对之间交替。图19C示出了类似于图19B的PD-对每簇读出，但是PD对是列对准的而不是行对准的。图19D和19E示出了附加的PD-对每簇读出序列，但是在行对准的簇内具有非对准的PD对(图19D)和每簇对角对准的PD(图19E)。图19F示出了读出序列，其中在初始阶段读出每簇的三个PD，以影响相对于像素单元的周边PD读出。其余“内部”在第二阶段从每个簇读出PD以影响像素单元核PD读出。图19G示出了分别对应于图3和图4中所示的x2-间距读出序列(所有四个4－PD簇独立且并发读出)和x4-间距读出序列。
图20示出了具有二进制加权的独立切换的动态转换增益电容CU和2CU的一个备选像素单元架构，以使能以线性比(即，如表600中所示)或任何其他可行比对三个附加电容中的任何一个进行编程选择。在多个实施例中，例如，编程选择(例如，存储在成像IC的可编程寄存器内的控制值)使能动态增益电容的运行时间校准，以影响期望的转换增益分布(例如，如图5和9所示)和/或最小或最大转换增益。在图20的实施例中，复位晶体管125直接耦合在复位节点120与复位电压供应(在此实例中为VDD)之间，而非经由DCG晶体管中的一个间接耦合——也可在图1的单DCG-晶体管实施例中实施布置。同时，两个二进制加权DCG电容被显示(即，通过DCG2可切换地耦合到节点120的电容是通过DCG1可切换地耦合到节点120的电容的两倍)，具有非二进制比的相等电容或完全不同的电容可以在备选的实施例中实现，并且可以包括多于两个的独立切换的电容。此外，虽然两个电容元件被示出为设置在相同的像素单元内，但是单独的电容元件(其可以多于两个这样的元件)可以物理地被设置在像素单元的相邻行中，并且因此由相邻行共享(即，以减少每像素单元MOS元件计数)。
本文所公开的各种像素单元电路架构和布局、成像电路架构、滤色器阵列、微透镜阵列、读出方法等可使用计算机辅助设计工具来描述，并且根据其行为，寄存器转移、逻辑组件、晶体管、布局几何结构和/或其它特性而表示(或表现)为体现于各种计算机可读媒体中的数据和/或指令。可以在其中实现这样的电路、布局和架构表达的文件和其它对象的格式，包括但不限于支持行为语言，例如C、Verilog和VHDL的格式，支持寄存器水平描述语言例如RTL，以及格式支持几何描述语言例如GDSII、GDSIII、GDSIV、CIF、MEBES和任何其它合适的格式和语言。其中可实施此类格式化数据和/或指令的计算机可读媒体，包括(但不限于)各种形式的计算机存储媒体(例如，光学、磁性或半导体存储媒体，无论是以所述方式独立地分布还是“原位”存储在操作系统中)。
当经由一个或多个计算机可读媒体在计算机系统内接收时，上述电路和设备架构的这种基于数据和/或指令的表示可由计算机系统内的处理实体(例如，一个或多个处理器)结合一个或多个其它计算机程序的执行来处理，其它计算机程序包括但不限于网表生成程序、位置和路由程序等，以生成这种电路和架构的物理表现的表现或图像。这样的表现或图像此后可以用于设备制造中，例如，通过使能生成一个或多个掩模，掩模用于形成设备制造工艺中的电路的各种部件。
在前面的描述和附图中，阐述了特定的术语和附图标记以提供对所公开的实施例的全面理解。在一些情况下，术语和标记可以暗示实现那些实施例不需要的细节。例如，特定时间间隔、晶体管类型、信号极性、阵列维度、相对控制脉冲定时、光电检测元件的数目/类型、光载流子极性等中的任何一个可以不同于上述备选实施例中的那些。被描绘或描述为单独信号线的信号路径可替代地由多导体信号总线实现，反之亦然，并且可包括每个传送的信号(例如，差分或伪差分信令)的多个导体。这里使用的术语“耦合”表示直接连接以及通过一个或多个中间功能部件或结构的连接。操作参数(有效像素大小、应用的转换增益、电荷分档配置、净动态转换增益电容、输出信号外插或其它处理参数、经缩放的累积间隔、子像素读出定序、输出信号选择阈值等)或任何其它可配置参数的编程可通过(例如但不限于)响应于主机指令将控制值加载到上述成像IC内的寄存器或其它存储电路中(并且因此控制设备的操作方面和/或建立设备配置)或通过一次性编程操作(例如，在设备生产期间在配置电路内熔断熔丝)来实现，和/或将设备的一个或多个选定引脚或其它接触结构连接到参考电压线(也称为捆扎)以建立设备的特定设备配置或操作方面。术语“示例性”和“实施例”用于表示示例，而不是优选或要求。此外，术语“可以”和“能够”可互换地用于表示任选的(可允许的)主题。任一术语的缺失不应被解释为意味着需要给定的特征或技术。
在不脱离本公开的更宽的精神和范围的情况下，可以对本文呈现的实施例进行各种修改和改变。例如，任何实施例的特征或方面可以与任何其他实施例组合使用，或者代替其对应的特征或方面。因此，说明书和附图被认为是说明性的而不是限制性的。

Claims (26)

1.一种集成电路像素，包括：
多个光电检测元件；
多个读出电路，每个所述读出电路具有：
浮动扩散节点；
耦合在所述浮动扩散节点与所述光电检测元件中的一个光电检测元件之间的第一传输门；以及
放大器晶体管，所述放大器晶体管具有耦合到所述浮动扩散节点的栅极端；
共享复位节点；
复位晶体管，所述复位晶体管耦合在所述共享复位节点与复位电压供应之间；以及
多个分档晶体管，每个所述分档晶体管耦合在所述共享复位节点与所述读出电路中的相应的读出电路的所述浮动扩散节点之间。
2.根据权利要求1所述的集成电路像素，其中所述多个读出电路中的每个读出电路包括三个附加的传输门，每个所述附加的传输门耦合在所述读出电路的所述浮动扩散节点与所述光电检测元件中的相应的光电检测元件之间，使得所述读出电路中的每个读出电路被耦合到相应的一组四个所述光电检测元件，并且其中每组四个光电检测元件具有集合纵横比，所述集合纵横比在标称上匹配所述一组四个光电检测元件内的单独的光电检测元件的纵横比。
3.根据权利要求2所述的集成电路像素，其中所述多个读出电路包括分别耦合到四组四个所述光电检测元件的四个读出电路，并且其中所述四组四个光电检测元件具有集合纵横比，所述集合纵横比在标称上匹配每个相应组的四个所述光电检测元件的所述纵横比。
4.根据权利要求1所述的集成电路像素，进一步包括电容元件、以及耦合在所述电容元件与所述共享复位节点之间的增益控制晶体管。
5.根据权利要求4所述的集成电路像素，其中所述增益控制晶体管被耦合在所述共享复位节点与所述复位晶体管之间，使得所述复位晶体管和所述增益控制晶体管两者必须被呈现为漏极到源极导通状态，以经由所述复位电压供应对所述共享复位节点充电。
6.一种集成电路图像传感器，包括根据权利要求4所述的集成电路像素，并且进一步包括控制信号发生器以用于：
分别在多阶段读出操作的连续的第一阶段、第二阶段和第三阶段期间，在所述第一传输门的栅极端处断言第一传输门脉冲、第二传输门脉冲和第三传输门脉冲，所述第一传输门脉冲、所述第二传输门脉冲和所述第三传输门脉冲中的每个传输门脉冲使能从所述光电检测元件中的所述一个光电检测元件到所述浮动扩散节点的光电荷转移；
在所述多阶段读出操作的所述第一阶段期间，将所述分档晶体管和所述增益控制晶体管维持在非导通状态，以实现针对由所述第一传输门脉冲使能的所述光电荷转移的第一转换增益；
在所述多阶段读出操作的所述第二阶段期间，将所述分档晶体管中的至少一个分档晶体管切换至导通状态，并且将所述增益控制晶体管维持在所述非导通状态，以实现针对由所述第二传输门脉冲使能的所述光电荷转移的第二转换增益，所述第二转换增益比所述第一转换增益低；以及
在所述多阶段读出操作的所述第三阶段期间，当所述分档晶体管中的所述至少一个分档晶体管处于所述导通状态时，将所述增益控制信号切换至所述导通状态，以实现针对由所述第三传输门脉冲使能的所述光电荷转移的第三转换增益，所述第三转换增益比所述第二转换增益低。
7.一种集成电路图像传感器，包括根据权利要求1所述的集成电路像素，并且进一步包括控制信号发生器以用于：
分别在多阶段读出操作的连续的第一阶段和第二阶段期间，在所述第一传输门的栅极端处断言第一传输门脉冲和第二传输门脉冲，所述第一传输门脉冲和所述第二传输门脉冲中的每个传输门脉冲使能从所述光电检测元件中的所述一个光电检测元件到所述浮动扩散节点的光电荷转移；
在所述多阶段读出操作的所述第一阶段期间，将所述分档晶体管维持在非导通状态，以实现针对由所述第一传输门脉冲使能的所述光电荷转移的第一转换增益；以及
在所述多阶段读出操作的所述第二阶段期间，将所述分档晶体管中的至少一个分档晶体管切换至导通状态，以实现针对由所述第二传输门脉冲使能的所述光电荷转移的第二转换增益，所述第二转换增益比所述第一转换增益低。
8.根据权利要求7所述的集成电路图像传感器，其中所述控制信号发生器在所述多阶段读出操作的所述第一阶段和所述第二阶段之前的第一复位间隔和第二复位间隔中的每个复位间隔期间，附加地断言所述复位晶体管上的控制脉冲、以及所述分档晶体管中的至少一个分档晶体管上的控制脉冲，以将所述复位电压供应耦合到所述读出电路中的至少一个读出电路的所述浮动扩散节点。
9.根据权利要求7所述的集成电路图像传感器，其中所述控制信号发生器输出控制信号，以在曝光间隔内的时间交错偏移处复位所述多个光电检测元件。
10.一种集成电路图像传感器，包括根据权利要求1所述的集成电路像素，并且进一步包括滤色器阵列，所述滤色器阵列具有设置在相应子组的所述光电检测元件之上的、并且组织成马赛克颜色图案的相应的滤色器元件。
11.根据权利要求10所述的集成电路图像传感器，进一步包括微透镜阵列，所述微透镜阵列具有设置在所述光电检测元件中的每个光电检测元件之上的相应的微透镜元件。
12.根据权利要求1所述的集成电路像素，其中所述多个读出电路中的每个读出电路被耦合到相应的输出线。
13.一种在集成电路像素内操作的方法，所述集成电路像素具有多个光电检测元件、共享复位节点、多个浮动扩散节点、分别耦合到所述浮动扩散节点的多个读出电路、以及耦合在所述共享复位节点与所述浮动扩散节点中的相应的浮动扩散节点之间的多个分档晶体管，所述方法包括：
贯穿复位间隔期间将复位晶体管切换至导通状态，以将所述共享复位节点耦合到复位电压供应；
在所述复位间隔期间将所述分档晶体管切换至导通状态，以将所述相应的浮动扩散节点耦合到所述共享复位节点，使得所述浮动扩散节点中的每个浮动扩散节点被所述复位电压供应充电到复位电位。
14.根据权利要求13所述的方法，进一步包括：经由所述读出电路中的一个读出电路，生成与所述相应的浮动扩散节点的所述复位电位相对应的第一输出信号。
15.根据权利要求14所述的方法，其中生成所述第一输出信号包括：将所述分档晶体管切换至非导通状态，并且在所述分档晶体管保持在所述非导通状态时生成所述第一输出信号。
16.根据权利要求14所述的方法，其中生成所述第一输出信号包括：在所述分档晶体管保持在所述导通状态时生成所述第一输出信号，所述方法还包括：将所述分档晶体管切换至非导通状态，并且在所述分档晶体管保持在所述非导通状态时生成第二输出信号。
17.根据权利要求16所述的方法，其中生成所述第一输出信号包括：在第一复位状态采样间隔期间生成所述第一输出信号，并且生成所述第二输出信号包括：在所述第一复位状态采样间隔之后发生的第二复位状态采样间隔期间生成所述第二输出信号，所述方法进一步包括：将所述复位晶体管维持在非导通状态，并且从所述第一复位状态采样间隔的开始到所述第二复位状态采样间隔的结束，将所述复位晶体管维持在非导通状态。
18.根据权利要求13所述的方法，其中所述浮动扩散节点中的每个浮动扩散节点经由传输门被耦合到相应的子组的所述光电检测元件，所述方法进一步包括：在所述复位间隔发生之后，将非零的预定数目的所述传输门切换至导通状态，以使能从每个子组的所述光电检测元件内的对应的非零的预定数目的所述光电检测元件到与所述子组的所述光电检测元件耦合的所述浮动扩散节点的光电荷转移。
19.根据权利要求18所述的方法，进一步包括：将像素大小值存储在经编程的寄存器内，所述像素大小值指示所述传输门的所述非零的预定数目。
20.根据权利要求19所述的方法，其中将所述预定数目的传输门切换至所述导通状态以使能光电荷转移包括：在电荷转移间隔期间将所述传输门中的一个或多个传输门切换至所述导通状态，所述方法进一步包括：在所述电荷转移间隔期间选择性地将预定数目的所述分档晶体管切换至所述导通状态，其中所述分档晶体管的所述预定数目由所述像素大小值指示，并且在从零到所述分档晶体管的总数的范围。
21.根据权利要求20所述的方法，其中在所述电荷转移间隔期间将所述预定数目的所述分档晶体管切换至所述导通状态包括：在所述电荷转移间隔期间将所述分档晶体管中的至少一个分档晶体管切换至所述导通状态，并且其中所述集成电路像素包括电容元件和耦合在所述电容元件与所述共享复位节点之间的增益控制晶体管，所述方法进一步包括：在贯穿电荷转移间隔期间将所述增益控制晶体管切换至导通状态，以通过经由所述共享复位节点和所述分档晶体管中的所述至少一个分档晶体管将所述电容元件耦合到所述浮动扩散节点中的至少一个浮动扩散节点，来减小所述光电荷转移的转换增益。
22.根据权利要求13所述的方法，其中所述集成电路像素包括耦合在所述复位晶体管与所述共享复位节点之间的增益控制晶体管，所述方法进一步包括：贯穿所述复位间隔期间将所述增益控制晶体管切换至导通状态，以经由所述复位晶体管和所述增益控制晶体管将所述复位电压供应耦合到所述共享复位节点。
23.一种集成电路图像传感器，包括：
像素，所述像素具有多个光电检测元件、共享复位节点、复位晶体管、多个浮动扩散节点、分别耦合到所述浮动扩散节点的多个读出电路、以及耦合在所述共享复位节点与所述浮动扩散节点中的相应的浮动扩散节点之间的多个分档晶体管；以及
控制电路，用于：
贯穿复位间隔期间将所述复位晶体管切换至导通状态，以将所述共享复位节点耦合到复位电压供应；
在所述复位间隔期间将所述分档晶体管切换至导通状态，以将所述相应的浮动扩散节点耦合到所述共享复位节点，使得所述浮动扩散节点中的每个浮动扩散节点被所述复位电压供应充电到复位电位。
24.根据权利要求23所述的集成电路图像传感器，其中所述浮动扩散节点中的每个浮动扩散节点经由传输门被耦合到相应的子组的所述光电检测元件，并且其中，在所述复位间隔发生之后，所述控制电路将非零的预定数目的所述传输门切换至导通状态，以使能从每个子组的所述光电检测元件内的对应的非零的预定数目的所述光电检测元件到与所述子组的所述光电检测元件耦合的所述浮动扩散节点的光电荷转移。
25.根据权利要求24所述的集成电路图像传感器，进一步包括可编程寄存器，所述可编程寄存器用于存储指示所述非零的预定数目的像素大小值。
26.根据权利要求25所述的集成电路图像传感器，其中将所述预定数目的传输门切换至所述导通状态的所述控制电路包括电路以用于：
在电荷转移间隔期间将所述传输门中的一个或多个传输门切换至所述导通状态；以及
在所述电荷转移间隔期间将预定数目的所述分档晶体管切换至所述导通状态，其中所述分档晶体管的所述预定数目由所述像素大小值指示，并且在从零到所述分档晶体管的总数的范围。
CN202080080704.8A 2019-11-20 2020-11-20 可缩放像素大小图像传感器 Pending CN114731382A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962938203P 2019-11-20 2019-11-20
US62/938,203 2019-11-20
PCT/US2020/061664 WO2021102366A1 (en) 2019-11-20 2020-11-20 Scalable-pixel-size image sensor

Publications (1)

Publication Number Publication Date
CN114731382A true CN114731382A (zh) 2022-07-08

Family

ID=73854925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080080704.8A Pending CN114731382A (zh) 2019-11-20 2020-11-20 可缩放像素大小图像传感器

Country Status (6)

Country Link
US (3) US11114482B2 (zh)
EP (1) EP4062631B1 (zh)
JP (1) JP2023502340A (zh)
KR (1) KR20220101694A (zh)
CN (1) CN114731382A (zh)
WO (1) WO2021102366A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210109769A (ko) * 2020-02-28 2021-09-07 삼성전자주식회사 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 구동 방법
KR20220021191A (ko) * 2020-08-13 2022-02-22 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220118022A (ko) * 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 이미지 센싱 장치
US12069390B2 (en) 2021-11-10 2024-08-20 Samsung Electronics Co., Ltd. Pixel array and devices including the same
US12022221B2 (en) 2021-11-25 2024-06-25 Samsung Electronics Co., Ltd. Image sensor
CN114691375B (zh) * 2022-06-02 2022-08-26 青岛展诚科技有限公司 基于并行算法的集成电路电阻抽取方法
US20240129644A1 (en) * 2022-10-17 2024-04-18 BAE Systems Imaging Solutions Inc. Pixel architecture with multiple pixel binning
EP4391573A1 (en) * 2022-12-21 2024-06-26 Prophesee Merged frame-based and event-based image sensor pixel
US20240223914A1 (en) * 2022-12-30 2024-07-04 Pixart Imaging Inc. Image sensor mechanism for pre-processing analog pixel data of pixel array to reduce design complexity and save power consumption for digital processing circuit

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714239B2 (en) 1997-10-29 2004-03-30 Eastman Kodak Company Active pixel sensor with programmable color balance
AU2154099A (en) * 1997-12-18 1999-07-12 Simage Oy Device for imaging radiation
US7257278B2 (en) * 2003-02-26 2007-08-14 Hewlett-Packard Development Company, L.P. Image sensor for capturing and filtering image data
US7075049B2 (en) 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
US7830435B2 (en) 2003-09-03 2010-11-09 Eastman Kodak Company Image sensor and image capture system with extended dynamic range
US7705900B2 (en) 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
US7773138B2 (en) * 2006-09-13 2010-08-10 Tower Semiconductor Ltd. Color pattern and pixel level binning for APS image sensor using 2×2 photodiode sharing scheme
FR2914528B1 (fr) 2007-03-26 2009-07-24 Commissariat Energie Atomique Capteur d'image apte a fonctionner dans un mode de sous resolution.
US8159585B2 (en) 2007-05-01 2012-04-17 Omnivision Technologies, Inc. Image sensor pixel with gain control
US7745779B2 (en) 2008-02-08 2010-06-29 Aptina Imaging Corporation Color pixel arrays having common color filters for multiple adjacent pixels for use in CMOS imagers
US8913166B2 (en) 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5885403B2 (ja) * 2011-06-08 2016-03-15 キヤノン株式会社 撮像装置
US9247170B2 (en) * 2012-09-20 2016-01-26 Semiconductor Components Industries, Llc Triple conversion gain image sensor pixels
US9402039B2 (en) 2014-01-10 2016-07-26 Omnivision Technologies, Inc. Dual conversion gain high dynamic range sensor
US9888198B2 (en) 2014-06-03 2018-02-06 Semiconductor Components Industries, Llc Imaging systems having image sensor pixel arrays with sub-pixel resolution capabilities
US10257448B1 (en) 2015-08-18 2019-04-09 Sri International Extended dynamic range imaging sensor and operating mode of the same
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
JP7005493B2 (ja) 2016-07-15 2022-01-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器
US10638054B2 (en) * 2017-01-25 2020-04-28 Cista System Corp. System and method for visible and infrared high dynamic range sensing
JP2018186398A (ja) * 2017-04-26 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
US10510796B1 (en) 2018-06-14 2019-12-17 Omnivision Technologies, Inc. Small pixels having dual conversion gain providing high dynamic range
KR102614851B1 (ko) * 2018-07-23 2023-12-19 삼성전자주식회사 이미지 센서
US10785425B2 (en) * 2018-09-28 2020-09-22 Semiconductor Components Industries, Llc Image sensor with selective pixel binning
KR20200118723A (ko) * 2019-04-08 2020-10-16 삼성전자주식회사 픽셀 그룹들을 포함하는 이미지 센서 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
US20210151485A1 (en) 2021-05-20
US20220328544A1 (en) 2022-10-13
KR20220101694A (ko) 2022-07-19
US11721708B2 (en) 2023-08-08
US20220102403A1 (en) 2022-03-31
WO2021102366A1 (en) 2021-05-27
EP4062631B1 (en) 2024-08-21
EP4062631A1 (en) 2022-09-28
US11114482B2 (en) 2021-09-07
JP2023502340A (ja) 2023-01-24
US11721707B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
CN114731382A (zh) 可缩放像素大小图像传感器
US10498994B2 (en) Solid-state imaging element and camera system
EP2150038B1 (en) Image sensor pixel with gain control
US7427790B2 (en) Image sensor with gain control
US11706543B2 (en) Image sensor with voltage supply grid clamping
US9641784B2 (en) Imaging device
KR20080095176A (ko) 고체 촬상장치, 고체 촬상장치의 신호 처리 방법, 및촬상장치
JP4099413B2 (ja) 光検出装置
EP1874044B1 (en) Solid state imaging device
EP3609176A1 (en) Pixel with variable size
WO2007135153A1 (en) Image sensor circuit
WO2009148055A1 (ja) 固体撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination